JPS6054478A - 表示装置用駆動回路基板の製造方法 - Google Patents
表示装置用駆動回路基板の製造方法Info
- Publication number
- JPS6054478A JPS6054478A JP58162563A JP16256383A JPS6054478A JP S6054478 A JPS6054478 A JP S6054478A JP 58162563 A JP58162563 A JP 58162563A JP 16256383 A JP16256383 A JP 16256383A JP S6054478 A JPS6054478 A JP S6054478A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- gate electrode
- drive circuit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、薄膜トランジスタアレイと多層配線構造を含
む液晶表示装置等の駆動回路基板の製造方法に関する。
む液晶表示装置等の駆動回路基板の製造方法に関する。
最近、薄膜トランジスタアレイを用いたアイスプレイパ
ネルが各所で研究されている（例えば■ＢＥＥ Ｔｒａ
ｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅｓ、ｖｏｌ ＥＤ−２０ 、ｎｏ、ＩＬＮｏｖｅ
ｍｂｅｒ １９７３．ｐ９９５−１００１＃照）。
ネルが各所で研究されている（例えば■ＢＥＥ Ｔｒａ
ｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅｓ、ｖｏｌ ＥＤ−２０ 、ｎｏ、ＩＬＮｏｖｅ
ｍｂｅｒ １９７３．ｐ９９５−１００１＃照）。
第１図は一般的な薄１１ζ（トランジスタアレイを用い
たディスプレイパネルの等価回路である。１１（１１１
，１１１，１１ｎ ）は行方向の薄膜トランジスタ１３
のゲート電極を共通にドライブするアドレスライン、１
２ （１２，，１２，、−，１２ｍ ）はディスプレイ
信号を列方向の薄膜トランジスタ１３のソースに送るデ
ータラインである。薄膜トランジスタ１３はアドレスラ
イン１１とデータライン１２の各クロスポイントに対応
した画素毎に用いらｎ、各ドレイン電極は表示索子１５
と共ζこキャパシタ１４にもｌ’＆ｉ４されている。表
示卒子１５は例えば液晶やエレクトロルミネセンスｉ子
である。
たディスプレイパネルの等価回路である。１１（１１１
，１１１，１１ｎ ）は行方向の薄膜トランジスタ１３
のゲート電極を共通にドライブするアドレスライン、１
２ （１２，，１２，、−，１２ｍ ）はディスプレイ
信号を列方向の薄膜トランジスタ１３のソースに送るデ
ータラインである。薄膜トランジスタ１３はアドレスラ
イン１１とデータライン１２の各クロスポイントに対応
した画素毎に用いらｎ、各ドレイン電極は表示索子１５
と共ζこキャパシタ１４にもｌ’＆ｉ４されている。表
示卒子１５は例えば液晶やエレクトロルミネセンスｉ子
である。
具体的に液晶ディスプレイパネルを１９時にとると、ア
ドレスライン１１．チータライン１２，１−ランジスタ
１３およびキャパシタ１４を集積形成した駆動回路基板
とこれに対向する透明電極を全面に形成した基板との間
１こ液晶層を挟持することにより構成される。このよう
なディスプレイパネルはアドレスライン毎にデータを書
き込む線順次方式で、駆動さｎ、艮示素子１５をデユー
ティ比はぼ１００チで駆動できる利点がある。
ドレスライン１１．チータライン１２，１−ランジスタ
１３およびキャパシタ１４を集積形成した駆動回路基板
とこれに対向する透明電極を全面に形成した基板との間
１こ液晶層を挟持することにより構成される。このよう
なディスプレイパネルはアドレスライン毎にデータを書
き込む線順次方式で、駆動さｎ、艮示素子１５をデユー
ティ比はぼ１００チで駆動できる利点がある。
ところで、この桶のディスプレイパネルヲＢ ｌｌ’？
細、あるいは大面積表示で笑現するには、トランジスタ
の数は非常に多くべろ。例えばアドレス２００×データ
２００のとき、４００００累子が必要となり、データラ
インとアドレスラインとの交点の数やキャパシタの数も
それぞれ４００００必要と１「る。このような大規模の
トランジスタアレイをもつ１駆動回路蟇板を歩留りよ（
製造することは非常に困難となるものである。これらの
欠陥の主原因としては（ｉ′）多層配線間あるいはキャ
パシタの電気的短絡、■配線の開放、■トランジスタの
欠陥等が考えられる。しかし、−？′イスプレイパネル
の点欠陥がある程度許されるならば配線開放やトランジ
スタの欠陥はあまり大きな問題とはならない。
細、あるいは大面積表示で笑現するには、トランジスタ
の数は非常に多くべろ。例えばアドレス２００×データ
２００のとき、４００００累子が必要となり、データラ
インとアドレスラインとの交点の数やキャパシタの数も
それぞれ４００００必要と１「る。このような大規模の
トランジスタアレイをもつ１駆動回路蟇板を歩留りよ（
製造することは非常に困難となるものである。これらの
欠陥の主原因としては（ｉ′）多層配線間あるいはキャ
パシタの電気的短絡、■配線の開放、■トランジスタの
欠陥等が考えられる。しかし、−？′イスプレイパネル
の点欠陥がある程度許されるならば配線開放やトランジ
スタの欠陥はあまり大きな問題とはならない。
例えば第１図において、アドレスライン１１がその途中
の一点で切断されても、アドレスライン１１の両方向か
ら信号を入れることにより、他の画素には全く動作上影
響を及はさないし、又、切断の位置によっては全ての画
素が正常動作をするこ乏が期待されるからである。
の一点で切断されても、アドレスライン１１の両方向か
ら信号を入れることにより、他の画素には全く動作上影
響を及はさないし、又、切断の位置によっては全ての画
素が正常動作をするこ乏が期待されるからである。
これに対し、多層配線間の短絡は点欠陥では済まないか
ら、ディスプレイパネルにとって大きな影響を与える。
ら、ディスプレイパネルにとって大きな影響を与える。
しかも短絡位置をレーザー等で分離することは可能であ
るが、そのためには、短絡位置を知る必要があり、これ
は開放チェックと異なり、検査にぼう大な時間がかかる
。アドレスラインとデータライン間だけでなく、キャパ
シタの短絡チェックも含めると、きわめて非能率的な検
査となる。更に、短絡個所の分隔を行なう工程も増える
ため、生産性が低下することはさけらｎない。この様な
短絡欠陥は、層間絶縁膜が、結晶シリフンの熱酸化膜と
爬なり低温でスパッタ法やＣＶＤ法で形成しなければな
らず、その膜質が非常に劣ることに起因しており、特に
ディスプレイパネルの大面積化に伴りてかなりの数にな
ることが予想される。
るが、そのためには、短絡位置を知る必要があり、これ
は開放チェックと異なり、検査にぼう大な時間がかかる
。アドレスラインとデータライン間だけでなく、キャパ
シタの短絡チェックも含めると、きわめて非能率的な検
査となる。更に、短絡個所の分隔を行なう工程も増える
ため、生産性が低下することはさけらｎない。この様な
短絡欠陥は、層間絶縁膜が、結晶シリフンの熱酸化膜と
爬なり低温でスパッタ法やＣＶＤ法で形成しなければな
らず、その膜質が非常に劣ることに起因しており、特に
ディスプレイパネルの大面積化に伴りてかなりの数にな
ることが予想される。
また、これらの欠陥をな（すために１層間絶縁膜を陽極
酸化法で形成することも試みられている。
酸化法で形成することも試みられている。
しかし、陽極酸化法のみで１作られる酸化膜を用いてト
ランジスタを形成することは特性上、バラツキか非常ｌ
こ多くなるなどの間Ｍがあった。
ランジスタを形成することは特性上、バラツキか非常ｌ
こ多くなるなどの間Ｍがあった。
この発明は上述した従来の問題点を解決し、多層配線の
層間短絡を効果的に防止してディスプレイパネルの歩留
り向上、信頼性向上を図り得る表示装置用駆動回路基板
の製造方法を提供することを目的とする。
層間短絡を効果的に防止してディスプレイパネルの歩留
り向上、信頼性向上を図り得る表示装置用駆動回路基板
の製造方法を提供することを目的とする。
すなわち本発明に於いては絶縁性基板上に第１の電極配
線となるゲート電極パターンを形成したのち、このゲー
ト電極パターンの表面を覆うように陽極酸化膜を形成す
るか、もしくは、ゲート電極パターンを形成し５次いで
層間絶縁膜を基板全面に形成したのち、この層間絶縁膜
に発生したピンホール下のゲー）Ｉｆ極パターン上に陽
極酸化膜を形成する工程からなる。
線となるゲート電極パターンを形成したのち、このゲー
ト電極パターンの表面を覆うように陽極酸化膜を形成す
るか、もしくは、ゲート電極パターンを形成し５次いで
層間絶縁膜を基板全面に形成したのち、この層間絶縁膜
に発生したピンホール下のゲー）Ｉｆ極パターン上に陽
極酸化膜を形成する工程からなる。
要するに第１の配線パターンに陽極酸化の可能な金属材
料を用い、ゲートの電気伝導性を負うことなくその表面
ｌこ絶縁性酸化１（Ｑを形成することによってこのゲー
ト電極と第２および第３の電極パターンとなる薄膜半導
体パターンおよびソース。
料を用い、ゲートの電気伝導性を負うことなくその表面
ｌこ絶縁性酸化１（Ｑを形成することによってこのゲー
ト電極と第２および第３の電極パターンとなる薄膜半導
体パターンおよびソース。
ドレインｆ［＜４パターンとの１９＃間短絡を防止する
ものである。
ものである。
本発明によれば、層間絶縁膜にピンホールが発生しても
多層配線の層間短絡を未然に防止できる之め、ディスプ
レイパネルの歩留り向上、信頼性向上を図ることができ
る。
多層配線の層間短絡を未然に防止できる之め、ディスプ
レイパネルの歩留り向上、信頼性向上を図ることができ
る。
第２図（ａ） 、 （ｂｌは本発明の一実施例により製
、造された液晶表示装置の駆動回路基板の一画素部分を
示す平面図とそのＡ−Ａ’断面図である。製造工程を説
明すると、まずガラス基板２１上に厚さ１５０゜ＡのＴ
ａ膜をスパッタ蒸着しこれをバターニングして第１の電
極配線である薄膜トランジスタのゲート電極兼アドレス
ライン２２１．およびキャパシタの一方の電極を兼ねる
接地ライン２２ ｔ ｆ形ｈ”ｆｌする。この後Ｒ１Ｆ
スパッタ法またはＣＶＤ法により３０００Ａの８１０．
膜２３は薄膜ｌ・ランジスタのゲート絶縁膜と配線の層
間絶縁膜を兼ねる。
、造された液晶表示装置の駆動回路基板の一画素部分を
示す平面図とそのＡ−Ａ’断面図である。製造工程を説
明すると、まずガラス基板２１上に厚さ１５０゜ＡのＴ
ａ膜をスパッタ蒸着しこれをバターニングして第１の電
極配線である薄膜トランジスタのゲート電極兼アドレス
ライン２２１．およびキャパシタの一方の電極を兼ねる
接地ライン２２ ｔ ｆ形ｈ”ｆｌする。この後Ｒ１Ｆ
スパッタ法またはＣＶＤ法により３０００Ａの８１０．
膜２３は薄膜ｌ・ランジスタのゲート絶縁膜と配線の層
間絶縁膜を兼ねる。
しかる後、ｓｉｏ、＋を位２３に例えば図示のようなピ
ンホール２６下の接地ライン２２．をホウ酸系の陽極酸
化液で表面から約５０ＯＡ の陽極酸化膜を形成する。
ンホール２６下の接地ライン２２．をホウ酸系の陽極酸
化液で表面から約５０ＯＡ の陽極酸化膜を形成する。
次に、基板ｍ度２５０℃でＳ Ｉ Ｈ４のグロー放電分
解法により、アンドープのアモルファスシリコン（ａ
−Ｓ ｉ ）膜２４を３００ＯＡ堆檀しこれを素子領域
にのみ残すようにＣＤＥζこよりバターニングする。そ
してｊすさ５００ＡのＭ ｏ ｌＩ醒、次いでｊすさ６
α）ＯＡのＡＩ膜を蒸着し、これらの積層膜をバターニ
ングして、第２の電極配線である薄膜トランジスタのソ
ースＭ極兼データライン２５１およびドレイン電極兼キ
ャパシタ電千取２５２を形成して駆動回路基板が完成す
る。
解法により、アンドープのアモルファスシリコン（ａ
−Ｓ ｉ ）膜２４を３００ＯＡ堆檀しこれを素子領域
にのみ残すようにＣＤＥζこよりバターニングする。そ
してｊすさ５００ＡのＭ ｏ ｌＩ醒、次いでｊすさ６
α）ＯＡのＡＩ膜を蒸着し、これらの積層膜をバターニ
ングして、第２の電極配線である薄膜トランジスタのソ
ースＭ極兼データライン２５１およびドレイン電極兼キ
ャパシタ電千取２５２を形成して駆動回路基板が完成す
る。
この実施例によれば層間１絶縁膜である８ １０ｔ ｔ
ｌ菓２３の形成後の陽イ側酸化工程で８１０，１１々２
３にあるピンボール部の第１の電極配線の一部士に酸化
膜を施こすことによって第１の自己吊索と第２もしくは
第３の配線との層間短絡をトランジスタの特性を良好に
保ったまま、防止することができた。
ｌ菓２３の形成後の陽イ側酸化工程で８１０，１１々２
３にあるピンボール部の第１の電極配線の一部士に酸化
膜を施こすことによって第１の自己吊索と第２もしくは
第３の配線との層間短絡をトランジスタの特性を良好に
保ったまま、防止することができた。
尚、この陽極酸化は第２の電極を形成する直前の工程で
行うことが望ましい。
行うことが望ましい。
第３図は本発明の他の実施例を示す断面図である。まず
、ガラス基板２１上に厚さ１５００ＡのＴａ膜をスパッ
タし、これヲハターニングして第１の電極配線となる薄
膜トランジスタのゲート電極兼アドレスライン２２１お
よびキャパシタの一方の電極を兼ねる接地ライン２２雪
を形成する。次にこのアドレスライン２２ｍと接地ライ
ン２２．をホウ酸系の陽極酸化液で表面から約５０ＯＡ
の陽極酸化膜を形成する。このｒ＆ Ｔ１． Ｆスパッ
タ法またはＣＶＤ法により１５００Ａ ４’ｌＷＯ’）
Ｓ ｉｏ＊ 膜２３ ヲ全面に堆積する。このＳｉＱ
、膜２３は薄膜トランジスタのゲート絶縁膜と配線の層
間絶縁膜を兼ねている。
、ガラス基板２１上に厚さ１５００ＡのＴａ膜をスパッ
タし、これヲハターニングして第１の電極配線となる薄
膜トランジスタのゲート電極兼アドレスライン２２１お
よびキャパシタの一方の電極を兼ねる接地ライン２２雪
を形成する。次にこのアドレスライン２２ｍと接地ライ
ン２２．をホウ酸系の陽極酸化液で表面から約５０ＯＡ
の陽極酸化膜を形成する。このｒ＆ Ｔ１． Ｆスパッ
タ法またはＣＶＤ法により１５００Ａ ４’ｌＷＯ’）
Ｓ ｉｏ＊ 膜２３ ヲ全面に堆積する。このＳｉＱ
、膜２３は薄膜トランジスタのゲート絶縁膜と配線の層
間絶縁膜を兼ねている。
次に、基板温［２５０℃で８１ Ｈ、のグロー放電分解
法により、アンドープのアモルファスシリコン（ａ−８
ｉ）膜２４を３００ ＯＡ堆積しこれを素子領域にのみ
残すようにＣＩ） Ｆ２によりバターニングする。そし
て厚さ５００１０′）Ｍｏ ｆｌｕ、次いで厚さ６００
０１）ＡＪ膜を蒸着し、これらの槙１−膜をバターニン
グして、第２の電４飢配線である薄ＩＩｕ ｈランジス
タのソース電１極兼データライン２５．およびドレイン
電極兼キャパシタ＊、極２５！を形成して駆動回路基板
が完成する。
法により、アンドープのアモルファスシリコン（ａ−８
ｉ）膜２４を３００ ＯＡ堆積しこれを素子領域にのみ
残すようにＣＩ） Ｆ２によりバターニングする。そし
て厚さ５００１０′）Ｍｏ ｆｌｕ、次いで厚さ６００
０１）ＡＪ膜を蒸着し、これらの槙１−膜をバターニン
グして、第２の電４飢配線である薄ＩＩｕ ｈランジス
タのソース電１極兼データライン２５．およびドレイン
電極兼キャパシタ＊、極２５！を形成して駆動回路基板
が完成する。
以上のようζこ本発明によれは、従来生産性を著しく低
下させていた多−配線における層間短絡を太き（改善で
き、又、又良の基板を製造工程の比較的早い時期に発見
できるため、むだな製造を減らすことができるなど、表
示装置ｉ＃Ｉ′１１駆動回路基板の生理性を大幅に向上
させることができる。
下させていた多−配線における層間短絡を太き（改善で
き、又、又良の基板を製造工程の比較的早い時期に発見
できるため、むだな製造を減らすことができるなど、表
示装置ｉ＃Ｉ′１１駆動回路基板の生理性を大幅に向上
させることができる。
なお本発明は上記夷ｍ例に限定Ａれるものではない、薄
膜トランジスタの半導体材料は、ａ−８１に限らず■−
■族のＣｄ８ｅ、Ｃｄ８、あるいは１’ ｅなどの材料
でもよ＜、Ｉ＠層間絶縁膜ｓｉｏ、に限らず５ＩＩＮ４
等地の絶縁膜を用いてもよい。
膜トランジスタの半導体材料は、ａ−８１に限らず■−
■族のＣｄ８ｅ、Ｃｄ８、あるいは１’ ｅなどの材料
でもよ＜、Ｉ＠層間絶縁膜ｓｉｏ、に限らず５ＩＩＮ４
等地の絶縁膜を用いてもよい。
更に第１層の電極配線材料としてもＴａに限らず、他の
陽極酸化可能な金属であれば使用できるものである。
陽極酸化可能な金属であれば使用できるものである。
第１図は表示装置駆動用の薄膜トランジスタアレイの等
価回路図、第２図（ａｔ 、 （ｂｌは本発明の一実施
例による駆動回路基板の平面図とそのＡ−Ａ’断面図、
又、耐３図は他の実施例による１画素部の断面図を示す
ものである。 ２１・・・ガラス基板、２２．・・・ゲート電極兼アド
レスライン、２２．・・・キャパシタ電極兼接地ライン
、２３・・・８１０．膜（ゲート絶縁膜兼層間絶縁膜）
２４・・・ａ−８ｔ膜、２５．−・ソース電極兼データ
ライン、２５．・・・ドレイン電極兼キャパシタ電極。 ２６・・・ピンホール、２７・・・陽極酸化膜。 代理人弁理士 則 近 憲 佑（ほか１名）第 １ 図 （１１） 第２図 （ｂ） 第 ３ 図
価回路図、第２図（ａｔ 、 （ｂｌは本発明の一実施
例による駆動回路基板の平面図とそのＡ−Ａ’断面図、
又、耐３図は他の実施例による１画素部の断面図を示す
ものである。 ２１・・・ガラス基板、２２．・・・ゲート電極兼アド
レスライン、２２．・・・キャパシタ電極兼接地ライン
、２３・・・８１０．膜（ゲート絶縁膜兼層間絶縁膜）
２４・・・ａ−８ｔ膜、２５．−・ソース電極兼データ
ライン、２５．・・・ドレイン電極兼キャパシタ電極。 ２６・・・ピンホール、２７・・・陽極酸化膜。 代理人弁理士 則 近 憲 佑（ほか１名）第 １ 図 （１１） 第２図 （ｂ） 第 ３ 図
Claims (3)
- （１）絶縁性基板の一主面上に設けたゲート電極ノ（タ
ーンと、該ゲート電極パターンおよび前記絶縁性基板表
面を覆う眉間絶縁膜と、該層間絶縁膜上に形成した薄膜
半導体パターンと、該薄膜半導体パターンの一部上から
延設形成されるソース電極およびドレイン電極パターン
を備えてなる表示装置用駆動回路基板の製造に際し。 前記絶縁性基板上にゲート電極パターンを形成したのち
該ゲート電極パターンの表面に陽極酸化膜を形成し１次
いでｊ（至）聞納縁膜を形成することを特徴とする表示
装置用駆動回路基板の製造方法。 - （２）絶縁性基板の一主面上に設けたゲート電極パター
ンと、該ゲート電極パターンおよび前記絶縁性基板表面
を慢う１憎間絶縁膜と、該層間絶縁膜上に形成した薄膜
半導体パターンと、該薄膜半導体パターンの一部上から
延設形成さ７１．るソース電極およびドレイン電極パタ
ーンを備えてなる表示装置用駆動回路基板の製造に際し
、前記絶縁性基板上にゲート電極パターンを形成し、次
いで該ゲート電極パターンおよび前記絶縁性基板表面を
覆う層間絶縁膜を形成したのち、該絶縁性基板表面から
前記ゲート電極の陽極酸化を施こすことを特徴とする表
示装置用駆動回路基板の製造方法。 - （３）前記半導体パターンとしてアモルファスシリコン
を用いて形成したことを特徴とする特許請求の範囲第２
項記載の表示装置用駆動回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162563A JPS6054478A (ja) | 1983-09-06 | 1983-09-06 | 表示装置用駆動回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162563A JPS6054478A (ja) | 1983-09-06 | 1983-09-06 | 表示装置用駆動回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6054478A true JPS6054478A (ja) | 1985-03-28 |
Family
ID=15756964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58162563A Pending JPS6054478A (ja) | 1983-09-06 | 1983-09-06 | 表示装置用駆動回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054478A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0236629A2 (en) * | 1986-03-06 | 1987-09-16 | Kabushiki Kaisha Toshiba | Driving circuit of a liquid crystal display device |
| FR2605132A1 (fr) * | 1986-10-14 | 1988-04-15 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
| JPS63276242A (ja) * | 1987-05-08 | 1988-11-14 | Toshiba Corp | 液晶表示装置 |
| JPS6435421A (en) * | 1987-07-30 | 1989-02-06 | Sharp Kk | Thin film transistor array |
| FR2621420A1 (fr) * | 1987-10-05 | 1989-04-07 | Gen Electric | Structure a patte de protection pour emploi dans la fabrication de dispositifs de visualisation a cristaux liquides et transistors en couche mince adresses par matrice |
| JPH01102525A (ja) * | 1987-10-16 | 1989-04-20 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレー、その製造方法およびこれを用いた液晶表示装置 |
| JPH02113580A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | 薄膜回路 |
| US5757444A (en) * | 1992-04-28 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US5835168A (en) * | 1992-04-10 | 1998-11-10 | Matsushita Electric Industrial, Co., Ltd. | Active matrix liquid crystal having capacitance electrodes connected to pixel electrodes |
| US5877083A (en) * | 1994-11-01 | 1999-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6114728A (en) * | 1993-01-18 | 2000-09-05 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device having a tapered top gate and a capacitor with metal oxide dielectric material |
| KR100351440B1 (ko) * | 1999-12-31 | 2002-09-09 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그의 제조방법 |
| US6693681B1 (en) | 1992-04-28 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50139361A (ja) * | 1974-04-26 | 1975-11-07 | ||
| JPS54106914A (en) * | 1978-02-09 | 1979-08-22 | Kubota Ltd | Separation prevented pipe fitting |
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS56140321A (en) * | 1980-04-01 | 1981-11-02 | Canon Inc | Display device |
| JPS58147069A (ja) * | 1982-02-25 | 1983-09-01 | Sharp Corp | 薄膜トランジスタ |
-
1983
- 1983-09-06 JP JP58162563A patent/JPS6054478A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50139361A (ja) * | 1974-04-26 | 1975-11-07 | ||
| JPS54106914A (en) * | 1978-02-09 | 1979-08-22 | Kubota Ltd | Separation prevented pipe fitting |
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS56140321A (en) * | 1980-04-01 | 1981-11-02 | Canon Inc | Display device |
| JPS58147069A (ja) * | 1982-02-25 | 1983-09-01 | Sharp Corp | 薄膜トランジスタ |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0236629A2 (en) * | 1986-03-06 | 1987-09-16 | Kabushiki Kaisha Toshiba | Driving circuit of a liquid crystal display device |
| FR2605132A1 (fr) * | 1986-10-14 | 1988-04-15 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
| JPS63276242A (ja) * | 1987-05-08 | 1988-11-14 | Toshiba Corp | 液晶表示装置 |
| JPS6435421A (en) * | 1987-07-30 | 1989-02-06 | Sharp Kk | Thin film transistor array |
| JPH061314B2 (ja) * | 1987-07-30 | 1994-01-05 | シャープ株式会社 | 薄膜トランジスタアレイ |
| FR2621420A1 (fr) * | 1987-10-05 | 1989-04-07 | Gen Electric | Structure a patte de protection pour emploi dans la fabrication de dispositifs de visualisation a cristaux liquides et transistors en couche mince adresses par matrice |
| JPH01102525A (ja) * | 1987-10-16 | 1989-04-20 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレー、その製造方法およびこれを用いた液晶表示装置 |
| JPH02113580A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | 薄膜回路 |
| US5835168A (en) * | 1992-04-10 | 1998-11-10 | Matsushita Electric Industrial, Co., Ltd. | Active matrix liquid crystal having capacitance electrodes connected to pixel electrodes |
| US5852488A (en) * | 1992-04-28 | 1998-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US5757444A (en) * | 1992-04-28 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6337731B1 (en) | 1992-04-28 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6693681B1 (en) | 1992-04-28 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US7554616B1 (en) * | 1992-04-28 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6114728A (en) * | 1993-01-18 | 2000-09-05 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device having a tapered top gate and a capacitor with metal oxide dielectric material |
| US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
| US6984551B2 (en) | 1993-01-18 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| US7351624B2 (en) | 1993-01-18 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| US5877083A (en) * | 1994-11-01 | 1999-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| KR100351440B1 (ko) * | 1999-12-31 | 2002-09-09 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100358871B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP2002006773A (ja) | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPS6054478A (ja) | 表示装置用駆動回路基板の製造方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| KR100268104B1 (ko) | 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법 | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JPH01185522A (ja) | 表示装置駆動用基板 | |
| KR100905662B1 (ko) | 액정표시장치 제조 방법 및 배선 구조 | |
| JPS58190041A (ja) | 表示装置用駆動回路基板の製造方法 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH0444014A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0220830A (ja) | 薄膜トランジスタアレイ | |
| JPS61173286A (ja) | 表示装置の製造方法 | |
| JPH06130415A (ja) | Ｔｆｔマトリクスの製造方法 | |
| JPS61145582A (ja) | 表示装置 | |
| JPH0568708B2 (ja) | ||
| JPS61203484A (ja) | 表示装置用駆動回路基板及びその製造方法 | |
| JPS6269670A (ja) | 表示装置用基板の製造方法 | |
| JPH0340511B2 (ja) | ||
| JPH07120790A (ja) | アクティブマトリックス基板およびその製造方法 | |
| JPS61134786A (ja) | 表示装置 | |
| JPS6139579A (ja) | 薄膜トランジスタマトリックスアレイの製造方法 | |
| JPS62205390A (ja) | 表示装置用基板 |