JPS62205390A - 表示装置用基板 - Google Patents
表示装置用基板Info
- Publication number
- JPS62205390A JPS62205390A JP61047333A JP4733386A JPS62205390A JP S62205390 A JPS62205390 A JP S62205390A JP 61047333 A JP61047333 A JP 61047333A JP 4733386 A JP4733386 A JP 4733386A JP S62205390 A JPS62205390 A JP S62205390A
- Authority
- JP
- Japan
- Prior art keywords
- address
- wiring
- display device
- thin film
- device substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、薄膜トランジスタアレイにより駆動される液
晶等の表示装置の駆動回路基板に関する。
晶等の表示装置の駆動回路基板に関する。
近年、非結晶のＳ ｉ 、 ＣｄＳ 、 ＣｄＳｅ等を
半導体として用いた薄膜トランジスタ（ＴＰＴ）をスイ
ッチング素子として用いた、アクティブマトリックスタ
イプの表示パネルが注目されている。このようなトラン
ジスタアレイは、ガラス基板を用いて低温プロセスで形
成できるため、安価に大面積の表示装置を実現できると
いう利点を有する。第６図に薄膜トランジスタアレイを
用いたディスプレイパネルの等何回路を示す。６１（６
１＋ 、６１２ 、・・６１ｎ）は行方向のＴＦＴ６３
のゲート電極を共通にドライブするアドレスライン、６
２ （６２１＋ ６２ｔ 、・・・６２ｎ）は画像信号
を列方向のＴＦＴ６３に共通ｌこ供給するデ−タライン
である。ＴＦＴ６３はアドレスライン６１とデータライ
ン６２の各クロスポイント毎に設けられた画素に対応し
て設けられ、各ソース電極は画素電極に各ドレインはデ
ータ電極に接続されている。表示素子としては、液晶素
子、エレクトロルミネッセンス素子、エレクトロクロミ
ック素子等が用いられる。ここでは、液晶素子を例にと
ると、アドレスライン６１、データライン６２、トラン
ジスタ６３とＧＮＤとの間に設けられたキャパシタンス
６４を集積形成した駆動回路基板とこれに対向する透明
電極を全面に形成した対向基板との間に液晶層を挟持す
るこさにより構成される。キャパシタンス６４は、トラ
ンジスタのＯＦＦ抵抗及び液晶の抵抗が十分大きい場合
には必要さしない。
半導体として用いた薄膜トランジスタ（ＴＰＴ）をスイ
ッチング素子として用いた、アクティブマトリックスタ
イプの表示パネルが注目されている。このようなトラン
ジスタアレイは、ガラス基板を用いて低温プロセスで形
成できるため、安価に大面積の表示装置を実現できると
いう利点を有する。第６図に薄膜トランジスタアレイを
用いたディスプレイパネルの等何回路を示す。６１（６
１＋ 、６１２ 、・・６１ｎ）は行方向のＴＦＴ６３
のゲート電極を共通にドライブするアドレスライン、６
２ （６２１＋ ６２ｔ 、・・・６２ｎ）は画像信号
を列方向のＴＦＴ６３に共通ｌこ供給するデ−タライン
である。ＴＦＴ６３はアドレスライン６１とデータライ
ン６２の各クロスポイント毎に設けられた画素に対応し
て設けられ、各ソース電極は画素電極に各ドレインはデ
ータ電極に接続されている。表示素子としては、液晶素
子、エレクトロルミネッセンス素子、エレクトロクロミ
ック素子等が用いられる。ここでは、液晶素子を例にと
ると、アドレスライン６１、データライン６２、トラン
ジスタ６３とＧＮＤとの間に設けられたキャパシタンス
６４を集積形成した駆動回路基板とこれに対向する透明
電極を全面に形成した対向基板との間に液晶層を挟持す
るこさにより構成される。キャパシタンス６４は、トラ
ンジスタのＯＦＦ抵抗及び液晶の抵抗が十分大きい場合
には必要さしない。
このようなディスプレイパネルはクロストークが無く、
デー−ティ比はぼ１００チで駆動できる利点がある。
デー−ティ比はぼ１００チで駆動できる利点がある。
ところで、この種のディスプレイパネルを高精細あるい
は大面積表示で実現する場合には、トランジスタの数は
非常に多くなる。例えばアドレス２００×データ２００
のさき４００００素子が必要となる。
は大面積表示で実現する場合には、トランジスタの数は
非常に多くなる。例えばアドレス２００×データ２００
のさき４００００素子が必要となる。
このような多数のトランジスタアレイを完全に製作する
ことは困難であり、種々の欠陥が発生ずる。
ことは困難であり、種々の欠陥が発生ずる。
これらの原因としては、（１）多層配線間あるいはキャ
パシタの電気的短絡、（２）配線の開放、（３）トラン
ジスタの欠陥等が考えられる。ディスプレイとして点欠
陥を許容した場合、補修による救済が困難なのは多層配
線間のショートである。例えばアドレスラインが途中の
一点で断線しても、アドレスラインの両方向から信号を
入れることにより他の画素には全く動作上影響を及ぼさ
ない。又、キャパシタンスは、ＴＥＴのＯＦＦ抵抗を大
きくシ、液晶の抵抗率を上げれば設ける必要がない。以
上のように、ディスプレイの無欠陥化のためには、多層
配線間シ■−トの除去が重要である。
パシタの電気的短絡、（２）配線の開放、（３）トラン
ジスタの欠陥等が考えられる。ディスプレイとして点欠
陥を許容した場合、補修による救済が困難なのは多層配
線間のショートである。例えばアドレスラインが途中の
一点で断線しても、アドレスラインの両方向から信号を
入れることにより他の画素には全く動作上影響を及ぼさ
ない。又、キャパシタンスは、ＴＥＴのＯＦＦ抵抗を大
きくシ、液晶の抵抗率を上げれば設ける必要がない。以
上のように、ディスプレイの無欠陥化のためには、多層
配線間シ■−トの除去が重要である。
このような多層配線間のショートは、ゲート絶縁膜をＴ
ａ酸化膜とＳｉＯ又はＳｉＮの２廣構造にするこさによ
り防止できることが、特開昭６０−５４４７８号に述べ
られている。
ａ酸化膜とＳｉＯ又はＳｉＮの２廣構造にするこさによ
り防止できることが、特開昭６０−５４４７８号に述べ
られている。
他方、Ｔａの陽極酸化膜とＳｉＯの２層絶縁膜により、
多層配線のシシートを防止できるが、配線抵抗が高くな
るという問題点がある。配線抵抗の問題を解決するため
に、アドレス配線のうちでデータ線と交叉する部分のみ
を陽極酸化し、層間絶縁膜を堆積した後に絶縁膜に開口
し、金属を積層する方法が提案されている。
多層配線のシシートを防止できるが、配線抵抗が高くな
るという問題点がある。配線抵抗の問題を解決するため
に、アドレス配線のうちでデータ線と交叉する部分のみ
を陽極酸化し、層間絶縁膜を堆積した後に絶縁膜に開口
し、金属を積層する方法が提案されている。
しかし、この方法では層間絶縁膜に開口するために、レ
ジストパターンに欠陥がある場合に、新たに絶縁膜に欠
陥を発生させてしまうという問題点がある。又、開口用
のマスクアライニングが必要となり、コスト的に不利と
なる。
ジストパターンに欠陥がある場合に、新たに絶縁膜に欠
陥を発生させてしまうという問題点がある。又、開口用
のマスクアライニングが必要となり、コスト的に不利と
なる。
本発明は上記の問題を解決し、配線抵抗を下げて層間配
線シ田−トを防止することを目的とする。
線シ田−トを防止することを目的とする。
アドレス配線を形成した後に、データ線と交叉する部分
以外に他の金属を積層した後に、データ線と交叉する部
分のみを陽極酸化する。この上に層間絶縁膜を堆積した
表示装置用基板を得るものである。
以外に他の金属を積層した後に、データ線と交叉する部
分のみを陽極酸化する。この上に層間絶縁膜を堆積した
表示装置用基板を得るものである。
これにより、配線抵抗を下げ且つ層間配線ショートを防
止できる表示装置用基板を得ることができる。
止できる表示装置用基板を得ることができる。
第１図に、本発明の一実施例の平面図と断面図を示す。
以下、製作工程に従い説明する。コーニング社製コーニ
ング７０５９ガラス１）上にＴａを１５００Ｘスパツタ
ーし、アドレス線１２を形成する。
ング７０５９ガラス１）上にＴａを１５００Ｘスパツタ
ーし、アドレス線１２を形成する。
次にＡＪを２０００大蒸着し、多層配線の島１８を形成
する。次に、レジストにより陽極酸化する。１３の部分
を開口したパターンを形成し、１００ＶまでＴａを陽極
酸化する。次にプラズマＣＶＤにより、 ５ｉＯ１４を
２５０ＯＡ 、 ａ −８ｉ １５を３００ＯＡ 、
ｎ十ａ−８ｉ１５ａを５００λ堆積する。ａ−８ｉの島
１５をパターン形成した後に、ＩＴＯを１５０ＯＡスパ
ツターし、画素電極１６を形成する。次にＭを１μ蒸着
し、ソース・ドレイン及びデータ線１７を形成する。チ
ャンネル部のｎ十ａ−８ｉをケミカルドライエツチング
により除去する。４４Ｘ６（Ｈ＋ｍの画面のディスプレ
イ用のアドレスラインをＴａを用いて全面陽極酸化した
場合には１）０にΩであるが、本発明を用いることによ
り２０にΩまで下がった。又、絶縁の開口による配線間
ショートの発生もなかったため、アドレスライン抵抗を
下げ且つ欠陥の少ないディスプレイ用基板が製作できた
。
する。次に、レジストにより陽極酸化する。１３の部分
を開口したパターンを形成し、１００ＶまでＴａを陽極
酸化する。次にプラズマＣＶＤにより、 ５ｉＯ１４を
２５０ＯＡ 、 ａ −８ｉ １５を３００ＯＡ 、
ｎ十ａ−８ｉ１５ａを５００λ堆積する。ａ−８ｉの島
１５をパターン形成した後に、ＩＴＯを１５０ＯＡスパ
ツターし、画素電極１６を形成する。次にＭを１μ蒸着
し、ソース・ドレイン及びデータ線１７を形成する。チ
ャンネル部のｎ十ａ−８ｉをケミカルドライエツチング
により除去する。４４Ｘ６（Ｈ＋ｍの画面のディスプレ
イ用のアドレスラインをＴａを用いて全面陽極酸化した
場合には１）０にΩであるが、本発明を用いることによ
り２０にΩまで下がった。又、絶縁の開口による配線間
ショートの発生もなかったため、アドレスライン抵抗を
下げ且つ欠陥の少ないディスプレイ用基板が製作できた
。
第１図は、本発明の実施例を示す図である。
１）・・・ガラス基板、１２・・・アドレス線、１３・
・・アドレス線の表面の陽極酸化部、１４ ・層間絶縁
膜、１５−−−ａ−８ｉ、 １５ａ・・・ｎ十ａ−８ｉ
、 １６＝一画素電極、１７・・・データ線、１８
・・・アドレス線上の金属の島。
・・アドレス線の表面の陽極酸化部、１４ ・層間絶縁
膜、１５−−−ａ−８ｉ、 １５ａ・・・ｎ十ａ−８ｉ
、 １６＝一画素電極、１７・・・データ線、１８
・・・アドレス線上の金属の島。
Claims (2)
- （１）絶縁性基板の一主面上に形成した複数のアドレス
配線とこのアドレス配線上に絶縁膜を介して形成した複
数の半導体薄膜島状パターンとこの半導体薄膜島状パタ
ーンの１方側端部上に形成した前記アドレス線と交叉す
る複数のデータ配線と、他方側端部上に形成した複数の
ドレイン電極と、このドレイン電極上に電気的接続をな
して形成した画素電極パターンとにより構成する薄膜ト
ランジスターアクティブマトリックス型表示装置用基板
において、アドレス配線のデータ配線と交叉する部分と
薄膜トランジスターを含む部分だけを陽極酸化し、アド
レス配線の陽極酸化しない部分の上に他の金属配線の島
を積層し、その上に層間絶縁膜が形成されていることを
特徴とする表示装置用基板。 - （２）前記アドレス配線は、Ｔａ、Ａｌ、Ｔｉの１つ又
はその組合せからなり、積層する金属はＡｌ、Ｍｏの１
つ又はその組合せからなることを特徴とする特許請求の
範囲第１項記載の表示装置用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61047333A JPS62205390A (ja) | 1986-03-06 | 1986-03-06 | 表示装置用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61047333A JPS62205390A (ja) | 1986-03-06 | 1986-03-06 | 表示装置用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62205390A true JPS62205390A (ja) | 1987-09-09 |
Family
ID=12772291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61047333A Pending JPS62205390A (ja) | 1986-03-06 | 1986-03-06 | 表示装置用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62205390A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63253985A (ja) * | 1987-04-10 | 1988-10-20 | 松下電器産業株式会社 | 液晶表示アクティブマトリックス基板 |
| JPH01227128A (ja) * | 1988-03-07 | 1989-09-11 | Mitsubishi Electric Corp | 液晶表示装置 |
| JPH022521A (ja) * | 1988-06-14 | 1990-01-08 | Sharp Corp | アクティブマトリクス基板 |
| JPH0210330A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Ltd | アクティブマトリクス基板とその製造方法及びこれを用いた液晶表示素子 |
-
1986
- 1986-03-06 JP JP61047333A patent/JPS62205390A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63253985A (ja) * | 1987-04-10 | 1988-10-20 | 松下電器産業株式会社 | 液晶表示アクティブマトリックス基板 |
| JPH01227128A (ja) * | 1988-03-07 | 1989-09-11 | Mitsubishi Electric Corp | 液晶表示装置 |
| JPH022521A (ja) * | 1988-06-14 | 1990-01-08 | Sharp Corp | アクティブマトリクス基板 |
| JPH0210330A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Ltd | アクティブマトリクス基板とその製造方法及びこれを用いた液晶表示素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708637B2 (ja) | 液晶表示装置 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| WO2022052243A1 (zh) | 阵列基板及其制备方法、显示面板 | |
| US7061553B2 (en) | Substrate for display device and display device equipped therewith | |
| JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
| WO2000014600A1 (fr) | Dispositif a cristaux liquides et matrice active et procede de production associe | |
| JPS62205390A (ja) | 表示装置用基板 | |
| JPH0244318A (ja) | 表示装置 | |
| JPH01185522A (ja) | 表示装置駆動用基板 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| US20020168788A1 (en) | Method of fabricating a thin film transistor liquid crystal display | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0220830A (ja) | 薄膜トランジスタアレイ | |
| JPS6269670A (ja) | 表示装置用基板の製造方法 | |
| JPH0340511B2 (ja) | ||
| JP3287070B2 (ja) | 液晶表示パネルと配線パターンの修復方法 | |
| JPS61203484A (ja) | 表示装置用駆動回路基板及びその製造方法 | |
| JPH01185521A (ja) | 表示装置用基板 | |
| JPH0568708B2 (ja) | ||
| KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP2001330854A (ja) | 液晶表示装置 | |
| JPS62223781A (ja) | 表示装置用基板 | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| JPH0452925B2 (ja) |