JPS63253985A - 液晶表示アクティブマトリックス基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は複数本のＸ、Ｙマトリックス電極とその交叉す
る点で駆動される薄膜トランジスタとがら構成される液
晶表示基板などに応用されるアクティブマトリックス基
板に関するものである。

従来の技術 従来の液晶表示装置やＥＬ表示装置などのガラス基板上
に薄膜トランジスタで各絵素に電位を与えるアクティブ
マクリックス表示方式は、単純マトリックス方式に比べ
て良好な画質が得られるので、最近特に注目されている
。今後、大面積化、高精細度化にともなって、Ｘ、Ｙの
電極母線の長さ、数が増加していき、電極母線の断線の
発生確率が高くなり、歩留りは低下の傾向にある。この
電極母線の断線に対する対策として、電極を複数配線す
るような冗長構成が考えられている。しかし、基板平面
上に複数配線する方法は、基板上で電極配線の占める割
合が大きくなり、絵素電極の面積が小さくなり、開口率
が低下する。これに対して、たとえば耐エツチング性や
抵抗の異なる材料を積層した多層構造で電極母線を構成
することが提案されている。この方法は、開口率を下げ
ずに冗長構成をとったものである。

発明が解決しようとする問題点 上記のような構成たとえば、電極配線を透明電極と金属
との多層膜とする構成において、パターン形成時に同一
マスクでのホトレジストパターンを用いてエツチングを
施すと、第３図（ａ）に示すように、基板３０上に透明
電極３１をその幅が金属層３２の幅より大きくなる構造
に形成することは難しい。また、ドライエツチングの場
合、第３図（ｂ）に示すように全体としての段差が大き
い構造になり、溶液によるエツチングの場合、第３図（
ｃ）に示すようにアンダーエッチのある構造になりやす
い。この第３図（ｂ）　（ｃ）のようにして形成してな
るゲート電極上に薄膜トランジスタを形成すると、絶縁
膜不良が生じやすく、ゲート電極とソースまたはドレイ
ン電極（図示せず）とがショートする確率が高かった。

一方、透明電極と金属を別々のマスクでパターン形成し
、第３図（ａ）のような多層構造を得ようとしたときに
、マスクの合わせ精度を考慮に入れると、一方の層の幅
が他方の層の幅に比べて極端に小さい第４図のようなゲ
ート構造となってしまい、このような透明電極３１と金
属層３２よりなるゲート電極上に絶縁層３３、半導体層
３４．ソース電極３５、ドレイン電極３６を形成して、
できるだけチャンネル長の短かい構造の薄膜トランジス
タを形成すると、チャンネル部の半導体層３４がゲート
電極の段差をカバーするような構造になり、チャンネル
部の半導体層の性質が均一ではなくなり、良質のトラン
ジスタ特性が得られない。

本発明は上記問題点を解決するもので、電極母線が多層
構造で断線の発生確立が少ないものでありながら、ゲー
ト電極の段差によるゲート電極とソースまたはドレイン
電極のショート確率を減少させることのできるアクティ
ブマトリックス基板を提供することを目的とするもので
ある。

問題点を解決するための手段 上記問題点を解決するために、本発明は、互いに直交す
る第１、第２の電極母線が交叉する部分に配置された薄
膜トランジスタを有するアクティブマトリックス基盤に
おいて、簿膜トランジスタのゲートに接続される電極母
線を透明導電膜および金属層の多層構造で構成し、この
金属層の一部を絶縁基盤上に張り出し形成して、この張
り出し部を薄膜トランジスタチャンネル部のゲートに構
成したものである。

作用 上記構成により、電極母線が多層構造であることから、
断線の発生確率が極めて少なくなり、しかも、薄膜トラ
ンジスタチャンネル部のゲートが絶縁基板上に張り出し
た前記電極母線の金属層で構成されるため平坦部に形成
でき、チャンネル部はゲート電極の段差をカバーする構
造にする必要はないので、ゲート電極とソース電極また
はドレインｆｆ電極とのショート確率は減少し、トラン
ジスタ特性を良好に保つことができる。

実施例 以下本発明の一実施例を図面に基づいて説明する。

第１図および第２図は本発明の一実施例を示すアクティ
ブマトリックス基板の平面図および断面図である。第１
図および第２図において、ガラス基板１の上にＳ　ｎ　
Ｏ２を５００人、常圧ＣＶＤ法により形成し、ホトエツ
チングにより透明電極であるゲート電極母線２ａと絵素
電極２ｂを形成する。

次にＣｒを１０００人、ＤＣスパッタ法により形成し、
これをホトエツチングして、前記透明電極のゲート電極
母線２ａの上に金属層であるゲート電極母線３ａを、さ
らにガラス基板１の上にこのゲート電極母線３ａより張
り出した形でゲート部を形成し、このゲート部３ｂを薄
膜トランジスタチャンネル部のゲートとして使用する。

したがって、トランジスタチャンネル部のゲートを構成
するゲート部３ｂはＣｒの一層だけとなる。さらに、全
面にＴａ、Ｏ，膜４を反応性スパッタ法で２０００人形
成する。次にプラズマＣＶＤ法によりＳｉＮｘ膜５を２
０００人、ａ−５Ｌ膜６を２０００人連続堆積する。モ
してホトエツチングによりａ−８ｉ膜６をゲート部３ｂ
の上方位置に島状に残す、さらに、絵素電極２ｂの上の
Ｔａ、Ｏ，膜４およびＳｉＮｘ膜５をエツチングにより
除去したのち、プラズマＣＶＤ法によりｎ”ａ−８ｉ膜
７を５００人、スパッタ法によりＭｏＳｉ、膜８および
Ａｌｌ膜９をそれぞれ５００人および７０００人形成し
、ホトエツチングによりａ　−５ｉ膜６の上方位置で分
割して、ソース電極およびドレイン電極を構成した。

上記のようなゲート構造をとることにより、Ｃｒ単層の
ときにはゲート断線が２４０本中５〜ｌＯ本あったもの
が皆無となった。また、５ｎｏ２よりなるゲート電極母
１ｉ２ａとＣｒよりなるゲート電極母線３ａの２層構造
を同一マスクで形成したとき、ソース電極母線とゲート
電極母線のクロスショートが５〜３０箇所発生したのに
対して、これも皆無となった。また、第４図に示すよう
なゲート構造にしたとき、ａ−８ｉＴＥＴの移動度が０
．２ａＪ／Ｖ−ｓｅｃであったのに対して１本実施例の
構造では０．８、ｆｆｌ／Ｖ・ｓｅｃの移動度が得られ
た。

なお、本実施例では透明電極としてＳｎＯ□の例を示し
たが、ＩＴＯ，ＣｄＯ，ＺｎＯでも同様である。

発明の効果 以上本発明によれば、薄膜トランジスタのチャンネル部
のゲートを平坦部に形成できるため、電極母線同志のシ
ョートの発生確率を低減できて、ゲート断線の発生防止
にきわめて効果があり、トランジスタ特性を良好に保持
できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すアクティブマトリック
ス基板の要部平面図、第２図は第１図のＡ−Ａ　’線断
面図、第３図は同一マスクで作成した多層ゲートの欠点
を説明するための断面図、第４図は別々のマスクで作成
した多層ゲートを用いた薄膜トランジスタの欠点を説明
するための断面図である。 １・・・ガラス基板、２ａ・・・透明ゲート電極母線、
２ｂ・・・絵素電極、３ａ・・・金属ゲート電極母線、
３ｂ・・・ゲート部（薄膜トランジスタチャンネル部の
ゲート）　、　６−ａ−８ｉＷＡ、８−　Ｍｏ　Ｓ　ｉ
膜、９・・・Ａ１膜。 第１図 ２ａ−＊ａｆ４￥ｔｉＬｂ＞母線 ２ｂ〜訟東ｆ、Ｊ＆ ３ａ・−タＥ４らケートｔｉ＞ｌ？摩敦３ｋ・−＝￥Ｌ
部 が・−ａ−５ｉｌｌ慶 ９゛−４１＃Ｉ 第２図 り ３ａ・−＠４デ’−［ｔｈａｎ ３ｂ・・−ｙａｐ部 第４図

Claims (1)

【特許請求の範囲】
1. １、絶縁基板上に形成された互いに直交する第１、第２
   の電極母線群および前記第１、第２の電極母線の交叉す
   る部分に配置された薄膜トランジスタを有し、前記第１
   の電極母線が前記薄膜トランジスタのゲートに、前記第
   ２の電極母線が前記薄膜トランジスタのソースまたはド
   レーンにそれぞれ接続されてなるアクティブマトリック
   ス基板であって、前記第１の電極母線を、前記絶縁基板
   上に形成した透明導電膜と、この透明導電膜上およびこ
   の導電膜上より一部前記絶縁基板上に張り出し形成され
   た金属層との多層構造に構成し、前記金属層の絶縁基板
   上への張り出し部を前記薄膜トランジスタチャンネル部
   のゲートにしたアクティブマトリックス基板。