JPH04313729A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＴＦＴ（Ｔｈｉｎ　
Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）
アレイ基板を用いた液晶表示装置において、高品質化す
るためにゲート配線を低抵抗化を可能とする配線構成を
備えた液晶表示装置に関するものである。

【０００２】

【従来の技術】液晶表示装置は、通常２枚の対向する基
板の間に液晶等の表示材料が挾持され、この表示材料に
電圧を印加する方法で構成される。この際、少なくとも
一方の基板にマトリクス状に配列した画素電極を設け、
画素を選択的に動作するために、各画素ごとに電界効果
トランジスタ（ＦＥＴ）などの非線形特性を有する能動
素子を設けている。さらに、画質を向上するために、各
画素ごとに電荷保持容量を設けている。

【０００３】図６は、例えば、特開昭６４−２６８２２
号公報に示された従来の液晶表示装置に用いられていた
ＴＦＴアレイ基板の一画素分を示す平面図、図７は、図
６のＡ−Ａ線に沿って切断して示す断面図、図８は、図
６の等価回路図である。

【０００４】この図６〜図８において、１はソース電極
配線、２は透明絶縁基板１４上に形成されたゲート電極
配線、３は透明絶縁基板１４に形成された次段のゲート
電極配線、４はゲート絶縁膜、５は水素化アモルファス
シリコンｉ層、７は水素化アモルファスシリコンｎ＋　
層、８はドレイン電極、９は画素電極、１０は保護膜、
１８は電荷保持容量、１９はＡｌ　のゲート配線、３５
は液晶、３８は対向電極である。

【０００５】図６，図７の構成は、まず透明絶縁基板１
４上にＣｒ　でゲート電極配線２、ゲート電極配線３を
形成する。さらに、ゲート電極配線３上にＡｌ　のゲー
ト配線１９を形成する。

【０００６】その後、ゲート絶縁膜４の形成後、その上
に半導体膜５を形成するとともに、ソース電極配線１と
ドレイン電極８によりＴＦＴを構成し、このＴＦＴと画
素電極９によりＴＦＴアレイを構成する。

【０００７】前後のゲート電極配線３は、走査された時
以外は、一定電位になることを利用して、前段のゲート
電極配線３と画素電極９とをゲート絶縁膜４を挾持する
ようにオーバーラップさせて、電荷保持容量１８を形成
する。

【０００８】これらのＴＦＴアレイ基板に対して、カラ
ーフィルタや透明導電膜を有する対向電極基板の間に液
晶等が挾持されて液晶表示装置を構成する。

【０００９】

【発明が解決しようとする課題】従来の液晶表示装置は
以上のように構成されているので、ゲート配線の低抵抗
化のためにゲート配線を一層追加して形成するので、工
程数が多くなり、コストが高くなる上に、歩留りが低下
するという課題があった。

【００１０】この発明は、上記のような従来の課題を解
消するためになされたもので、層構成を増加することな
く配線抵抗を低くすることができるとともに、コストの
抑制効果と歩留りの向上が期待できる液晶表示装置を得
ることを目的とする。

【００１１】

【課題を解決するための手段】この発明に係る液晶表示
装置は、同一層に形成されたゲート電極およびソース電
極配線と、別の同一層に形成されたソースドレイン電極
およびゲート電極配線とを設けたものである。

【００１２】

【作用】この発明におけるゲート電極配線は、ソース・
ドレイン電極材料により形成されるので、Ａｌ　やＡｌ
　合金などの低い比抵抗の材料を使用することができ、
ゲート配線を低抵抗化可能とする。

【００１３】

【実施例】以下、この発明の実施例について図面に基づ
き説明する。図１はその一実施例による液晶表示装置の
ＴＦＴアレイ基板の１画素分を示す平面図、図２は、図
１のＢ−Ｂ線に沿って切断して示す断面図、図３は、図
１の等価回路図である。

【００１４】図１〜図３において、図６〜図８の同一符
号は同一または相当部分を示す。この図１〜図３におい
て、１は透明絶縁基板１４上に形成された誘電体膜１３
上のソース電極配線であり、ソース電極１Ａと接続され
ている。

【００１５】上記誘電体膜１３上には、ゲート電極２Ａ
が形成されており、このゲート電極２Ａはゲート電極配
線２に接続されている。誘電体膜１３上には、次段ある
いは前段のゲート電極３Ａが形成されており、ゲート電
極３Ａ上にゲート電極配線３が接続されている。

【００１６】また、誘電体膜１３上に画素電極９が形成
されており、画素電極９はドレイン電極８に接続されて
いる。これらのソース電極配線１、ゲート電極２Ａ、画
素電極９、次段あるいは前段のゲート電極３Ａおよび誘
電体膜１３上には、ゲート絶縁膜４が形成されており、
このゲート絶縁膜４上に半導体ｉ層５が形成されており
、その上面に上部絶縁膜６が形成されている。上部絶縁
膜６をパターン化した後に半導体ｎ層７が形成されてい
る。

【００１７】これらのゲート絶縁膜４、半導体ｉ層５、
上部絶縁膜６を開口して、コンタクトホール２３〜２７
が形成されている。

【００１８】コンタクトホール２３を通して、画素電極
９とドレイン電極８が接続され、コンタクトホール２４
を通して、ソース電極配線１とソース電極１Ａとが接続
されている。コンタクトホール２７を通して図１からも
明らかなように、ゲート電極配線２とゲート電極２Ａが
接続されている。上面には保護膜１０が形成されている
。

【００１９】なお、１２は透明絶縁基板１４上の浮遊電
極であり、また図３に示す１５はＴＦＴ、１６はゲート
・ドレイン間寄生容量、２１，２２は電荷保持容量、３
５は液晶、３８は対向電極である。

【００２０】次に、この発明の一実施例の製造工程手順
について述べる。まず、ガラスなどの透明絶縁基板１４
上にＩＴＯなどの透明導電膜をＥＢ（Ｅｌｅｃｔｒｏｎ
　Ｂｅａｍ）蒸差法やスパッタ法などで堆積する。この
後、ホトリソ・エッチング等の方法で、アイランド状に
浮遊電極１２を形成する。

【００２１】次に、プラズマＣＶＤ法やスパッタ法など
で窒化シリコンあるいは、酸化シリコンあるいは、酸化
タンタルあるいは、それらのいずれか２層以上の誘電体
膜１３を形成する。

【００２２】この後、スパッタ法などにより、ＩＴＯな
どの透明導電薄膜を形成する。その後、ホトリソ・エッ
チングなどで、この透明導電薄膜による画素電極９を形
成する。このとき、浮遊電極１２と画素電極９とにより
、誘電体膜１３を挟持しながらオーバーラップさせて、
電荷保持容量２１を形成する。

【００２３】次に、スパッタ法などで、誘電体膜１３上
にＣｒ　あるいは、Ｍｏ　などの金属を堆積する。この
後、ホトリソ・エッチングなどで、ゲート電極２Ａ、前
段あるいは次段のゲート電極３Ａ、ソース電極１Ａを形
成する。このとき、浮遊電極１２とゲート電極３Ａとを
誘電体膜１３を挾持しながらオーバーラップさせること
で、電荷保持容量２２を形成する。

【００２４】次に、窒化シリコンなどのゲート絶縁膜４
および水素化アモルファスシリコンｉ層などの半導体ｉ
層５および上部絶縁膜６を連続してプラズマＣＶＤ法な
どにより堆積する。

【００２５】その後、上部絶縁膜６をパターン加工する
。次に、水素化アモルファスシリコンｎ＋　層などの半
導体ｎ＋　層７をプラズマＣＶＤ法等で形成した後、パ
ターン加工により、画素電極９とドレイン電極８とのコ
ンタクトホール２３、ソース電極配線１とソース電極１
Ａとのコンタクトホール２４、ゲート電極２Ａとゲート
電極配線２とのコンタクトホール２７を形成する。

【００２６】次いで、Ｃｒ　などのバリアメタルとＡｌ
　，Ｍｏ　などの導電性薄膜をスパッタ法などで堆積し
、ソース電極１Ａとドレイン電極８にパターン加工する
。

【００２７】さらに、不要な半導体ｎ＋　層７および、
半導体ｉ層５をドライエッチングなどでエッチオフし、
最後に窒化シリコン膜あるいは、酸化シリコン膜あるい
は、５酸化タンタルなどをプラズマＣＶＤ法やスパッタ
法等で堆積し、パターン加工して保護膜１０とする。

【００２８】このように形成されたＴＦＴアレイ基板と
、透明電極およびカラーフィルタなどを有する対向電極
基板との間に液晶３５などの液晶表示材料が挾持され、
液晶表示装置が製造される。

【００２９】なお、上記実施例では、浮遊電極１２とし
て透明導電膜を用いた場合について説明したが、表示上
差し支えなければ、金属膜などの不透明導電膜を用いて
もよい。

【００３０】また、上記実施例では、ＴＦＴ構成に上部
絶縁膜６を用いた場合について示したが、図４の平面図
、図５（図４のＣ−Ｃ線の断面図）に示したＴＦＴ構成
に上部絶縁膜を用いないＴＦＴ構造であってもよい。

【００３１】なお、図５に示す１７はＴＦＴ構成上の保
護膜１０上に形成された遮光膜である。

【００３２】

【発明の効果】以上のように、この発明によれば、ゲー
ト電極とソース配線を同一層にて形成するとともに、ソ
ース電極・ドレイン電極とゲート電極配線とを別の同一
層にて形成し、ゲート電極とゲート電極配線２ならびに
ソース電極とソース電極配線１をそれぞれコンタクトホ
ールを介して接続する構成としたので、ソース・ドレイ
ン電極材料によってゲート配線を形成できる。

【００３３】したがって、ソース・ドレイン電極材料に
Ａｌ　などの低抵抗材料を用いることによって、ゲート
電極配線の抵抗を小さくすることができるという効果が
ある。

【図面の簡単な説明】

【図１】この発明の一実施例による液晶表示装置のＴＦ
Ｔアレイ基板の１画素分を示す平面図である。

【図２】図１のＢ−Ｂ線に沿って切断して示す断面図で
ある。

【図３】図１の等価回路図である。

【図４】この発明の他の実施例の液晶表示装置のＴＦＴ
アレイ基板の１画素分を示す平面図である。

【図５】図４のＣ−Ｃ線に沿って切断して示す断面図で
ある。

【図６】従来の液晶表示装置に用いられていたＴＦＴア
レイ基板の１画素分を示す平面図である。

【図７】図６のＡ−Ａ線に沿って切断して示す断面図で
ある。

【図８】図６の等価回路図である。

【符号の説明】

１　　ソース電極配線 １Ａ　　ソース電極 ２，３　　ゲート電極配線 ２Ａ，３Ａ　　ゲート電極 ４　　ゲート絶縁膜 ５　　半導体ｉ層 ６　　上部絶縁膜 ７　　半導体ｎ＋　層 ８　　ドレイン電極 ９　　画素電極 １０　　保護膜 １２　　浮遊電極 １３　　誘電体膜 １４　　透明絶縁基板 １５　　ＴＦＴ １６　　寄生容量 １７　　遮光膜 ２１，２２　　電荷保持容量 ２３〜２７　　コンタクトホール ３５　　液晶 ３８　　対向電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　透明絶縁基板上にソース電極配線と並
   設され各画素ごとにソース電極配線と接続された複数の
   ゲート電極と、このゲート電極に交差する複数のソース
   電極と、ソースドレイン電極と並設されソース電極と各
   画素ごとに接続されたゲート電極配線と、上記ゲート電
   極と上記ソース電極との交差部に設けられ上記ゲート電
   極とソース・ドレイン電極とからなる薄膜トランジスタ
   の上記ドレイン電極に接続された画素電極とを有する薄
   膜トランジスタアレイ基板と、この薄膜トランジスタア
   レイ基板に対向して設けられた対向電極基板と、この対
   向電極基板と上記薄膜トランジスタアレイ基板の間に挾
   持される液晶表示材料とを備えた液晶表示装置。