JP2002014628A

JP2002014628A - 半導体装置およびその作製方法

Info

Publication number: JP2002014628A
Application number: JP2001133607A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Yasuyuki Arai; 康行荒井
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-04-27
Filing date: 2001-04-27
Publication date: 2002-01-18

Abstract

(57)【要約】【課題】画素部に形成される画素電極やゲート配線及
びソース配線の配置を適したものとして、かつ、マスク
数及び工程数を増加させることなく高い開口率を実現し
た画素構造を有するアクティブマトリクス型表示装置を
提供することを目的とする。【解決手段】絶縁表面上のゲート電極及びソース配線
と、前記ゲート電極及びソース配線上の第１の絶縁層
と、前記第１の絶縁膜上の半導体層と、前記半導体膜上
の第２の絶縁層と、前記第２の絶縁層上の前記ゲート電
極と接続するゲート配線と、前記ソース電極と前記半導
体層とを接続する接続電極と、前記半導体層と接続する
画素電極とを有することを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された集積回路を有する
半導体装置およびその作製方法に関する。例えば、液晶
表示パネルに代表される電気光学装置およびその様な電
気光学装置を部品として搭載した電子装置に関する。
尚、本明細書中において半導体装置とは、半導体特性を
利用することで機能しうる装置全般を指し、電気光学装
置、半導体回路および電子装置は全て半導体装置の範疇
に含まれるものとする。

【０００２】

【従来の技術】半導体薄膜（厚さ数〜数百nm程度）を用
いて薄膜トランジスタ（ＴＦＴ）を作製する技術が開発
されている。ＴＦＴは液晶表示装置のスイッチング素子
として実用化が進み、最近ではＣＭＯＳ回路を形成し、
ガラスなどの基板上に集積回路を形成することも可能と
なっている。

【０００３】液晶表示装置では、画質の高精細化に対応
するため、画素電極をマトリクス状に配置し、画素電極
の各々に接続するスイッチング素子としてＴＦＴを用い
たアクティブマトリクス型液晶表示装置が主流となりつ
つある。このアクティブマトリクス型液晶表示装置に
は、大別して透過型と反射型の二種類が知られている。
特に、反射型の液晶表示装置は、透過型の液晶表示装置
と比較して、バックライトを使用しないため、消費電力
が少ないといった長所を有し、携帯型情報端末やビデオ
カメラ用の直視型表示装置としての需要が高まってい
る。

【０００４】反射型のアクティブマトリクス型液晶表示
装置は、液晶の光学変調作用を利用して、入射光が画素
電極で反射して装置外部に出力される状態と、入射光が
装置外部に出力されない状態とを選択し、明と暗の表示
を行わせ、さらにそれらを組み合わせることで画像表示
を行うものである。一般に反射型の液晶表示装置におけ
る画素電極は、アルミニウムや銀などの光反射率の高い
導電性材料を用いている。

【０００５】いずれにしても、画質の高精細化が進むに
つれ、必然的に画素一つ当たりのサイズは微細化する。
その結果、画素部においてＴＦＴ、ソース配線、ゲート
配線などが占める面積の割合が大きくなり、開口率が低
下してしまう。従って、規定の画素サイズの中で各画素
の高開口率を得るためには、画素の回路構成に必要な回
路要素を効率よくレイアウトすることが不可欠となって
くる。

【０００６】

【発明が解決しようとする課題】規定の画素サイズの中
で高開口率を実現するためには、画素部の回路構成に必
要な要素を効率よく配置することが不可欠となる。

【０００７】本発明は、このような課題を鑑みて導き出
されたものであり、画素部に形成される画素電極やゲー
ト配線及びソース配線の配置を適したものとして、か
つ、マスク数及び工程数を増加させることなく高い開口
率を実現した画素構造を有するアクティブマトリクス型
表示装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、ブラックマト
リクスを形成するための遮光膜を用いることなくＴＦＴ
を遮光し、さらに画素と画素との間から漏洩する光を遮
断する構造を特徴としている。そのような構造を有する
本発明の構成は、絶縁表面上のゲート電極及びソース配
線と、前記ゲート電極及びソース配線上の第１の絶縁膜
と、前記第１の絶縁膜上の半導体膜と、前記半導体膜上
の第２の絶縁膜と、前記第２の絶縁膜上の前記ゲート電
極と接続するゲート配線と、前記ソース配線と前記半導
体膜とを接続する接続電極と、前記半導体膜と接続する
画素電極とを有することを特徴としている。

【０００９】また、他の発明の構成は、絶縁表面上の第
１のゲート電極と第２のゲート電極とソース配線と、前
記第１及び第２のゲート電極とソース配線上の第１の絶
縁膜と、前記第１の絶縁膜上に、ソース領域及びドレイ
ン領域とチャネル形成領域とを有る第１の半導体膜と、
前記第２のゲート電極と重なる第２の半導体膜と、前記
第１及び第２の半導体膜上の第２の絶縁膜と、前記第２
の絶縁膜上に前記ゲート電極と接続するゲート配線と、
前記ソース配線と前記ソース領域と接続する接続電極
と、前記ドレイン領域と前記第２の半導体膜とに接続す
る画素電極とを有することを特徴としている。

【００１０】このような発明の構成において、前記画素
電極の一方の端部は、前記ソース配線上に形成すること
により、遮光膜を兼ねることができ、画素部において画
素電極が占める面積の割合を大きくすることができる。

【００１１】また、他の発明の構成は、絶縁表面上にゲ
ート電極とソース配線を形成する第１の工程と、前記ゲ
ート電極上に第１の絶縁膜を形成する第２の工程と、前
記第１の絶縁膜上に半導体膜を形成する第３の工程と、
前記半導体膜上に第２の絶縁膜を形成する第４の工程
と、前記第２の絶縁膜上に、前記ゲート電極と接続する
ゲート配線と、前記ソース配線と前記半導体膜とを接続
する接続電極と、前記半導体膜と接続する画素電極とを
形成する第５の工程とを有することを特徴としている。

【００１２】また、他の発明の構成は、絶縁表面上にゲ
ート電極とソース配線を形成する第１の工程と、前記ゲ
ート電極上に第１の絶縁膜を形成する第２の工程と、前
記第１の絶縁膜上に半導体膜を形成する第３の工程と、
前記半導体膜にソース領域及びドレイン領域を形成する
第４の工程と、前記半導体膜上に第２の絶縁膜を形成す
る第５の工程と、前記第２の絶縁膜上に、前記ゲート電
極と接続するゲート配線と、前記ソース配線と前記ソー
ス領域とを接続する接続電極と、前記ドレイン領域と接
続する画素電極とを形成する第６の工程とを有すること
を特徴としている。

【００１３】また、他の発明の構成は、絶縁表面上に第
１のゲート電極と第２のゲート電極とソース配線を形成
する第１の工程と、前記第１及び第２のゲート電極上に
第１の絶縁膜を形成する第２の工程と、前記第１の絶縁
膜上に、前記第１のゲート電極と重なる第１の半導体膜
と、前記第２のゲート電極と重なる第２の半導体膜とを
形成する第３の工程と、前記第１の半導体膜にソース領
域及びドレイン領域を形成する第４の工程と、前記半導
体膜上に第２の絶縁膜を形成する第５の工程と、前記第
２の絶縁膜上に、前記ゲート電極と接続するゲート配線
と、前記ソース配線と前記ソース領域とを接続する接続
電極と、前記ドレイン領域と前記第２の半導体膜と接続
する画素電極とを形成する第６の工程とを有することを
特徴としている。

【００１４】上記工程に従えば、画素電極の一方の端部
は、ソース配線上に形成することにより、ソース配線が
遮光膜を兼ねる画素構造を形成することが可能となり、
画素部において画素電極が占める面積の割合を大きくす
ることができる。

【００１５】

【発明の実施の形態】アクティブマトリクス型液晶表示
装置に対する画素構造は、図１に示すように行方向に配
置されたゲート配線２３５と、列方向に配置されたソー
ス配線２０７と、ゲート配線とソース配線の交差部に対
応して設けた画素ＴＦＴと、該画素ＴＦＴに接続する画
素電極とから構成されている。

【００１６】画素毎に設けるＴＦＴ（以下、画素ＴＦＴ
と記す）のゲート電極２０４は絶縁表面上に形成され、
第１の絶縁膜を介して半導体膜２１２が形成されてい
る。ソース配線２０７は、ゲート電極２０４と同じ絶縁
表面上に形成されている。ゲート配線２３５と画素電極
２３６は、半導体膜２１２上に形成された第２の絶縁膜
の上に形成されている。そして、ゲート配線２３５及び
画素電極２３６は、コンタクトホールを介してゲート電
極２０４及び半導体膜２１２とそれぞれ接続している。
また、ソース配線２０７と半導体膜２１２は、ゲート配
線２３５と同じ層に形成された接続配線２３４により接
続されている。

【００１７】このような画素構造とすることにより、半
導体膜２１２がゲート電極２０４と交差する部分（ＴＦ
Ｔにおいてチャネルが形成される部分）を、ゲート配線
２３５で覆い遮光することができる。また、また、半導
体膜２１２のそれ以外の領域も遮光される構造とするこ
とが望ましい。また、図１ではゲート電極が櫛形となり
複数のチャネル形成領域が存在するＴＦＴ構造を示して
いるが、チャネル形成領域と他のチャネル形成領域との
間に存在する領域もゲート配線２３５によって遮光する
ことが望ましい。

【００１８】図１における画素構造において、ゲート電
極は画素に形成する保持容量を形成する一方の電極とし
ての機能を有している。一つの画素は、半導体膜２１２
と説族する画素電極２３６により形成されるが、画素電
極２３６はまた半導体膜２１３と接続している。半導体
膜２１３は容量を形成するための一方の電極として形成
され、ゲート電極２０５と一対となって保持容量を形成
する。この場合、半導体膜２１３にはｐ型の不純物（ア
クセプタ）が添加される。このような構成において保持
容量は画素電極２３６と重なって形成されている。

【００１９】また、画素電極２３６の一方の端部は、ソ
ース配線２０７と重ねて形成することができるので、隣
接する画素電極２４２との間から漏洩する光を遮光する
ことができる。

【００２０】このような画素構造のパターンは光露光プ
ロセスにより形成される。光露光プロセスで必要とされ
るフォトマスクの数は、ゲート電極形成用の第１のフォ
トマスク、半導体膜形成用の第２のフォトマスク、画素
ＴＦＴのＬＤＤ領域形成用の第３のフォトマスク、コン
タクトホール形成用の第４のフォトマスク、ゲート配線
と画素電極と接続配線形成用の第５のフォトマスクであ
り、５枚のフォトフォトマスクで画素部形成することが
できる。画素部の周辺にｎチャネル型ＴＦＴとｐチャネ
ル型ＴＦＴから成るＣＭＯＳ回路を応用した駆動回路を
形成する場合には、ｎチャネル型ＴＦＴを覆うためのフ
ォトマスクが追加される。以上のように、図１に示す画
素構造とした場合、少ないマスク数で画素開口率の高い
反射型液晶表示装置を実現することができる。

【００２１】また、図１で示す画素構造は反射型の液晶
表示装置を前提としたものであるが、フォトマスクを１
枚追加して透明電極を所定のパターンに形成すれば、透
過型の液晶表示装置を作製することもできる。以上の構
成でなる本発明について、以下に示す実施例によりさら
に詳細な説明を行う。

【００２２】

【実施例】[実施例１]本実施例では同一基板上に画素部
と、画素部の周辺に駆動回路を形成するＴＦＴ（ｎチャ
ネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製す
る方法について是面を参照しながら説明する。

【００２３】まず、図４（Ａ）に示すように、コーニン
グ社の＃７０５９ガラスや＃１７３７ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラスからなる基板２０１上に、好
適には、モリブデン（Ｍｏ）、タングステン（Ｗ）、タ
ンタル（Ｔａ）から選ばれた一種または複数種を成分と
する導電膜からゲート電極２０２〜２０４、ソース配線
２０６、２０７、画素部の保持容量を形成するための容
量配線２０５を形成する。例えば、低抵抗化と耐熱性の
観点からはＭｏとＷの合金は適している。また、アルミ
ニウムを用い、表面を酸化処理してゲート電極を形成し
ても良い。

【００２４】第１のフォトマスクにより作製されるゲー
ト電極は、その厚さを２００〜４００nm、好ましくは２
５０nmの厚さで形成し、その上層に形成する被膜の被覆
性（ステップカバレージ）を向上させるために、端部を
テーパー形状となるように形成する。テーパー部の角度
は５〜３０度、好ましくは１５〜２５度で形成する。テ
ーパー部はドライエッチング法で形成され、エッチング
ガスと基板側に印加するバイアス電圧により、その角度
を制御する。

【００２５】次いで、図４（Ｂ）で示すように、ゲート
電極２０２〜２０４、ソース配線２０６、２０７、画素
部の保持容量を形成するための容量配線２０５を覆う第
１の絶縁膜２０８を形成する。第１の絶縁膜２０８はプ
ラズマＣＶＤ法またはスパッタ法を用い、その厚さを４
０〜２００nmとしてシリコンを含む絶縁膜で形成する。
例えば、５０nmの厚さの窒化シリコン膜２０８ａと、１
２０nmの厚さの酸化シリコン膜２０８ｂから第１の絶縁
膜２０８を形成する。その他に、プラズマＣＶＤ法でＳ
ｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作製される酸化窒化シリコン
膜（ＳｉＯxＮy）を適用してもよい。

【００２６】第１の絶縁膜２０８は、その上層に半導体
膜を形成して、ゲート絶縁膜として用いるものである
が、基板２０１からアルカリ金属などの不純物が半導体
膜に拡散するのを防ぐブロッキング層としての機能も有
している。

【００２７】第１の絶縁膜２０８上に形成する半導体膜
２０９は、多結晶半導体を用いて３０〜１００nm、好ま
しくは４０〜６０nmの厚さで形成する。多結晶半導体の
材料に限定はないが、代表的にはシリコンまたはシリコ
ンゲルマニウム（ＳｉＧｅ）合金などで形成すると良
い。多結晶半導体は、プラズマＣＶＤ法やスパッタ法で
作製される非晶質構造を有する半導体をレーザー結晶化
法や熱結晶化法を用いて結晶化させて得る。

【００２８】レーザー結晶化法で多結晶半導体を作製す
るには、パルス発振型または連続発光型のエキシマレー
ザーやＹＡＧレーザー、ＹＶＯ₄レーザー、ＹＬＦレー
ザーを用いる。これらのレーザーを用いる場合には、レ
ーザー発振器から放射されたレーザー光を光学系で線状
に集光し半導体膜に照射する方法を採用する。結晶化の
条件は実施者が適宣選択するものであるが、エキシマレ
ーザーを用いる場合はパルス発振周波数３０Hzとし、レ
ーザーエネルギー密度を１００〜４００mJ/cm²(代表的
には２００〜３００mJ/cm²)とする。また、ＹＡＧレー
ザーを用いる場合にはその第２高調波を用いパルス発振
周波数１〜１０kHzとし、レーザーエネルギー密度を３
００〜６００mJ/cm²(代表的には３５０〜５００mJ/cm²)
とすると良い。そして幅１００〜１０００μm、例えば
４００μmで線状に集光したレーザー光を基板全面に渡
って照射し、この時の線状レーザー光の重ね合わせ率
（オーバーラップ率）を８０〜９８％として行う。

【００２９】この段階で、半導体膜２０９にはＴＦＴの
しきい値電圧を制御する目的で、ボロンに代表されるｐ
型の不純物（アクセプタ）を１×１０¹⁶〜５×１０¹⁷/c
m³の濃度で添加しておいても良い。

【００３０】多結晶半導体から成る半導体膜２０９は、
第２のフォトマスクを用いて所定のパターンに形成す
る。図４（Ｃ）は島状に分割された半導体膜２１０〜２
１３を示す。半導体膜２１０〜２１２は、ゲート電極２
０２、２０４と一部が重なるように形成する。図２はこ
の状態における画素部の上面図を示し、図中に示すＡ−
Ａ'線に対応する断面が、図４（Ｃ）に対応している。

【００３１】その後、分割された半導体膜２１０〜２１
３上に酸化シリコンまたは窒化シリコンから成る絶縁膜
を１００〜２００nmの厚さに形成する。図４（Ｄ）は、
ゲート電極をマスクとする裏面からの露光プロセスによ
り、自己整合的にチャネル保護膜とする第３の絶縁層２
１４〜２１８を半導体膜２１０〜２１２上に形成する。

【００３２】そして、ｎチャネル型ＴＦＴのＬＤＤ（Li
ghtly Doped Drain）領域を形成するための第１のドー
ピング工程を行う。ドーピングの方法はイオンドープ法
若しくはイオン注入法で行えば良い。ｎ型の不純物（ド
ナー）としてリン（Ｐ）を添加し、第３の絶縁層２１５
〜２１８をマスクとして形成される第１の不純物領域２
１９〜２２２を形成する。この領域のドナー濃度は１×
１０¹⁶〜２×１０¹⁷/cm³の濃度とする。

【００３３】第２のドーピング工程はｎチャネル型ＴＦ
Ｔのソース領域及びドレイン領域を形成する工程であ
り、図５（Ａ）で示すように第３のフォトマスクを用い
て、レジストによるマスク２２３〜２２５を形成する。
マスク２２４、２２５はｎチャネル型ＴＦＴのＬＤＤ領
域を覆って形成され、第２の不純物領域２２６〜２２８
には１×１０²⁰〜１×１０²¹/cm³の濃度範囲でドナー不
純物を添加する。

【００３４】この第２のドーピング工程に前後して、マ
スク２２３〜２２５が形成された状態でフッ酸によるエ
ッチング処理を行い、第３の絶縁層２１４、２１８を除
去しておくと好ましい。

【００３５】ｐチャネル型ＴＦＴのソース領域及びドレ
イン領域は、図５（Ｂ）に示すように第３のドーピング
処理により行い、イオンドープ法やイオン注入法でｐ型
の不純物（アクセプタ）を添加して第３の不純物領域２
３０、２３１を形成する。この領域のｐ型の不純物濃度
は２×１０²⁰〜２×１０²¹/cm³となるようにする。この
工程において、半導体膜２１３にもｐ型の不純物を添加
しておく。

【００３６】次に、図５（Ｃ）に示すように、半導体膜
上に第２の絶縁膜を形成する。好適には、第２の絶縁膜
を複数の絶縁膜で形成する。半導体膜上に形成する第２
の絶縁膜の第１層目２３２は水素を含有する窒化シリコ
ン膜または窒化酸化シリコン膜から成る無機絶縁物で５
０〜２００nmの厚さに形成する。その後、それぞれの半
導体膜に添加された不純物を活性化する工程を行う。こ
の工程はファーネスアニール炉を用いる熱アニール法で
行う。その他に、レーザーアニール法、またはラピッド
サーマルアニール法（ＲＴＡ法）を適用することができ
る。熱アニール法は窒素雰囲気中で４００〜６００℃、
代表的には４５０〜５００℃で行１〜４時間の熱処理を
行う。

【００３７】この熱処理により、不純物元素の活性化と
同時に第２の絶縁膜の第１層目２３２の窒化シリコン膜
または窒化酸化シリコン膜の水素が放出され、半導体膜
の水素化を行うことができる。この工程は水素により半
導体膜のダングリングボンドを終端する工程である。水
素化をより効率よく行う手段として、第２の絶縁膜の第
１層目２３２を形成する前にプラズマ水素化（プラズマ
により励起された水素を用いる）を行っても良い。

【００３８】図６（Ａ）で示す第２の絶縁膜の第２層目
２３３は、ポリイミド、アクリルなどの有機絶縁物材料
で形成し表面を平坦化する。勿論、プラズマＣＶＤ法で
ＴＥＯＳ（Tetraethyl Ortho Silicate）を用いて形成
される酸化シリコン膜を適用しても良いが、平坦性を高
める観点からは前記有機物材料を用いることが望まし
い。

【００３９】次いで、第５のフォトマスクを用いてコン
タクトホールを形成する。そして、第６のフォトマスク
を用いてアルミニウム（Ａｌ）、チタン（Ｔｉ）、タン
タル（Ｔａ）などを用いて、駆動回路３０５において接
続電極２３４及びソースまたはドレイン配線２３５〜２
３６を形成する。また、画素部３０６において、画素電
極２４０、ゲート配線２３９、接続電極２３８を形成す
る。

【００４０】こうして、同一の基板上にｐチャネル型Ｔ
ＦＴ３０１とｎチャネル型ＴＦＴ３０２を有する駆動回
路３０５と、画素ＴＦＴ３０３と保持容量３０４を有す
る画素部３０６が形成される。駆動回路３０５のｐチャ
ネル型ＴＦＴ３０１には、チャネル形成領域３０７、第
３の不純物領域から成るソースまたはドレイン領域３０
８が形成されている。ｎチャネル型ＴＦＴ３０２には、
チャネル形成領域３０９、第１の不純物領域から成るＬ
ＤＤ領域３１０、第２の不純物領域から成るソースまた
はドレイン領域３１１が形成されている。画素部３０６
の画素ＴＦＴ３０３は、マルチゲート構造であり、チャ
ネル形成領域３１２、ＬＤＤ領域３１３、ソースまたは
ドレイン領域３１４、３１６が形成される。ＬＤＤ領域
３１３の間に位置する第２の不純物領域は、オフ電流を
低減するために有用である。保持容量３０４は、容量配
線２０５と半導体膜２１３とその間に形成される第１の
絶縁膜とから形成されている。

【００４１】画素部３０６においては、接続電極２３８
によりソース配線２０７は、画素ＴＦＴ３０３のソース
またはドレイン領域３１４と電気的な接続が形成され
る。また、ゲート配線２３９は、第１の電極と電気的な
接続が形成される。また、画素電極２４０は、画素ＴＦ
Ｔ３０３のソースまたはドレイン領域３１６及び保持容
量３０４の半導体膜２１３と接続している。

【００４２】図６（Ａ）における画素部３０６の断面図
は、図１で示すＡ−Ａ'線に対応したものである。ま
た、図１において示すＢ−Ｂ'線及びＣ−Ｃ'線に沿った
断面図は、それぞれ図６（Ｂ）と（Ｃ）に示されてい
る。図６（Ｂ）はゲート電極２０４とゲート配線２３９
のコンタクト部を説明する図である。ゲート電極２０４
は隣接する画素の保持容量の一方の電極を兼ね、画素電
極２４５と接続する半導体膜２４４と重なる部分で容量
を形成している。また、図６（Ｃ）はソース配線２０７
と画素電極２４０及び隣接する画素電極２４６との配置
関係を示し、画素電極の端部をソース配線２０７上に設
け、重なり部を形成することにより、迷光を遮り遮光性
を高めている。また、図３はこのような画素の等価回路
を示している。尚、本明細書中ではこのような基板を便
宜上アクティブマトリクス基板と呼ぶ。

【００４３】ＴＦＴを逆スタガ型で形成することの利点
の一つは、ｎチャネル型ＴＦＴにおいてゲート電極とオ
ーバーラップするＬＤＤ領域を裏面露光のプロセスによ
り自己整合的に形成できることにあり、ゲート絶縁膜と
半導体膜を連続形成できる特徴と相まってＴＦＴの特性
ばらつきを小さくすることができる。

【００４４】[実施例２]本実施例は、反射型の液晶表示
装置に適した画素構造の一例を示し、図８で示す画素の
上面図と、その図中に示すＤ−Ｄ'線に対応する断面図
を図７で示して説明する。図７において、画素部４２２
の画素ＴＦＴ４２０は基板４０１上にゲート電極４０
２、第１の絶縁膜４０５、半導体膜４０６、チャネル保
護膜４０８、第２の絶縁膜４０９、４１０ソース配線４
０４、ゲート配線４１２、接続配線４１１、画素電極４
１３から成っている。また、保持容量４２１は、容量配
線４０３と半導体膜４０７とその間に形成されている第
１の絶縁膜４０５から成り、これらの構成は図６（Ａ）
で示す画素ＴＦＴ３０３、保持容量３０４と同様な構成
である。

【００４５】画素部４２２の画素電極４１３の下側に
は、その表面を凹凸化させる島状領域４１７〜４１９が
形成されている。図では便宜上３つの島状領域を示す
が、大きさを５〜１０μm、ピッチを１０〜２０μmとし
て形成する。それぞれの島状領域は、ゲート電極４０２
と同じ膜を用いて形成される第１の層４１７a〜４１９
a、半導体膜４０６と同じ層から形成される第２の層４
１７ｂ〜４１９ｂ、第３の絶縁層４０８と同じ層から形
成される第３の層４１７ｃ〜４１９ｃから成っている。
これらの層はそれそれ別の工程でエッチング形成される
ため、端部は一致せず、上層に行くに従って小さくなる
ように形成する。

【００４６】その上に第２の絶縁膜４０９、４１０を形
成するが、有機樹脂材料で形成する第２の絶縁膜４１０
は下地の凹凸を反映したものとするため、粘度が１０〜
１０００cp（好ましくは、４０〜２００cp）のものを塗
布して焼成し、表面に凹凸形状が形成されるものを用い
る。有機樹脂材料から成る層を形成することにより、表
面は曲率をもったなだらかな凹凸形状が形成され、その
曲率半径を０．１〜４μmとなるようにする。図８では
島状領域を円形で示したが、形状はこれに限定される必
要はなく、任意の多角形とすることができる。このよう
な画素の構成とすることにより、反射型の液晶表示装置
において鏡面反射が防止され、特に白表示のときの表示
品位を向上させることができる。

【００４７】[実施例３]実施例１では反射型のアクティ
ブマトリクス型液晶表示装置の例を示したが、画素電極
を透明導電膜で形成することにより透過型の表示装置を
形成することができる。図９に示す画素部３８６の画素
ＴＦＴ３８３は、実施例１で説明する画素ＴＦＴ３０３
と同様にして作製されるものであり、本実施例ではその
相違点について述べる。

【００４８】有機樹脂材料から成る第２の絶縁膜の第２
層目２２９を形成した後、ゲート配線及び接続電極と同
時に第１の画素電極２５０、２５１を形成する。第１の
画素電極２５０は画素ＴＦＴ３８３の半導体膜と接続
し、２５１は保持容量３８４を形成する半導体膜と接続
している。その後、透明導電膜２５２を形成し画素電極
とする。

【００４９】透明導電膜の材料は、酸化インジウム（Ｉ
ｎ₂Ｏ₃）や酸化インジウム酸化スズ合金（Ｉｎ₂Ｏ₃―Ｓ
ｎＯ₂；ＩＴＯ）などをスパッタ法や真空蒸着法などを
用いて形成する。このような材料のエッチング処理は塩
酸系の溶液により行う。また、ＩＴＯのエッチングは残
渣が発生しやすいので、エッチング加工性を改善するた
めに酸化インジウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）
を用いても良い。酸化インジウム酸化亜鉛合金は表面平
滑性に優れ、ＩＴＯに対して熱安定性にも優れている。
同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さら
に可視光の透過率や導電率を高めるためにガリウム（Ｇ
ａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いる
ことができる。

【００５０】以上のように、実施例１では反射型の液晶
表示装置を作製できるアクティブマトリクス基板を５枚
のフォトマスクにより作製したが、さらに１枚のフォト
マスクの追加（合計６枚）で、透過型の液晶表示装置に
対応したアクティブマトリクス基板を完成させることが
できる。

【００５１】[実施例４]本実施例では実施例１で作製し
たアクティブマトリクス基板から、アクティブマトリク
ス型液晶表示装置を作製する工程を説明する。図１０は
アクティブマトリクス基板と対向基板４５４とをシール
材４５８で貼り合わせた状態を示している。最初に、図
６（Ａ）の状態のアクティブマトリクス基板上に柱状の
スペーサ４５１、４５２を形成する。画素部に設けるス
ペーサ４５１は画素電極上のコンタクト部に重ねて設け
る。スペーサは用いる液晶材料にも依存するが、３〜１
０μmの高さとする。コンタクト部では、コンタクトホ
ールに対応した凹部が形成されるので、この部分に合わ
せてスペーサを形成することにより液晶の配向の乱れを
防ぐことができる。その後、配向膜４５３を形成しラビ
ング処理を行う。対向基板４５４には透明導電膜４５
５、配向膜４５６を形成する。その後、アクティブマト
リクス基板と対向基板とを貼り合わせ液晶を注入する。

【００５２】図１１はアクティブマトリクス基板と対向
基板とを貼り合わせて組み立てる様子を模式的に示す。
アクティブマトリクス基板６５０は、画素部６５３、走
査線側駆動回路６５２、信号線側駆動回路６５１、外部
入力端子６５４、外部入力端子から各回路の入力部まで
を接続する配線６５９などが形成されている。対向基板
６５５にはアクティブマトリクス基板６５０の画素部及
び駆動回路が形成されている領域に対応して対向電極６
５６が形成されている。このようなアクティブマトリク
ス基板６５０と対向基板６５５とはシール材６５７を介
して貼り合わせ、液晶を注入してシール材６５７の内側
に液晶層６５８を設ける。さらに、アクティブマトリク
ス基板６５０の外部入力端子６５４にはＦＰＣ（フレキ
シブルプリント配線板：Flexible Printed Circuit）６
６０を貼り付ける。ＦＰＣ６６０の接着強度を高めるた
めに補強板６５９を設けても良い。

【００５３】以上のようにして作製されるアクティブマ
トリクス型の液晶表示装置は各種電子装置の表示装置と
して用いることができる。また、本実施例で示すアクテ
ィブマトリクス型液晶表示装置の作製方法は、実施例２
又は実施例３のアクティブマトリクス基板を用いる場合
においても同様に適用することができる。

【００５４】[実施例５]図１２は本発明の画素構造を用
いて作製される反射型液晶表示装置のアクティブマトリ
クス型液晶表示装置を直視型の表示装置として用いる例
を示す。アクティブマトリクス基板１２０３には画素部
１２０１及び駆動回路部１２０２が形成され、シール材
１２０６により対向基板１２０４が接着され、その間に
液晶層１２０５が形成されている。

【００５５】図１２の構成は、フロントライトを用いた
反射型液晶表示装置の例であり、偏光板１２０７上にフ
ロントライトシステム１２０８を設ける。反射型液晶表
示装置は、昼間明るい場所では外光を利用して画像の表
示を行うが、夜間など十分な外光を導入できない場合に
は、フロントライトを用いて表示を行う方式を採用する
ことができる。いずれにしても、本発明の画素構造とす
ることにより、画素部における画素電極の占める割合が
大きくなり、明るい画像表示を実現することができる。
また、フロントライトを用いる場合には、照射する光の
強度を小さくすることができ、このような液晶表示装置
を組み込んだ電子装置の消費電力を少なくすることがで
きる。このような本実施例に構成は、実施例４で作製さ
れるアクティブマトリクス型液晶表示装置に適用するこ
とができる。

【００５６】[実施例６]本実施例では、実施例１で示し
たアクティブマトリクス基板を、エレクトロルミネッセ
ンス（ＥＬ：Electro Luminescence）材料を用いた自発
光型の表示装置（以下、ＥＬ表示装置と記す）に適用す
る場合について説明する。尚、エレクトロルミネッセン
ス材料における発光には、蛍光と燐光とによる発光の両
方があり、本実施例でいう発光にはそのいずれか一方、
またはその両方による発光を含んでいる。

【００５７】図１３は画素部の断面図を示し、スイッチ
ング用ＴＦＴ７０１、電流制御用ＴＦＴ７０２、保持容
量７０３が形成されている様子を示す。これらのＴＦＴ
は実施例１と同様の工程で作製される。スイッチング用
ＴＦＴ７０１はｎチャネル型ＴＦＴであり、ゲート電極
７５１上の半導体膜７５５にチャネル形成領域７０４、
ＬＤＤ領域７０５、ソースまたはドレイン領域７０６を
有している。そして、半導体膜７５５はソース配線７５
３と接続電極７６１により接続されている。

【００５８】電流制御用ＴＦＴ２０２はｐチャネル型Ｔ
ＦＴであり、ゲート電極７５２上の半導体膜７５６にチ
ャネル形成領域７０７、ソースまたはドレイン領域７０
８を有している。そして、電流制御用ＴＦＴ２０２のソ
ース側は電源線７６４と接続し、ドレイン側はドレイン
電極７６５と接続している。さらに、ドレイン電極７６
５には透明導電膜で形成される画素電極７６６が接続し
ている。また、容量配線７５２と半導体膜７５６とが重
なる領域において保持容量７０３が形成される。

【００５９】第１の絶縁膜７５４（７５４ａ、７５４
ｂ）、第２の絶縁膜７５９、７６０は実施例１と同様の
ものとする。

【００６０】図１３（Ａ）の断面図は、図１４で示すＥ
−Ｅ'線に対応したものである。また、図１４において
示すＦ−Ｆ'線及びＧ−Ｇ'線に沿った断面図は、それぞ
れ図１３（Ｂ）と（Ｃ）に示されている。図１３（Ｂ）
はスイッチング用ＴＦＴ７０１のゲート電極７５１とゲ
ート配線７７２のコンタクト部を説明する図である。ま
た、図１３（Ｃ）はソース配線７５３と画素電極７６７
及び隣接する画素電極７７１との配置関係を示し、画素
電極の端部をソース配線７５３上に設け、重なり部を形
成することにより遮光性を高めている。

【００６１】画素部には、陽極として用いる画素電極の
端部を覆う絶縁膜でなるバンク７６７が形成され、その
上にエレクトロルミネッセンスを発現させる有機化合物
層が形成される。溶液塗布によりポリビニルカルバゾー
ルなどの材料でなる発光層、カリウムアセチルアセトネ
ート（ａｃａｃＫと表記される）でなる電子注入層を含
む有機化合物層７６８、７６９が形成される。その上に
はアルミニウム合金でなる陰極７７０が形成される。こ
の場合、陰極７７０がパッシベーション膜としても機能
する。こうして陽極、有機化合物層、陰極から成る自発
光型のＥＬ素子が形成される。本実施例の場合、発光層
７６８で発生した光はアクティブマトリクス基板の方に
向かって放射される。

【００６２】このように、本発明の画素構造とすること
により、アクティブマトリクス型の自発光型の表示装置
においても開口率を向上させることができる。その結
果、明るく鮮明な画像表示を可能とする。

【００６３】[実施例７]本実施例では、本発明の表示装
置を組み込んだ半導体装置について示す。このような半
導体装置には、携帯情報端末（電子手帳、モバイルコン
ピュータ、携帯電話等）、ビデオカメラ、スチルカメ
ラ、パーソナルコンピュータ、テレビ等が挙げられる。
それらの一例を図１５と図１６に示す。

【００６４】図１５（Ａ）は携帯電話であり、本体２９
０１、音声出力部９００２、音声入力部２９０３、表示
装置２９０４、操作スイッチ２９０５、アンテナ２９０
６から構成されている。本発明は表示装置２９０４に適
用することができ、特に、実施例５で示す反射型の液晶
表示装置は低消費電力化の観点から適している。

【００６５】図１５（Ｂ）はビデオカメラであり、本体
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本発明は表示装置９１０２に適用
することができる。特に、実施例５で示す反射型の液晶
表示装置は低消費電力化の観点から適している。

【００６６】図１５（Ｃ）はモバイルコンピュータ或い
は携帯型情報端末であり、本体９２０１、カメラ部９２
０２、受像部９２０３、操作スイッチ９２０４、表示装
置９２０５で構成されている。本発明は表示装置９２０
５に適用することができる。特に、実施例５で示す反射
型の液晶表示装置は低消費電力化の観点から適してい
る。

【００６７】図１５（Ｄ）はテレビ受像器であり、本体
９４０１、スピーカー９４０２、表示装置９４０３、受
信装置９４０４、増幅装置９４０５等で構成される。本
発明は表示装置９４０３に適用することができる。特
に、実施例５で示す反射型の液晶表示装置は低消費電力
化の観点から適している。

【００６８】図１５（Ｅ）は携帯書籍であり、本体９５
０１、表示装置９５０２、９５０３、記憶媒体９５０
４、操作スイッチ９５０５、アンテナ９５０６から構成
されており、ミニディスク（ＭＤ）やＤＶＤに記憶され
たデータや、アンテナで受信したデータを表示するもの
である。直視型の表示装置９５０２、９５０３は特に、
実施例５で示す反射型の液晶表示装置は低消費電力化の
観点から適している。

【００６９】図１６（Ａ）はパーソナルコンピュータで
あり、本体９６０１、画像入力部９６０２、表示装置９
６０３、キーボード９６０４で構成される。本発明は表
示装置９６０３に適用することができる。特に、実施例
５で示す反射型の液晶表示装置は低消費電力化の観点か
ら適している。

【００７０】図１６（Ｂ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体９７０１、表示装置９７０２、スピーカ部９７
０３、記録媒体９７０４、操作スイッチ９７０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を
用い、音楽鑑賞や映画鑑賞やゲームやインターネットを
行うことができる。本発明は表示装置９７０２に適用す
ることができる。特に、実施例５で示す反射型の液晶表
示装置は低消費電力化の観点から適している。

【００７１】図１６（Ｃ）はデジタルカメラであり、本
体９８０１、表示装置９８０２、接眼部９８０３、操作
スイッチ９８０４、受像部（図示しない）で構成され
る。本発明は表示装置９８０２に適用することができ
る。特に、実施例５で示す反射型の液晶表示装置は低消
費電力化の観点から適している。

【００７２】

【発明の効果】本発明の画素構造とすることにより、画
素部に占める画素電極の割合を大きくすることが可能と
なり、反射型のアクティブマトリクス型液晶表示装置に
おいて開口率を向上させることができる。その結果、反
射型の液晶表示装置のいずれにおいても明るく鮮明な画
像表示を可能とする。

【図面の簡単な説明】

【図１】本発明の液晶表示装置における画素の構成を
説明する上面図。

【図２】駆動回路のＴＦＴ、画素ＴＦＴの作製工程を
説明する上面図。

【図３】液晶表示装置における画素の構成を説明する
回路図。

【図４】駆動回路のＴＦＴ、画素ＴＦＴの作製工程を
説明する断面図。

【図５】駆動回路のＴＦＴ、画素ＴＦＴの作製工程を
説明する断面図。

【図６】駆動回路のＴＦＴ、画素ＴＦＴの作製工程を
説明する断面図。

【図７】反射型の液晶表示装置における画素の構成を
説明する断面図。

【図８】反射型の液晶表示装置における画素の構成を
説明する上面図。

【図９】透過型液晶表示装置の画素部の構造を説明す
る断面図。

【図１０】液晶表示装置の構成を説明する断面図。

【図１１】液晶表示装置の主要構成要素の組み立て
図。

【図１２】フロントライトを用いた反射型液晶表示装
置の構成を説明する図。

【図１３】ＥＬ表示装置の画素部の構成を説明する断
面図。

【図１４】ＥＬ表示装置の画素部の構成を説明する上
面図。

【図１５】半導体装置の一例を説明する図。

【図１６】半導体装置の一例を説明する図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６１７Ｕ６１９ＡＦターム(参考） 2H092 GA59 JA26 JA28 JA34 JA37 JA46 JB22 JB31 JB69 KA11 KA18 NA07 NA27 3K007 AB02 EB00 FA01 5C094 AA10 BA03 BA29 BA43 CA19 DA14 DA15 DB04 EA04 EA07 EB02 EB05 HA02 HA03 HA06 HA07 HA08 5F110 AA16 AA21 AA30 BB02 BB04 CC08 DD02 EE03 EE04 EE06 EE23 EE28 EE33 EE37 FF02 FF03 FF04 FF09 FF28 FF30 GG01 GG02 GG13 GG23 GG25 GG32 GG34 GG43 GG45 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL07 HL11 HL22 HL23 HM15 NN03 NN04 NN12 NN14 NN22 NN23 NN24 NN27 NN35 NN44 NN73 PP01 PP03 PP05 PP06 QQ01 QQ09 QQ12 QQ19 QQ23 QQ25

Claims

【特許請求の範囲】

【請求項１】絶縁表面上のゲート電極及びソース配線
と、前記ゲート電極及びソース配線上の第１の絶縁膜
と、前記第１の絶縁膜上の半導体膜と、前記半導体膜上
の第２の絶縁膜と、前記第２の絶縁膜上の前記ゲート電
極と接続するゲート配線と、前記ソース配線と前記半導
体膜とを接続する接続電極とを有することを特徴とする
半導体装置。
【請求項２】絶縁表面上のゲート電極及びソース配線
と、前記ゲート電極及びソース配線上の第１の絶縁膜
と、前記第１の絶縁膜上の半導体膜と、前記半導体膜上
の第２の絶縁膜と、前記第２の絶縁膜上の前記ゲート電
極と接続するゲート配線と、前記ソース配線と前記半導
体膜とを接続する接続電極と、前記半導体膜と接続する
画素電極とを有することを特徴とする半導体装置。
【請求項３】絶縁表面上のゲート電極及びソース配線
と、前記ゲート電極及びソース配線上の第１の絶縁膜
と、前記第１の絶縁膜上に前記ゲート電極と一部が重な
るように設けられた半導体膜と、前記半導体膜上の第２
の絶縁膜と、前記第２の絶縁膜上の前記ゲート電極と接
続するゲート配線と、前記ソース配線と前記半導体膜と
を接続する接続電極と、前記半導体膜と接続する画素電
極とを有することを特徴とする半導体装置。
【請求項４】絶縁表面上のゲート電極及びソース配線
と、前記ゲート電極及びソース配線上の第１の絶縁膜
と、前記第１の絶縁膜上にソース領域及びドレイン領域
とチャネル形成領域とを有する半導体膜と、前記半導体
膜上の第２の絶縁膜と、前記第２の絶縁膜上に前記ゲー
ト電極と接続するゲート配線と、前記ソース配線と前記
ソース領域と接続する接続電極と、前記ドレイン領域と
接続する画素電極とを有することを特徴とする半導体装
置。
【請求項５】絶縁表面上の第１のゲート電極と第２のゲ
ート電極とソース配線と、前記第１及び第２のゲート電
極とソース配線上の第１の絶縁膜と、前記第１の絶縁膜
上にソース領域及びドレイン領域とチャネル形成領域と
を有する第１の半導体膜と、前記第２のゲート電極と重
なる第２の半導体膜と、前記第１及び第２の半導体膜上
の第２の絶縁膜と、前記第２の絶縁膜上に前記ゲート電
極と接続するゲート配線と、前記ソース配線と前記ソー
ス領域と接続する接続電極と、前記ドレイン領域と前記
第２の半導体膜とに接続する画素電極とを有することを
特徴とする半導体装置。
【請求項６】請求項２乃至請求項５のいずれか一項にお
いて、前記画素電極の一方の端部は、前記ソース配線上
にあることを特徴とする半導体装置。
【請求項７】請求項３において、前記ゲート電極と重な
る領域の前記半導体膜上に第３の絶縁層が形成されてい
ることを特徴とする半導体装置。
【請求項８】請求項１乃至請求項５のいずれか一項にお
いて、前記ゲート電極は、モリブデン、タングステン、
タンタルから選ばれた一種、または複数種を含むことを
特徴とする半導体装置。
【請求項９】請求項１乃至請求項５のいずれか一項にお
いて、前記第１の絶縁膜は、窒化シリコンから成る第１
層目と、酸化シリコンから成る第２層目とを少なくとも
有することを特徴とする半導体装置。
【請求項１０】請求項１乃至請求項５のいずれか一項に
おいて、前記第２の絶縁膜は、無機絶縁物から成る第１
層目と、有機絶縁物から成る第２層目とを少なくとも有
することを特徴とする半導体装置。
【請求項１１】請求項１乃至請求項５のいずれか一項に
おいて、前記第２の絶縁膜は、無機絶縁物から成る第１
層目と、有機絶縁物から成る第２層目とを少なくとも有
し、前記接続配線及び前記ゲート配線及び前記画素電極
は、前記有機絶縁物から成る第２層目上に形成されてい
ることを特徴とする半導体装置。
【請求項１２】請求項１乃至請求項５のいずれか一項に
おいて、前記画素電極は、アルミニウムまたは銀を主成
分とする導電層が最表面に形成されていることを特徴と
する半導体装置。
【請求項１３】請求項１乃至請求項５のいずれか一項に
おいて、前記ゲート電極と前記半導体膜と前記ゲート配
線とが重なる領域を有することを特徴とする半導体装
置。
【請求項１４】請求項１乃至請求項５のいずれか一項に
おいて、前記画素電極上に液晶層を有することを特徴と
する半導体装置。
【請求項１５】請求項１乃至請求項５のいずれか一項に
おいて、前記画素電極上に有機化合物層を有することを
特徴とする半導体装置。
【請求項１６】絶縁表面上にゲート電極とソース配線を
形成する第１の工程と、前記ゲート電極上に第１の絶縁
膜を形成する第２の工程と、前記第１の絶縁膜上に半導
体膜を形成する第３の工程と、前記半導体膜上に第２の
絶縁膜を形成する第４の工程と、前記第２の絶縁膜上
に、前記ゲート電極と接続するゲート配線と、前記ソー
ス配線と前記半導体膜とを接続する接続電極と、前記半
導体膜と接続する画素電極とを形成する第５の工程とを
有することを特徴とする半導体装置の作製方法。
【請求項１７】絶縁表面上にゲート電極とソース配線を
形成する第１の工程と、前記ゲート電極上に第１の絶縁
膜を形成する第２の工程と、前記第１の絶縁膜上に前記
ゲート電極と一部が重なる半導体膜を形成する第３の工
程と、前記半導体膜上に第２の絶縁膜を形成する第４の
工程と、前記第２の絶縁膜上に、前記ゲート電極と接続
するゲート配線と、前記ソース配線と前記半導体膜とを
接続する接続電極と、前記半導体膜と接続する画素電極
とを形成する第５の工程とを有することを特徴とする半
導体装置の作製方法。
【請求項１８】絶縁表面上にゲート電極とソース配線を
形成する第１の工程と、前記ゲート電極上に第１の絶縁
膜を形成する第２の工程と、前記第１の絶縁膜上に半導
体膜を形成する第３の工程と、前記半導体膜にソース領
域及びドレイン領域を形成する第４の工程と、前記半導
体膜上に第２の絶縁膜を形成する第５の工程と、前記第
２の絶縁膜上に、前記ゲート電極と接続するゲート配線
と、前記ソース配線と前記ソース領域とを接続する接続
電極と、前記ドレイン領域と接続する画素電極とを形成
する第６の工程とを有することを特徴とする半導体装置
の作製方法。
【請求項１９】絶縁表面上に第１のゲート電極と第２の
ゲート電極とソース配線を形成する第１の工程と、前記
第１及び第２のゲート電極上に第１の絶縁膜を形成する
第２の工程と、前記第１の絶縁膜上に、前記第１のゲー
ト電極と重なる第１の半導体膜と、前記第２のゲート電
極と重なる第２の半導体膜とを形成する第３の工程と、
前記第１の半導体膜にソース領域及びドレイン領域を形
成する第４の工程と、前記半導体膜上に第２の絶縁膜を
形成する第５の工程と、前記第２の絶縁膜上に、前記ゲ
ート電極と接続するゲート配線と、前記ソース配線と前
記ソース領域とを接続する接続電極と、前記ドレイン領
域と前記第２の半導体膜と接続する画素電極とを形成す
る第６の工程とを有することを特徴とする半導体装置の
作製方法。
【請求項２０】請求項１７において、前記第３の工程の
後に、前記ゲート電極と重なる領域の前記半導体膜上に
第３の絶縁層を形成さすることを特徴とする半導体装置
の作製方法。
【請求項２１】請求項１６乃至請求項１９のいずれか一
項において、前記ゲート電極は、モリブデン、タングス
テン、タンタルから選ばれた一種、または複数種を含む
導電膜から形成することを特徴とする半導体装置の作製
方法。
【請求項２２】請求項１６乃至請求項１９のいずれか一
項において、前記第２の工程は、窒化シリコンから成る
第１層目と、酸化シリコンから成る第２層目とを形成す
る工程を含むことを特徴とする半導体装置の作製方法。
【請求項２３】請求項１６乃至請求項１９のいずれか一
項において、前記第２の絶縁膜は、無機絶縁物から成る
第１層目を形成する工程と、有機絶縁物から成る第２層
目を形成する工程とを有することを特徴とする半導体装
置の作製方法。
【請求項２４】請求項１６乃至請求項１９のいずれか一
項において、前記画素電極上に液晶層を形成することを
特徴とする半導体装置の作製方法。
【請求項２５】請求項１６乃至請求項１９のいずれか一
項において、前記画素電極上に有機化合物層を形成する
ことを特徴とする半導体装置の作製方法。