JP2006099134A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006099134A JP2006099134A JP2005340575A JP2005340575A JP2006099134A JP 2006099134 A JP2006099134 A JP 2006099134A JP 2005340575 A JP2005340575 A JP 2005340575A JP 2005340575 A JP2005340575 A JP 2005340575A JP 2006099134 A JP2006099134 A JP 2006099134A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- insulating film
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【解決手段】絶縁表面を有する基板上に形成された薄膜トランジスタと、基板上に形成された第1の配線と、薄膜トランジスタの多結晶珪素膜からなる活性層と、ゲイト絶縁膜と、ゲイト電極、及び第1の配線上に形成された第1の絶縁膜と、第1の絶縁膜上に形成され、第1の絶縁膜に設けられた複数のコンタクトホールを介して第1の配線と電気的に接続している第2の配線と、薄膜トランジスタ及び第2の配線上に形成された第2の絶縁膜と、第2の絶縁膜上に形成され、第2の絶縁膜に設けられたコンタクトホールを介して薄膜トランジスタに電気的に接続された画素電極と、基板と対向して配置された対向基板とを有する。
【選択図】図4
Description
形成された集積回路の配線構造に関する。
本発明は、絶縁基板を有する基板上にTFTを用いて形成された、周辺回路一体型の液
晶表示装置の配線構造に関する。
ランジスタ(以下TFTと称する)を作製する技術が知られている。
ている。
熱によって得るため、耐熱性の高い基板、例えば石英基板の上に形成される。
熱性の低い基板上に形成される。
また従来のICプロセスにおける各種プロセス条件や作製装置を流用できる。他方低温ポ
リシコンTFTは、基板として安価で大面積化が容易なガラス基板を利用できるという特
徴がある。
その特性に大きな違いはない。
/dec)(VD =1V)程度のものが、両者において得られている。
路を駆動する周辺回路とを同一基板上に形成する、いわゆる周辺回路一体型の液晶表示装
置を構成する技術が研究されている。
ウェハーを利用したMOS型トランジスタの特性に比較して大きく見劣りするものである
。一般的に、単結晶シリコンウエハーを利用したMOS型トランジスタのS値は60〜7
0(mV/dec) である。
が低いため、TFT単体の駆動周波数は数MHz程度以下となってしまうのが現状である
。
z以上のクロック信号やビデオ信号を直接入力し、駆動することができない。
周波数を落としてTFTに供給している(分割駆動という)。例えば10MHzのクロッ
ク信号を4本の配線に分割し、各配線においては2.5MHzとし、この低い周波数で各
TFTを駆動している。したがって、配線数やTFTの数が増えて設置面積が増加する等
の問題が発生している。
結晶シリコンウエハーを用いたMOS型トランジスタに匹敵する性能を有するTFTが開
発されている。
る結晶構造を有し、かつ前記所定の方向に延在した結晶粒界を有した結晶性珪素膜を用い
ている。
量導入し、500℃〜630℃、例えば600℃の温度で加熱して横成長させ、その後熱
酸化膜を形成することによって得られる。
ような極めて優れた特性を有する。そして単体で数十MHz〜数100MHz以上の周波
数で駆動することができる。このようなTFTを利用することで、大面積の基板上に、高
速駆動が可能なTFTを集積化して形成することがでる。
スタや配線の数を、従来に比して大幅に低減でき、装置の小型化、高集積化に大きく寄与
することができる。
数10cm□といった大面積にわたって、TFTで集積回路を構成すると、当該集積回路
を数10MHz〜数100MHz以上といった高い周波数にて駆動した場合、配線によっ
て伝送される高周波信号の波形の「なまり」が極めて大きな問題となってくる。
クティブマトリクス型液晶表示装置の上面図を示す。
せず)を有する対向基板902が設けられている。
用周辺回路904、各画素に画素電極と該電極に接続されたスイッチング用の薄膜トラン
ジスタを有して設けられたアクティブマトリクス表示部905が設けられている。
06が、基板901の端部にて周辺配線907に電気的に接続されている。そして周辺配
線907は、周辺回路903、904内の配線908、909に接続されている。
度の線幅及び間隔で、平行または概略平行に配置された複数の配線である。
の薄膜トランジスタを形成する工程において同時に形成され、導電性材料、例えばアルミ
ニウムの薄膜で構成されている。
するものが存在する。映像信号を伝達するビデオ信号線や、クロック信号を供給するクロ
ック信号線はその代表的なものである。
MHz程度となり、またビデオ信号もクロック信号に準じて画像の解像度が高くなるほど
高い周波数となる。
表示部905を駆動する周辺回路903、904は、通常、表示部の各辺に沿って設けら
れるため、辺に沿って数cm〜数10cmの長さを有する。
て設けられる配線を有する。クロック信号線やビデオ信号線もそのような配線である。し
たがってこれらの配線は、周辺回路の内部において、数cm〜数10cmの長さを有する
。
を構成したとしても、各配線の電気抵抗は非常に大きくなる。
7も、線幅数10μm〜数100μmで長さが数cmから場合によっては数10cm程度
となる。
と、従来のICチップのようなスケールでは考えられないような、極めて長い配線によっ
て信号が伝送されることになる。
ないため、高周波が印加された場合、容量結合が生じやすい。
が存在する。周辺回路903、904の保護や作製工程の簡略化という観点から、表示部
905のみならず周辺回路903、904、周辺配線907をも対向基板と対向する面に
配置することが多い。
存在することになり、これらの配線と対向電極との間で容量結合が生じてしまう。
の電極)との間の容量と、各配線の高い電気抵抗により、伝送信号波形の劣化、いわゆる
「なまり」が発生する。
を有していても、配線の終端に近づくほどなまりが生じて、波形の立ち上がりが遅れたり
、波形が乱れたりしてしまう。
が画素に伝達されてしまい、誤動作や画像乱れを生じてしまう。
像度を高めて駆動周波数が高くなるほど重要な問題となる。
て長い配線に、数10MHz〜数100MHzといった高周波信号が印加されるため、「
なまり」の影響が大きく、深刻な問題であった。
00MHzの駆動周波数で動作するものが一般的になってきているが、これは1〜2cm
□程度のチップ内にすべての集積回路が配置されているため、配線の長さも短く、「なま
り」はこのような大面積の液晶表示装置に比べれば、さほど問題ではない。
を低下させることが必要である。
要な面積が増大してしまい、結果として装置全体の大きさの増大を招く。また、配線の幅
を細くすれば、配線間の距離は拡大しても電気抵抗が増大してしまい好ましくない。
が3〜8μm、合計で10μm程度)が、液晶材料で構成される層の膜厚、いわゆるセル
ギャップは光学的な問題から増加させることはできない。また、層間絶縁膜の厚さによっ
て配線と対向電極との距離を調整することを試みても、容量を十分に低減できるほどの距
離を増大させることは困難である。
で低減できると考えられる。しかし配線の線幅を太くすると、隣接する配線との距離が近
くなり、ショートの可能性が高くなる。また配線同士の容量も大きくなる。さらに対向電
極との容量も増大してしまう。
間絶縁膜を介して交差する配線とのショートが生じやすくなるため、やはり好ましくない
。
基板上に形成された薄膜トランジスタを利用した集積回路、特に周辺回路一体型の液晶表
示装置における、数MHz〜数10MHzまたはそれ以上の高周波数信号が印加される配
線において、容量の増大をさせることなく、配線の電気抵抗を低減することを課題とする
。
絶縁表面を有する基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタのゲイト電極上に形成された窒化珪素膜と、
前記窒化珪素膜上に形成された有機樹脂膜と、
前記有機樹脂膜上に形成された第1の配線とを有し、
前記第1の配線は、前記窒化珪素膜及び前記有機樹脂膜に設けられたコンタクトホール
を介して、前記ゲイト電極と同一材料でなる第2の配線と電気的に接続してなることを特
徴とする。
前記薄膜トランジスタ上に形成された窒化珪素膜と、
前記窒化珪素膜上に形成された有機樹脂膜と、
前記有機樹脂膜上に形成された配線とを有し、
前記配線は、前記窒化珪素膜及び前記有機樹脂膜に設けられたコンタクトホールを介し
て、前記薄膜トランジスタのゲイト電極と電気的に接続してなることを特徴とする。
置において、数10MHz以上の高い周波数の信号が印加される配線において、信号波形
のなまりを著しく低減できた。また、従来の作製工程に比べて工程数を増加させることな
く、本発明の構造を得ることができた。
ンジスタを利用して構成される集積回路における、あらゆる配線に対して適用が可能であ
り、信号波形のなまりや劣化を防止し、動作速度の向上や、画像表示を行う装置において
は画質の向上を図ることができる。
の、アクティブマトリクス回路と同一基板に形成される周辺回路を構成するのみでなく、
他にEL(エレクトロルミネセンス)素子を用いた表示装置、その他薄膜トランジスタを
用いた種々の回路にて利用することが可能である。
(薄膜トランジスタ)の縦断面図を示す。図1(a)において、基板101上に、酸化珪
素膜でなる下地膜102が形成されている。その上にTFTが設けられている。
、ソース電極109、ドレイン電極110で構成される。107、112は、層間絶縁膜
であり、107にはコンタクトホール108が形成されている。
ルにより補助配線106と電気的に並列接続している。絶縁表面を有する基板101上に
第1の配線106が設けられ、第1の配線106上に層間絶縁膜107が設けられ、層間
絶縁膜107上に第2の配線111が設けられ、第1の配線106と第2の配線111は
層間絶縁膜107に形成されたコンタクトホール108を介して電気的に並列接続してい
る、と表現することもできる。
は、ゲイト電極105と同一層に補助電極を設けている。そして、層間絶縁膜107に、
配線111の線方向にそって複数設けられたコンタクトホール108により、配線111
と補助配線106を電気的に並列に接続し、2層構造としている。もちろん、さらに他の
層間絶縁膜、例えば112を介して配線111に電気的に並列に接続される補助配線を設
けてもよい。
すなわち、ゲイト電極105となる導電性材料の薄膜をパターニングする際に、補助配線
も同時にパターニングして得ることがてきる。したがって、図1の構成においては、ゲイ
ト電極105と補助配線106は同一材料で構成される。
配線111と補助配線106は複数箇所において電気的に接触しており、電気的に並列に
接続されている。
ど配線111と補助配線106との電気的接続が良好となり、また接触抵抗が低減し、ひ
いては配線111と補助配線106とでなす電気抵抗を更に低減できる。
より低減できるため好ましい。補助配線106をアルミウニムで構成した場合、良好なコ
ンタクトを得るために配線111をチタン膜とその上にアルミニウム膜を積層する構成に
することは有効である。
る配線である。このような構造は、例えば周辺回路一体型の液晶表示装置の場合、周辺回
路のクロック信号線と、該クロック信号線に接続される、周辺回路を構成する薄膜トラン
ジスタのゲイト配線などにおいて用いられる。
13が配置される場合、図1(c)のように交差する部分及びその近傍の補助配線106
を分断された構造としその間に交差する配線を配置すれば電気抵抗は十分に低減でき、か
つ補助配線を形成しても工程は従来と変わらない。
要する面積、線幅は従来と同じにできるため、隣会う配線間の容量は従来とほとんど変わ
らない。また、周辺回路一体型の液晶表示装置においては、配線と対向電極との容量が増
加することもない。
しくは3cm以上(上限はパネルの大きさに従う)の配線において波形のなまりを効果的に
低減できる。
イミングのマージンの低減、正確な信号の伝送を実現できる。
た工程において、マスクパターンを変更するだけで実現できる。その結果、作製工程は全
く増加させずに、配線の低抵抗化を実現できる。
ボトムゲイト型の何れの構成であっても採用できる。
細かく入り組んでいる箇所などは、かえってショートを誘発してしまうことがある。
っても電気抵抗の低減効果は得られる。したがって、当該配線全部ではなく、必要箇所の
み補助配線を設け、並列接続を実現すればよい。
信号、ビテオ信号等)が印加される複数の配線においては、各配線の抵抗値が概略同一と
なるようにすることは重要である。これにより、信号波形のなまり具合を各配線において
揃えることができる。
たって補助配線を設け、周辺回路の配線908、909は補助配線を設けない構成として
もよい。周辺配線907は、周辺回路に入力されるまで交差する配線がなく、補助配線を
分断することなく構成できるため、他の配線に補助配線を形成する場合に比較して、電気
抵抗を効果的に低減できる。
、工程数は増加するが、必要に応じて補助配線のみを形成するための層を設け、さらなる
電気抵抗の低減を図ってもよいことは言うまでもない。
の層に設けるかということは任意である。
特に液晶表示装置においては補助配線の存在による対向電極との容量の増加を防げるため
、好ましい。
する工程において、電気抵抗を低減した構造の配線を同時に形成する例を示す。ここでは
、アクティブマトリクス型の液晶表示装置の回路側基板を作製する例を示す。
図において、左側が電気抵抗を低減した構造の配線が形成される領域(配線部)、中央が
周辺回路を構成する相補構成の薄膜トランジスタが形成される領域(周辺回路部)、右側
がアクティブマトリクス回路を構成する薄膜トランジスタが形成される領域(画素部)を
示す。
回路でなる画素部が横10cmのVGA(640(×3色)×480画素)構成を有する
。
入力されたクロック信号を周辺回路全体に伝達する線)を構成する(図5の配線908に
相当)。勿論、他の高周波が印加される配線、例えばビデオ信号線等に適用してもよい。
られる層に、補助配線が接続される配線と交差する配線が多く設けられている場合、補助
配線の分断箇所も多くなる。その結果、配線の電気抵抗の低減効果が十分に得られなくな
ったり、配線毎の信号のなまりの程度が揃わなくて不都合が生じる場合があるので注意が
必要である。
る。なお、石英基板の表面の平滑性が良く、また洗浄を十分にするのであれば、この下地
膜202は特に必要ない。
熱処理温度に耐える基板であれば、石英に限定されるものではない。
nmの厚さに成膜する。
により、204で示されるマスクを形成する。このマスクは205で示される領域に開口
が形成されている。この開口205が形成されている領域においては、非晶質珪素膜20
3が露呈する。
。この開口203の幅は20μm以上とするのが適当である。またその長手方向の長さは
必要とする長さでもって形成すればよい。
pmのニッケル元素を含んだ酢酸ニッケル溶液を塗布する。そして図示しないスピナーを
用いてスピンドライを行い余分な溶液を除去する。ニッケル元素の導入量は、上記溶液中
におけるニッケル元素の含有濃度で制御することができる。
r、Pt、Cu、Auから選ばれた一種または複数種類のものを利用できる。
態が得られる。この状態では、ニッケル元素が開口205の底部において、非晶質珪素膜
の一部に選択的に接して保持された状態が得られる。
元素の溶液を塗布する場合に比較して、ニッケル元素の導入位置をより精度よく制御する
ことができる。したがって、ニッケル元素の導入領域の幅が数μmあるいはそれ以下の極
めて狭い場合や、導入領域の形状が複雑な場合に特に有効である。
て、600℃、8時間の加熱処理を行う。すると、図2(B)の207で示されるような
基板201に平行な方向への結晶成長が進行する。
する。この基板に平行な方向への結晶成長を横成長またはラテラル成長と称する。
ンや高温ポリシリコンに比較して非常に平滑性の良いものが得られる。これは、結晶粒界
の延在する方向が概略そろっていることに起因すると考えられる。
上ある。しかし、本実施例で示すような横成長をさせた場合は、その表面の凹凸は±3n
m以下であることが観察されている。この凹凸は、ゲイト絶縁膜との間の界面特性を悪化
させるものであり、極力小さいものであることが好ましい。
て行わすことができる。こうして横成長した領域を有する珪素膜208を得る。
される)で行うことができる。ある程度の横成長距離を確保するのであれば、加熱処理の
温度を500℃以上とすることが好ましい。しかし、それ以上に温度を上げることによる
結晶成長距離や結晶性の向上はそれ程大きくない。(従って、経済性や工程の簡略化を考
慮した場合、590℃〜630℃、例えば600℃程度の加熱処理で十分である)
る。
れていた領域と、207で示される結晶成長の先端部分においては、ニッケル元素が比較
的高濃度に存在している。
性層中に上記ニッケル元素が偏在した領域が存在しないようにすることが重要である。
より、さらに結晶化を助長させてもよい。このレーザー光の照射は、膜中に存在するニッ
ケル元素の固まりを分散させ、後にニッケル元素を除去し易くする効果を有している。な
お、この段階でレーザー光の照射を行っても、さらに横成長が進行することはない。
る。例えば、KrFエキシマレーザー(波長248nm)やXeClエキシマレーザー(
波長308nm)を利用することができる。
おいて、950℃の加熱処理を行い、熱酸化膜209を20nmの厚さに成膜する。この
熱酸化膜の形成に従い、珪素膜208の膜厚は10nm程度その膜厚が減少する。即ち、
珪素膜の膜厚は、40nm程度となる。(図2(C))
する酸化の距離とがほぼ同じものとなる。従って、例えば10nmの珪素膜の表面に10
nmの熱酸化膜を形成すると、珪素膜の厚さは5nm目減りし、5nm厚の珪素膜とその
表面に形成された10nm厚の熱酸化膜という構成となる。
元素が熱酸化膜の形成に利用される。そして、膜中の欠陥が減少し、より高い結晶性を得
ることができる。
ッケル元素のゲッタリングが行われる。
て相対的に珪素膜208中のニッケル元素は減少する。こうして図2(C)に示す状態を
得る。
素の含有濃度を減少させた結晶性珪素膜208を得る。
方向に一致する)構造を有している。即ち、細長い円柱状の結晶体が複数の一方向に延在
した結晶粒界を介して、複数平行に並んでいるような構造を有している。
12を形成する。この島状の領域210、211、212が後にTFTの活性層となる。
一致するようにパターンの位置取りを行う。こうすることで、キャリアの移動する方向と
結晶格子が連続して延在する方向とを合わせることができ、結果として高い特性のTFT
を得ることができる。
2(D))
は、HClを0.1〜10体積%、例えば3体積%含有した酸素雰囲気中において、95
0℃の加熱処理を行うことによって得る。
ーン)210、211、212の膜厚は、25nmとなる。
なお、この熱酸化膜209は、TFTのゲイト絶縁膜の一部となる。
12の膜厚(25nm)は、第2の熱酸化膜301、302、303の膜厚(30nm)
よりも薄くなる。こうすることで、熱酸化膜の形成に従う特異な結晶構造を得るための効
果を得ることができる。(図3(A))
を好ましくは10nm〜75nm、より好ましくは15nm〜45nmとする。このよう
な膜厚とすることにより、一方向に結晶性が連続した特定な結晶構造をより顕著な形で再
現性良く得ることができる。
に残留するニッケル元素の濃度は、SIMS(2次イオン分析方法)を利用した計測で現
状では、1×1014原子個/cm3 〜5×1017原子個/cm3 となるが、低いほど好ましい
。
たことを行うことにより、結晶性珪素膜中に残留するニッケル元素濃度をさらに低減する
ことは可能である。
得られた結晶性珪素膜の厚さ方向におけるニッケル元素の濃度分布に勾配または分布が発
生する。
察される。また、条件によっては、基板または下地膜に向かって、すなわち裏面側の界面
に向かって当該金属元素の濃度が高くなる傾向も観察される(この違いは、出発膜となる
非晶質珪素膜の膜質に大きく左右される)。
素も上記金属元素と同様な濃度分布を示すものとなる。すなわち、結晶性珪素膜の表面お
よび/または裏面に向かって含有濃度が高くなる濃度分布を示す(濃度分布の違いは、や
はり出発膜の膜質によって左右される)。
nmの厚さに成膜する。このアルミニウム膜中には、スカンジウムを0.2 重量%含有させ
る。
ィスカーが発生することを抑制するためである。ヒロックやウィスカーというのは、加熱
の際のアルミニウムの異常成長に起因する針状あるいは刺状の突起部のことである。
にリン(P)がドープされた多結晶シリコン、タングステンのシリサイド(WSi)、ま
たはリンドープされた多結晶シリコンとタングステンのシリサイドの積層また混成した構
造としてもよい。
、310、311を利用してパターニングを施し、304、305、306、307で示
されるアルミニウムパターンと、351、352、353、354で示される窒化珪素膜
が形成された状態を得る。(図3(B))
行う。ここでは、3%のシュウ酸水溶液を電解溶液として用いる。この電解溶液中におい
て、アルミニウムのパターン304、305、306、307を陽極とした陽極酸化を行
うことにより、316、317、318、319で示される多孔質状の陽極酸化膜が形成
される。
珪素膜351、352、353、354が存在する関係で、アルミニウムパターンの側面
に選択的に陽極酸化膜316、317、318、319が形成される。
厚を600nmとする。なお、その成長距離は、陽極酸化時間によって制御することがで
きる。
溶液を電解溶液とした陽極酸化を行う。
溶液が進入することと、各アルミニウムパターンの上面に窒化珪素膜351、352、3
53、354が存在している関係から、320、321、322、323で示されるよう
に緻密な膜質を有する陽極酸化膜が、アルミニウムパターンの側面のみに選択的に形成さ
れる。
の膜厚の制御は印加電圧によって行う。
去する。
02、303の一部をエッチングする。このエッチングはドライエッチングを利用する。
こうして図3(C)に示す状態を得る。
17、318、319を除去する。さらに窒化珪素膜351、352、353、354を
除去する。こうして図3(D)に示す状態を得る。
314、315と同一工程により同時に形成される。したがって、補助電極312の作製
は、従来の工程においてマスクパターンの変更のみによって得られる。
る。またその下面には、酸化珪素膜213が残存している。
トマスクを配置して、周辺回路部の左側、及び画素部の薄膜トランジスタにP(リン)イ
オンを、周辺回路部の右側の薄膜トランジスタにB(ホウ素)イオンを、プラズマドーピ
ング法でもって行う。
、341の領域と、ライトドープがされる334、338、342の領域が形成される。
これは、残存した酸化珪素膜325、326、327が半透過なマスクとして機能し、注
入されたイオンの一部がそこで遮蔽されるからである。
ンが注入された領域の活性化を行う。こうして、ソース領域331、335、339、チ
ャネル形成領域332、336、340、ドレイン領域333、337、341、低濃度
不純物領域334、338、342が自己整合的に形成される。
域と称される領域である。(図3(D))
の膜厚でもってチャネル形成領域332、336、340の外側にオフセットゲイト領域
を形成することができる。
その存在による寄与が小さく、また図面が煩雑になるので図中には記載していない。
は、200V以上の印加電圧が必要とされるので、再現性や安全性に関して、注意が必要
である。
で形成する。窒化珪素膜以外に、酸化珪素膜、または窒化珪素膜と酸化珪素膜の積層膜を
用いることもできる。
脂の材料としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリルを利用するこ
とができる。(図3(E))
、チタン/アルミニウム/チタンの積層膜を300nm成膜後、パターニングして、ソー
ス電極402、407、ドレイン電極406、409、ソース・ドレイン電極404、ゲ
イト取り出し配線403、405、配線401を形成する。
補助電極312と電気的に並列に接続される。配線401は、補助電極312と並列接続
されることにより電気抵抗が相当程度低減される。したがって、高周波を印加しても伝送
される信号波形のなまりを大幅に低減できる。
ゲイト電極に延在する)が交差する場合、補助電極312は交差するゲイト線に対し、4
0μm離隔されるように分断されている(図1(b)に示す構成に相当)。
、405とが形成されているように記載されているが、実際には、ゲイト配線はゲイト電
極313、314から延在した部分に形成される。
D法で成膜する。さらに、有機樹脂膜402をスピンコート法で成膜する。なお、有機樹
脂材料としては、ポリイミド以外に、ポリアミド、ポリイミドアミド、アクリルを利用す
ることができる。こうして、図4(B)に示す状態を得る。
もってなるブラックマトリクス(BM)412を形成する。このブラックマトリクス41
2は、本来の遮光膜としての機能以外に、窒化珪素膜410、ドレイン電極409とで補
助容量を形成するための電極として機能する。
を成膜する。そして、ドレイン電極409へのコンタクトホールを形成し、ITO(酸化
インジウム・スズ)でなる画素電極415を形成する。
この後、当該基板の上面に配向処理がなされ、同じく配向処理がなされさた、ITOを全
面に形成した対向基板と対向配置されてパネルを構成する。パネル内に液晶材料を注入、
封止することで、装置が完成する。
ることができる。
値が75〜90(mV/dec)(VD =1V)という高性能なものが得られる。PTFT(Pチャ
ネル型のTFT)で120〜180(cm2/Vs)、S値が75〜100(mV/dec)(VD =1V)
という高性能なものを得ることができる。
て、1/2以下という驚異的に良い値である。
周波数でも動作させることができる。例えば、駆動信号の電圧が3.3〜5Vにおいて、
リングオシレータレベルで1GHz、シフトレジスタレベルで100MHzの動作を行わ
すことができる。
タは、その結晶構造に起因して短チャネル効果が現れにくいという特徴がある。また基板
として絶縁体を利用するので基板の容量の問題がなく、高速動作に適するという特徴もあ
る。
ング則というものがあった。これは、所定に法則に従ってトランジスタに寸法を小さくす
れば、これまた所定の法則に従ってトランジスタの性能が高くなるというものである。
トランジスタの性能を高めることが困難になってきている。
ルの横に不純物のドーピングをしたりする細かな工夫が必要になり、作製工程上の困難性
が増大するという点を挙げることができる。
特性を上記のスケーリング則に従わない寸法で得ることができる。
(1)チャネルにおいてキャリアの移動する方向に柱状の結晶体の延在方向を合わせるこ
とにより、短チャネル効果が抑制される。
(2)基板に絶縁体を利用することで、容量の問題が大きく抑制される。
(3)ゲイト電極にアルミニウムを利用できるので、高速動作に有利である。
造体は、不活性な結晶粒界により仕切られているが、この結晶粒界部分では、エネルギー
にレベルが高いので、キャリアは結晶体の延在方向にその移動が寄生される。また同様な
考え方により、ソース及びドレイン領域からのチャネル内部への空乏層の広がりも抑制さ
れる。このことが、短チャネル効果の抑制になっていると考えられる。
ができる。
らないところ、本明細書で開示するような結晶性珪素膜を用いた場合、ゲイト絶縁膜の厚
さを30nmとして、同じ特性を得ることができる。その結果、耐静電気特性を高くでき
る。
よりも緩い条件(1ランク下の条件)でもって、所定の特性を得ることができる。
用なことである。
助配線312と電気的に並列に接続して構成したことにより、配線401の電気抵抗が飛
躍的に低減し、伝送される信号波形のなまりを大幅に低減できた。
長いにもかかわらず、クロック周波数を12.5MHzで動作させても、全く誤動作する
ことがなく、良好な表示を行うことができた。
回路に接続される周辺配線(図5の907に相当)において実施した例を示す。
ゲイト電極と同一層にて、周辺配線の下側に周辺配線にそって補助配線を形成する。
、並列接続されている。
配線を分断することなく並列接続できる。そのため、電気抵抗を低減する効果は極めて大
きい。周辺配線のみに補助配線を設け、周辺回路は従来のままの1層構造のみ(すなわち
補助配線を設けない)としても、高周波が印加される配線における信号波形のなまりを従
来に比して大幅に低減できる。
線(ソース線)及び走査線(ゲイト線)の双方において、補助配線を形成し、配線の電気
抵抗を低減した例を示す。
部のTFTのソース電極402に延在したものである。
、ソース線、ソース電極402と同一層にゲイト線の補助配線が形成され、ゲイト線方向
にそって複数設けられたコンタクトホールにより並列接続されている。ゲイト線の補助配
線は、同一層に設けられたソース線とは分断して設けられている。
イト電極315と同一層によりソース線の補助配線が形成され、ソース線方向に複数設け
られたコンタクトホールにより並列接続されている。ソース線の補助配線は、同一層のゲ
イト線とは分断して設けられている。
いることが好ましい。
幅に減らすことができ、表示面積が拡大しても、良好な表示を行うことができる。しかも
、作製工程は従来と変わらず、マスクパターンの変更のみで実現できる。
各実施例で示したプレナー型の薄膜トランジスタに変えて、逆スタガ型の薄膜トランジス
タとしても、同様の効果を得ることができる。
材料、例えばリンが多量にドープされた多結晶シリコンを利用することは、高性能な薄膜
トランジスタを得るために有効である。
102 下地膜
103 活性層
104 ゲイト絶縁膜
105 ゲイト電極
106 補助電極
107 層間絶縁膜
108 コンタクトホール
109 ソース電極
110 ドレイン電極
111 配線
112 層間絶縁膜
113 交差配線
Claims (9)
- 絶縁表面を有する基板上に形成された薄膜トランジスタと、
前記基板上に形成された第1の配線と、
前記薄膜トランジスタの多結晶珪素膜からなる活性層と、ゲイト絶縁膜と、ゲイト電極、及び前記第1の配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、前記第1の絶縁膜に設けられた複数のコンタクトホールを介して前記第1の配線と電気的に接続している第2の配線と、
前記薄膜トランジスタ及び前記第2の配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成され、前記第2の絶縁膜に設けられたコンタクトホールを介して前記薄膜トランジスタに電気的に接続された画素電極と、
前記基板と対向して配置された対向基板とを有することを特徴とする半導体装置。 - 絶縁表面を有する基板上に形成された薄膜トランジスタと、
前記基板上に形成された第1の配線と、
前記薄膜トランジスタの多結晶珪素膜からなる活性層と、ゲイト絶縁膜と、ゲイト電極、及び前記第1の配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、前記第1の絶縁膜に設けられた複数のコンタクトホールを介して前記第1の配線と電気的に接続している第2の配線と、
前記薄膜トランジスタ及び前記第2の配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成された有機樹脂膜と、
前記有機樹脂膜上に形成され、第2の絶縁膜と前記有機樹脂膜に設けられたコンタクトホールを介して、前記薄膜トランジスタに電気的に接続された画素電極と、
前記基板と対向して配置された対向基板とを有することを特徴とする半導体装置。 - 絶縁表面を有する基板上に形成された薄膜トランジスタと、
前記基板上に形成された第1の配線と、
前記薄膜トランジスタの多結晶珪素膜からなる活性層と、ゲイト絶縁膜と、ゲイト電極、及び前記第1の配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、前記第1の絶縁膜に設けられた複数のコンタクトホールを介して前記第1の配線と電気的に接続している第2の配線と、
前記薄膜トランジスタ及び前記第2の配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたブラックマトリクスとを有することを特徴とする半導体装置。 - 絶縁表面を有する基板上に形成された薄膜トランジスタと、
前記基板上に形成された第1の配線と、
前記薄膜トランジスタの多結晶珪素膜からなる活性層と、ゲイト絶縁膜と、ゲイト電極、及び前記第1の配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、前記第1の絶縁膜に設けられた複数のコンタクトホールを介して前記第1の配線と電気的に接続している第2の配線と、
前記薄膜トランジスタ及び前記第2の配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたブラックマトリクスと、
前記ブラックマトリクス上に形成された第3の絶縁膜と、
前記第2の絶縁膜と前記第3の絶縁膜に設けられたコンタクトホールを介して前記薄膜トランジスタと電気的に接続された画素電極と、
前記基板と対向して配置された対向基板に形成された対向電極とを有することを特徴とする半導体装置。 - 請求項3又は請求項4に記載の前記基板は、石英基板であることを特徴とする半導体装置。
- 請求項3乃至請求項5のいずれか一に記載の前記ブラックマトリクスには、アルミニウム膜とチタン膜とが用いられていることを特徴とする半導体装置。
- 請求項1乃至請求項6のいずれか一に記載の前記第1の絶縁膜は、窒化珪素膜、酸化珪素膜、又は窒化珪素膜と酸化珪素膜の積層膜を有していることを特徴とする半導体装置。
- 請求項1乃至請求項7のいずれか一に記載の前記第2の配線は、前記薄膜トランジスタと直接接続していないことを特徴とする半導体装置。
- 請求項1乃至請求項8のいずれか一に記載の前記第2の配線は、前記第1の配線の線幅以下であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340575A JP2006099134A (ja) | 2005-11-25 | 2005-11-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340575A JP2006099134A (ja) | 2005-11-25 | 2005-11-25 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004325129A Division JP2005092230A (ja) | 2004-11-09 | 2004-11-09 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006346939A Division JP2007108785A (ja) | 2006-12-25 | 2006-12-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006099134A true JP2006099134A (ja) | 2006-04-13 |
Family
ID=36238919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005340575A Withdrawn JP2006099134A (ja) | 2005-11-25 | 2005-11-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006099134A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01134343A (ja) * | 1987-11-19 | 1989-05-26 | Sharp Corp | アクティブマトリクス基板 |
JPH04313729A (ja) * | 1991-04-09 | 1992-11-05 | Mitsubishi Electric Corp | 液晶表示装置 |
JPH0553127A (ja) * | 1991-08-23 | 1993-03-05 | Nec Corp | アクテイブマトリツクス液晶表示装置 |
JPH05241200A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 液晶表示装置 |
JPH06160904A (ja) * | 1992-11-26 | 1994-06-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
JPH07175038A (ja) * | 1993-12-17 | 1995-07-14 | Sharp Corp | 表示装置の駆動回路 |
JPH07294870A (ja) * | 1994-04-22 | 1995-11-10 | Seiko Epson Corp | 薄膜トランジスタ回路およびそれを用いた液晶表示装置 |
JPH08262494A (ja) * | 1995-03-20 | 1996-10-11 | Sony Corp | アクティブマトリクス型表示装置 |
JPH10198292A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2005
- 2005-11-25 JP JP2005340575A patent/JP2006099134A/ja not_active Withdrawn
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01134343A (ja) * | 1987-11-19 | 1989-05-26 | Sharp Corp | アクティブマトリクス基板 |
JPH04313729A (ja) * | 1991-04-09 | 1992-11-05 | Mitsubishi Electric Corp | 液晶表示装置 |
JPH0553127A (ja) * | 1991-08-23 | 1993-03-05 | Nec Corp | アクテイブマトリツクス液晶表示装置 |
JPH05241200A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 液晶表示装置 |
JPH06160904A (ja) * | 1992-11-26 | 1994-06-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
JPH07175038A (ja) * | 1993-12-17 | 1995-07-14 | Sharp Corp | 表示装置の駆動回路 |
JPH07294870A (ja) * | 1994-04-22 | 1995-11-10 | Seiko Epson Corp | 薄膜トランジスタ回路およびそれを用いた液晶表示装置 |
JPH08262494A (ja) * | 1995-03-20 | 1996-10-11 | Sony Corp | アクティブマトリクス型表示装置 |
JPH10198292A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8497508B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3645378B2 (ja) | 半導体装置の作製方法 | |
TWI470330B (zh) | 液晶顯示裝置及電子設備 | |
JPH10294280A (ja) | 半導体薄膜および半導体装置 | |
US6011275A (en) | Semiconductor device and method of manufacturing the same | |
US7642141B2 (en) | Manufacturing method for display device | |
JP4984369B2 (ja) | 画像表示装置及びその製造方法 | |
JP2009206437A (ja) | 表示装置およびその製造方法 | |
CN1312525C (zh) | 液晶显示器的制造方法 | |
JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
JP2013231977A (ja) | 表示装置 | |
JP2009116335A (ja) | 表示装置 | |
JP2010152376A (ja) | 表示装置 | |
JP2007108785A (ja) | 半導体装置 | |
JP2017010039A (ja) | 液晶表示装置 | |
JP2003315815A (ja) | 配線構造 | |
JP2006099134A (ja) | 半導体装置 | |
JP2014186341A (ja) | 表示装置 | |
JP2005092230A (ja) | 半導体装置 | |
JP2011158923A (ja) | 表示装置 | |
CN111900177A (zh) | 阵列基板及其制备方法与显示面板 | |
KR100903791B1 (ko) | 표시 장치와 그 제조 방법 | |
KR101172015B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
JP3645381B2 (ja) | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、カーナビゲーション、携帯電話、ビデオカメラ、投写型表示装置 | |
JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070105 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070208 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070619 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070924 |