JP2003315815A - 配線構造 - Google Patents

配線構造

Info

Publication number
JP2003315815A
JP2003315815A JP2003062708A JP2003062708A JP2003315815A JP 2003315815 A JP2003315815 A JP 2003315815A JP 2003062708 A JP2003062708 A JP 2003062708A JP 2003062708 A JP2003062708 A JP 2003062708A JP 2003315815 A JP2003315815 A JP 2003315815A
Authority
JP
Japan
Prior art keywords
wiring
film
substrate
auxiliary
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003062708A
Other languages
English (en)
Other versions
JP2003315815A5 (ja
Inventor
Jun Koyama
潤 小山
Hisashi Otani
久 大谷
Yasushi Ogata
靖 尾形
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003062708A priority Critical patent/JP2003315815A/ja
Publication of JP2003315815A publication Critical patent/JP2003315815A/ja
Publication of JP2003315815A5 publication Critical patent/JP2003315815A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 高い周波数が印加され、数cm〜数10cm
の長さを有する配線の抵抗を低減し、伝送される信号波
形のなまりを低減する。 【解決手段】 高周波が印加される配線111は、層間
絶縁膜107を介して、配線111の線方向にそって複
数設けられたコンタクトホールにより配線106と電気
的に並列接続している配線構造を採用する。その配線構
造を周辺回路一体型アクティブマトリクス型液晶表示装
置の周辺回路に用いることで、高周波信号が印加される
配線において信号波形のなまりを低減できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁表面を有する
基板上に薄膜トランジスタ(以下TFTという)を用い
て形成された集積回路の配線構造に関する。本発明は、
絶縁基板を有する基板上にTFTを用いて形成された、
周辺回路一体型の液晶表示装置の配線構造に関する。
【0002】
【従来の技術】ガラス基板や石英基板上に結晶性を有す
る珪素膜を成膜し、その珪素膜でもって薄膜トランジス
タ(以下TFTと称する)を作製する技術が知られてい
る。
【0003】この薄膜トランジスタは、高温ポリシリコ
ンTFTや低温ポリシリコンTFTと称されている。
【0004】高温ポリシリコンTFTは、活性層を構成
する結晶性珪素膜を800℃〜900℃の加熱によって
得るため、耐熱性の高い基板、例えば石英基板の上に形
成される。
【0005】他方低温ポリシリコンTFTは、600℃
以下のプロセスを用い、でガラス等の比較的耐熱性の低
い基板上に形成される。
【0006】また、高温ポリシリコンTFTは、特性の
そろったTFTを基板上に集積化しやすい。また従来の
ICプロセスにおける各種プロセス条件や作製装置を流
用できる。他方低温ポリシコンTFTは、基板として安
価で大面積化が容易なガラス基板を利用できるという特
徴がある。
【0007】なお、現状の技術においては、高温ポリシ
リコンTFTも、低温ポリシリコンTFTもその特性に
大きな違いはない。
【0008】すなわち、移動度で言えば、50〜100
(cm2/Vs) 程度、S値が200〜400(mV/dec)(V
D =1V)程度のものが、両者において得られている。
【0009】そして、このようなTFTを利用して、集
積回路や、アクティブマトリクス回路と該回路を駆動す
る周辺回路とを同一基板上に形成する、いわゆる周辺回
路一体型の液晶表示装置を構成する技術が研究されてい
る。
【0010】しかし、従来の高温ポリシリコンTFTや
低温ポリシリコンTFTは、単結晶シリコンウェハーを
利用したMOS型トランジスタの特性に比較して大きく
見劣りするものである。一般的に、単結晶シリコンウエ
ハーを利用したMOS型トランジスタのS値は60〜7
0(mV/dec) である。
【0011】そして、低温ポリシリコンTFTにして
も、高温ポリシリコンTFTにしても、移動度が低いた
め、TFT単体の駆動周波数は数MHz程度以下となっ
てしまうのが現状である。
【0012】例えば、液晶表示装置の周辺回路を構成し
ても、表示において必要とされる数10MHz以上のク
ロック信号やビデオ信号を直接入力し、駆動することが
できない。
【0013】そのため、クロック信号やビデオ信号を伝
達する配線を、複数の配線に分割し、信号の周波数を落
としてTFTに供給している(分割駆動という)。例え
ば10MHzのクロック信号を4本の配線に分割し、各
配線においては2.5MHzとし、この低い周波数で各
TFTを駆動している。したがって、配線数やTFTの
数が増えて設置面積が増加する等の問題が発生してい
る。
【0014】これに対し、本発明者らの研究により、結
晶性珪素膜を用いたTFTでありながら、単結晶シリコ
ンウエハーを用いたMOS型トランジスタに匹敵する性
能を有するTFTが開発されている。
【0015】このTFTは活性層として、所定の方向、
例えばソース・ドレイン方向に連続性を有する結晶構造
を有し、かつ前記所定の方向に延在した結晶粒界を有し
た結晶性珪素膜を用いている。
【0016】この結晶性珪素膜は、非晶質珪素膜に結晶
性を助長する金属元素、例えばニッケルを微量導入し、
500℃〜630℃、例えば600℃の温度で加熱して
横成長させ、その後熱酸化膜を形成することによって得
られる。
【0017】このTFTは、S値が100(mV/dec) 以
下で、移動度が200(cm2/Vs) 以上というような極め
て優れた特性を有する。そして単体で数十MHz〜数1
00MHz以上の周波数で駆動することができる。この
ようなTFTを利用することで、大面積の基板上に、高
速駆動が可能なTFTを集積化して形成することがで
る。
【0018】その結果、極めて優れた性能の回路が得ら
れるだけでなく、駆動に必要な薄膜トランジスタや配線
の数を、従来に比して大幅に低減でき、装置の小型化、
高集積化に大きく寄与することができる。
【0019】
【発明が解決しようとする課題】しかし、周辺回路一体
型のアクティブマトリクス型液晶表示装置のような、数
cm□〜数10cm□といった大面積にわたって、TF
Tで集積回路を構成すると、当該集積回路を数10MH
z〜数100MHz以上といった高い周波数にて駆動し
た場合、配線によって伝送される高周波信号の波形の
「なまり」が極めて大きな問題となってくる。
【0020】ここで、液晶表示装置の周辺回路を例にあ
げて説明する。図5に、周辺回路一体型のアクティブマ
トリクス型液晶表示装置の上面図を示す。
【0021】図5において、基板901に対向して図示
しない液晶を介して、内側に対向電極(図示せず)を有
する対向基板902が設けられている。
【0022】基板901上にデータ線(ソース線)駆動
用周辺回路903、走査線(ゲイト線)駆動用周辺回路
904、各画素に画素電極と該電極に接続されたスイッ
チング用の薄膜トランジスタを有して設けられたアクテ
ィブマトリクス表示部905が設けられている。
【0023】そして、液晶表示装置へ信号を供給するた
めに外部回路から延びるフラットケーブル906が、基
板901の端部にて周辺配線907に電気的に接続され
ている。そして周辺配線907は、周辺回路903、9
04内の配線908、909に接続されている。
【0024】周辺配線907や、周辺回路内の配線90
8、909は、数10μm〜数100μm程度の線幅及
び間隔で、平行または概略平行に配置された複数の配線
である。
【0025】これらの配線は、周辺回路903、904
や表示部905のアクティブマトリクス回路の薄膜トラ
ンジスタを形成する工程において同時に形成され、導電
性材料、例えばアルミニウムの薄膜で構成されている。
【0026】そしてこれらの配線の中には、極めて高い
周波数、例えば10MHz以上の信号を伝送するものが
存在する。映像信号を伝達するビデオ信号線や、クロッ
ク信号を供給するクロック信号線はその代表的なもので
ある。
【0027】一般にクロック周波数は、VGA(640
×480×3(RGBの三色))で12.5MHz程度
となり、またビデオ信号もクロック信号に準じて画像の
解像度が高くなるほど高い周波数となる。
【0028】特に、周辺回路一体型の液晶表示装置で
は、数cm□〜数10cm□の大きさを有する表示部9
05を駆動する周辺回路903、904は、通常、表示
部の各辺に沿って設けられるため、辺に沿って数cm〜
数10cmの長さを有する。
【0029】そして、周辺回路903、904の何れの
回路においても、回路の端から端までを貫いて設けられ
る配線を有する。クロック信号線やビデオ信号線もその
ような配線である。したがってこれらの配線は、周辺回
路の内部において、数cm〜数10cmの長さを有す
る。
【0030】配線がこのような長さを有すると、例えア
ルミニウム等の電気伝導度の高い材料で配線を構成した
としても、各配線の電気抵抗は非常に大きくなる。
【0031】また、フラットケーブル906から周辺回
路への信号の伝送を行うための周辺配線907も、線幅
数10μm〜数100μmで長さが数cmから場合によ
っては数10cm程度となる。
【0032】そのため、周辺配線907の長さと、周辺
回路内の配線908、909の長さを考えると、従来の
ICチップのようなスケールでは考えられないような、
極めて長い配線によって信号が伝送されることになる。
【0033】他方、平行に配置された配線においては、
数10μm〜数100μm程度しか離れていないため、
高周波が印加された場合、容量結合が生じやすい。
【0034】さらに、液晶表示装置の場合、対向基板9
07全面に設けられた対向電極(図示せず)が存在す
る。周辺回路903、904の保護や作製工程の簡略化
という観点から、表示部905のみならず周辺回路90
3、904、周辺配線907をも対向基板と対向する面
に配置することが多い。
【0035】したがって、周辺配線907、周辺回路内
の配線908、909に対向して対向電極が存在するこ
とになり、これらの配線と対向電極との間で容量結合が
生じてしまう。
【0036】その結果、配線同士や、配線と対向電極
(液晶を介して対向して設けられた基板の内側の電極)
との間の容量と、各配線の高い電気抵抗により、伝送信
号波形の劣化、いわゆる「なまり」が発生する。
【0037】つまり、配線により伝送される信号の波形
は、入力段階では良好な形状(例えば矩形)を有してい
ても、配線の終端に近づくほどなまりが生じて、波形の
立ち上がりが遅れたり、波形が乱れたりしてしまう。
【0038】信号波形のなまりが大きくなると、回路の
動作タイミングが遅れたり、誤った映像情報が画素に伝
達されてしまい、誤動作や画像乱れを生じてしまう。
【0039】この問題は、液晶表示装置においては、表
示部の大きさが大きくなるほど、また表示解像度を高め
て駆動周波数が高くなるほど重要な問題となる。
【0040】特に周辺回路の中でも、データ線(ソース
線)を駆動する回路903においては、極めて長い配線
に、数10MHz〜数100MHzといった高周波信号
が印加されるため、「なまり」の影響が大きく、深刻な
問題であった。
【0041】ちなみに、単結晶シリコンウエハーを用い
たチップでなる集積回路でも、数10〜数100MHz
の駆動周波数で動作するものが一般的になってきている
が、これは1〜2cm□程度のチップ内にすべての集積
回路が配置されているため、配線の長さも短く、「なま
り」はこのような大面積の液晶表示装置に比べれば、さ
ほど問題ではない。
【0042】配線間の容量を低減するためには、配線間
の距離を大きくすることと、配線間の誘電率を低下させ
ることが必要である。
【0043】しかし、配線間の距離を大きくするには、
配線や該配線を用いた回路を配置するのに必要な面積が
増大してしまい、結果として装置全体の大きさの増大を
招く。また、配線の幅を細くすれば、配線間の距離は拡
大しても電気抵抗が増大してしまい好ましくない。
【0044】また、配線と対向電極との間の距離は比較
的小さい(層間絶縁膜が1〜2μm、液晶層が3〜8μ
m、合計で10μm程度)が、液晶材料で構成される層
の膜厚、いわゆるセルギャップは光学的な問題から増加
させることはできない。また、層間絶縁膜の厚さによっ
て配線と対向電極との距離を調整することを試みても、
容量を十分に低減できるほどの距離を増大させることは
困難である。
【0045】したがって、配線間の容量を効果的に低減
することは現状の技術では困難である。
【0046】また、電気抵抗については、配線の線幅を
太くすることと、配線の厚みを厚くすることで低減でき
ると考えられる。しかし配線の線幅を太くすると、隣接
する配線との距離が近くなり、ショートの可能性が高く
なる。また配線同士の容量も大きくなる。さらに対向電
極との容量も増大してしまう。
【0047】他方、配線の厚みを厚くすると、作製工程
中の加熱によりヒロックが発生じやすく、層間絶縁膜を
介して交差する配線とのショートが生じやすくなるた
め、やはり好ましくない。
【0048】本願発明はこの問題を解決するものであ
る。すなわち、比較的大型の絶縁表面を有する基板上に
形成された薄膜トランジスタを利用した集積回路、特に
周辺回路一体型の液晶表示装置における、数MHz〜数
10MHzまたはそれ以上の高周波数信号が印加される
配線において、容量の増大をさせることなく、配線の電
気抵抗を低減することを課題とする。
【0049】
【課題を解決するための手段】上記課題を解決するため
に、本明細書で開示する発明の一つは、絶縁表面を有す
る基板上に、結晶性珪素膜でなる活性層を有する薄膜ト
ランジスタを利用した回路を有する半導体装置におい
て、前記回路中に設けられた配線及び/または前記回路
に接続された配線のうち、少なくとも1つの配線の少な
くとも1部は、層間絶縁膜を介して設けられた補助配線
と電気的に並列接続して構成されていることを特徴とす
る。
【0050】上記構成は、配線には高周波が印加される
場合に、特に効果的である。
【0051】また上記構成は、前記回路が周辺回路一体
型のアクティブマトリクス型液晶表示装置の周辺回路を
構成するものである場合に、特に効果的である。
【0052】本明細書で開示する他の構成は、絶縁表面
を有する基板上に結晶性珪素膜でなる活性層と、層間絶
縁膜によって互いに絶縁された複数の電極を有する薄膜
トランジスタを作製するに際し、前記複数の電極のうち
の1つの電極を形成する工程において配線を形成し、前
記複数の電極のうちの他の1つまたは複数の電極を形成
する工程において、前記配線に電気的に並列に接続され
る補助配線を形成することを特徴とする。
【0053】上記構成において、複数の電極としては、
例えばゲイト電極と、ソース(又はドレイン)電極であ
るが、これに限定されるものではない。
【0054】
【発明の実施の形態】図1に、本発明を用いた半導体装
置の構成例を示す。図1(a)は、配線およびTFT
(薄膜トランジスタ)の縦断面図を示す。図1(a)に
おいて、基板101上に、酸化珪素膜でなる下地膜10
2が形成されている。その上にTFTが設けられてい
る。
【0055】TFTは、結晶性珪素膜でなる活性層10
3、ゲイト絶縁膜104、ゲイト電極105、ソース電
極109、ドレイン電極110で構成される。107、
112は、層間絶縁膜であり、107にはコンタクトホ
ール108が形成されている。
【0056】図1(a)において、配線111は、層間
絶縁膜107を介して複数のコンタクトホールにより補
助配線106と電気的に並列接続している。絶縁表面を
有する基板101上に第1の配線106が設けられ、第
1の配線106上に層間絶縁膜107が設けられ、層間
絶縁膜107上に第2の配線111が設けられ、第1の
配線106と第2の配線111は層間絶縁膜107に形
成されたコンタクトホール108を介して電気的に並列
接続している、と表現することもできる。
【0057】すなわち、従来配線は配線111の1層の
みで構成されているが、図1の構成においては、ゲイト
電極105と同一層に補助電極を設けている。そして、
層間絶縁膜107に、配線111の線方向にそって複数
設けられたコンタクトホール108により、配線111
と補助配線106を電気的に並列に接続し、2層構造と
している。もちろん、さらに他の層間絶縁膜、例えば1
12を介して配線111に電気的に並列に接続される補
助配線を設けてもよい。
【0058】図1で示す補助配線106は、ゲイト電極
105と同時に形成することが可能である。すなわち、
ゲイト電極105となる導電性材料の薄膜をパターニン
グする際に、補助配線も同時にパターニングして得るこ
とがてきる。したがって、図1の構成においては、ゲイ
ト電極105と補助配線106は同一材料で構成され
る。
【0059】図1(b)は、図1(a)のA−A’断面
図である。図1(b)において示すように、配線111
と補助配線106は複数箇所において電気的に接触して
おり、電気的に並列に接続されている。
【0060】配線111と補助配線106との接続を構
成するコンタクトホールは、その数が多いほど配線11
1と補助配線106との電気的接続が良好となり、また
接触抵抗が低減し、ひいては配線111と補助配線10
6とでなす電気抵抗を更に低減できる。
【0061】配線111と補助配線106との接点にお
ける接触性は高いほど、全体での電気抵抗がより低減で
きるため好ましい。補助配線106をアルミウニムで構
成した場合、良好なコンタクトを得るために配線111
をチタン膜とその上にアルミニウム膜を積層する構成に
することは有効である。
【0062】図1(b)において、113は、図1
(c)に示すように、配線111の下側を交差する配線
である。このような構造は、例えば周辺回路一体型の液
晶表示装置の場合、周辺回路のクロック信号線と、該ク
ロック信号線に接続される、周辺回路を構成する薄膜ト
ランジスタのゲイト配線などにおいて用いられる。
【0063】配線111の電気抵抗を低減する補助配線
106と同層に、前記配線と交差する配線113が配置
される場合、図1(c)のように交差する部分及びその
近傍の補助配線106を分断された構造としその間に交
差する配線を配置すれば電気抵抗は十分に低減でき、か
つ補助配線を形成しても工程は従来と変わらない。
【0064】上記のような本発明構成により、配線の電
気抵抗を大幅に低減できる。しかも、配線に要する面
積、線幅は従来と同じにできるため、隣会う配線間の容
量は従来とほとんど変わらない。また、周辺回路一体型
の液晶表示装置においては、配線と対向電極との容量が
増加することもない。
【0065】その結果数MHz、例えば1MHz以上の
高周波信号が印加される1cm以上、より好ましくは3cm
以上(上限はパネルの大きさに従う)の配線において波
形のなまりを効果的に低減できる。
【0066】その結果、薄膜トランジスタで構成された
回路において、回路の誤動作の回避、動作タイミングの
マージンの低減、正確な信号の伝送を実現できる。
【0067】また補助電極の作製は、従来走査線(ゲイ
ト線)やデータ線(ソース線)を作製していた工程にお
いて、マスクパターンを変更するだけで実現できる。そ
の結果、作製工程は全く増加させずに、配線の低抵抗化
を実現できる。
【0068】また、本発明の配線構造を有する半導体装
置は、薄膜トランジスタがトップゲイト型、ボトムゲイ
ト型の何れの構成であっても採用できる。
【0069】また、本発明の配線構造を周辺回路内の配
線すべてにおいて実施すると、配線が縦横に細かく入り
組んでいる箇所などは、かえってショートを誘発してし
まうことがある。
【0070】しかし本発明の配線構造は、高周波が印加
される配線の一部分のみに適用した場合であっても電気
抵抗の低減効果は得られる。したがって、当該配線全部
ではなく、必要箇所のみ補助配線を設け、並列接続を実
現すればよい。
【0071】この際、同種の高周波信号(例えばクロッ
ク信号とその反転信号、分割されたクロック信号、ビテ
オ信号等)が印加される複数の配線においては、各配線
の抵抗値が概略同一となるようにすることは重要であ
る。これにより、信号波形のなまり具合を各配線におい
て揃えることができる。
【0072】また、例えば図5における周辺配線907
部分に設けられた配線のみ、配線の全長にわたって補助
配線を設け、周辺回路の配線908、909は補助配線
を設けない構成としてもよい。周辺配線907は、周辺
回路に入力されるまで交差する配線がなく、補助配線を
分断することなく構成できるため、他の配線に補助配線
を形成する場合に比較して、電気抵抗を効果的に低減で
きる。
【0073】また、補助配線の形成を、走査線やデータ
線等の他の配線と同一層、同一工程ではなく、工程数は
増加するが、必要に応じて補助配線のみを形成するため
の層を設け、さらなる電気抵抗の低減を図ってもよいこ
とは言うまでもない。
【0074】本発明において、配線と補助配線は、互い
に層間絶縁膜を介して設けられていれば、どの層に設け
るかということは任意である。
【0075】補助配線の線幅を、該補助配線に接続され
る配線と概略同じ程度かそれ以下とすると、特に液晶表
示装置においては補助配線の存在による対向電極との容
量の増加を防げるため、好ましい。
【0076】
【実施例】〔実施例1〕本実施例では、絶縁表面を有す
る基板上に、高周波駆動可能な薄膜トランジスタを形成
する工程において、電気抵抗を低減した構造の配線を同
時に形成する例を示す。ここでは、アクティブマトリク
ス型の液晶表示装置の回路側基板を作製する例を示す。
【0077】図2〜図4に本実施例の作製工程を示す。
図2〜図4では、作製工程の断面を示し、各図におい
て、左側が電気抵抗を低減した構造の配線が形成される
領域(配線部)、中央が周辺回路を構成する相補構成の
薄膜トランジスタが形成される領域(周辺回路部)、右
側がアクティブマトリクス回路を構成する薄膜トランジ
スタが形成される領域(画素部)を示す。
【0078】本実施例で作製するパネルを用いて形成さ
れる液晶表示装置は、アクティブマトリクス回路でなる
画素部が横10cmのVGA(640(×3色)×48
0画素)構成を有する。
【0079】本実施例において、電気抵抗を低減した構
造の配線は、周辺回路中のクロック信号線(入力された
クロック信号を周辺回路全体に伝達する線)を構成する
(図5の配線908に相当)。勿論、他の高周波が印加
される配線、例えばビデオ信号線等に適用してもよい。
【0080】また、この構造を周辺回路全ての配線に適
用してもよいが、この場合、補助配線が設けられる層
に、補助配線が接続される配線と交差する配線が多く設
けられている場合、補助配線の分断箇所も多くなる。そ
の結果、配線の電気抵抗の低減効果が十分に得られなく
なったり、配線毎の信号のなまりの程度が揃わなくて不
都合が生じる場合があるので注意が必要である。
【0081】まず、石英基板201上に下地膜202と
して酸化珪素膜を3000Åの厚さに成膜する。なお、
石英基板の表面の平滑性が良く、また洗浄を十分にする
のであれば、この下地膜202は特に必要ない。
【0082】なお基板としては石英基板を利用すること
が現状においては好ましい選択となるが、加熱処理温度
に耐える基板であれば、石英に限定されるものではな
い。
【0083】次に結晶性珪素膜の出発膜となる非晶質珪
素膜203を減圧熱CVD法でもって、500Åの厚さ
に成膜する。
【0084】次に図示しない酸化珪素膜を1500Åの
厚さに成膜し、それをパターニングすることにより、2
04で示されるマスクを形成する。このマスクは205
で示される領域に開口が形成されている。この開口20
5が形成されている領域においては、非晶質珪素膜20
3が露呈する。
【0085】開口205は、図面の奥行及び手前方向に
長手方向を有する細長い長方形を有している。この開口
203の幅は20μm以上とするのが適当である。また
その長手方向の長さは必要とする長さでもって形成すれ
ばよい。
【0086】そして、結晶性を助長する金属元素として
ニッケルを導入するため、重量換算で10ppmのニッ
ケル元素を含んだ酢酸ニッケル溶液を塗布する。そして
図示しないスピナーを用いてスピンドライを行い余分な
溶液を除去する。ニッケル元素の導入量は、上記溶液中
におけるニッケル元素の含有濃度で制御することができ
る。
【0087】結晶性を助長する金属元素としては、N
i、Fe、Co、Ru、Rh、Pd、Os、Ir、P
t、Cu、Auから選ばれた一種または複数種類のもの
を利用できる。
【0088】こうして、ニッケル元素が図2(A)の点
線206で示されるような状態で存在した状態が得られ
る。この状態では、ニッケル元素が開口205の底部に
おいて、非晶質珪素膜の一部に選択的に接して保持され
た状態が得られる。
【0089】なお、ニッケル元素の導入をイオン注入法
を用いて行ってもよい。この場合、ニッケル元素の溶液
を塗布する場合に比較して、ニッケル元素の導入位置を
より精度よく制御することができる。したがって、ニッ
ケル元素の導入領域の幅が数μmあるいはそれ以下の極
めて狭い場合や、導入領域の形状が複雑な場合に特に有
効である。
【0090】次に水素を3%含有した極力酸素を含まな
い窒素雰囲気中(また窒素雰囲気中)において、600
℃、8時間の加熱処理を行う。すると、図2(B)の2
07で示されるような基板201に平行な方向への結晶
成長が進行する。
【0091】この結晶成長は、ニッケル元素が導入され
た開口205の領域から周囲に向かって進行する。この
基板に平行な方向への結晶成長を横成長またはラテラル
成長と称する。
【0092】この結晶成長により得られる横成長した結
晶性珪素膜の表面は、従来の低温ポリシリコンや高温ポ
リシリコンに比較して非常に平滑性の良いものが得られ
る。これは、結晶粒界の延在する方向が概略そろってい
ることに起因すると考えられる。
【0093】一般の多結晶珪素やポリシリコンと呼ばれ
る珪素膜は、その表面の凹凸は±100Å以上ある。し
かし、本実施例で示すような横成長をさせた場合は、そ
の表面の凹凸は±30Å以下であることが観察されてい
る。この凹凸は、ゲイト絶縁膜との間の界面特性を悪化
させるものであり、極力小さいものであることが好まし
い。
【0094】上記の結晶化のために加熱処理条件におい
ては、この横成長を100μm以上にわたって行わすこ
とができる。こうして横成長した領域を有する珪素膜2
08を得る。
【0095】この結晶成長のための加熱処理は、450
℃〜1100℃(上限は基板の耐熱性で規制される)で
行うことができる。ある程度の横成長距離を確保するの
であれば、加熱処理の温度を500℃以上とすることが
好ましい。しかし、それ以上に温度を上げることによる
結晶成長距離や結晶性の向上はそれ程大きくない。(従
って、経済性や工程の簡略化を考慮した場合、590℃
〜630℃、例えば600℃程度の加熱処理で十分であ
る)
【0096】そしてニッケル元素を選択的に導入するた
めの酸化珪素膜でなるマスク204を除去する。
【0097】この状態においては、ニッケル元素が膜中
に偏在している。特に、開口205が形成されていた領
域と、207で示される結晶成長の先端部分において
は、ニッケル元素が比較的高濃度に存在している。
【0098】従って、活性層の形成においては、それら
の領域を避けることが重要となる。即ち、活性層中に上
記ニッケル元素が偏在した領域が存在しないようにする
ことが重要である。
【0099】結晶化の後にさらに、レーザー光の照射を
行なってもよい。即ち、レーザー光の照射により、さら
に結晶化を助長させてもよい。このレーザー光の照射
は、膜中に存在するニッケル元素の固まりを分散させ、
後にニッケル元素を除去し易くする効果を有している。
なお、この段階でレーザー光の照射を行っても、さらに
横成長が進行することはない。
【0100】レーザー光としては、紫外領域の波長を有
するエキシマレーザーを利用することができる。例え
ば、KrFエキシマレーザー(波長248nm)やXe
Clエキシマレーザー(波長308nm)を利用するこ
とができる。
【0101】次にハロゲン元素を含んだ酸素雰囲気、例
えばHClを3体積%含んだ酸素雰囲気中において、9
50℃の加熱処理を行い、熱酸化膜209を200Åの
厚さに成膜する。この熱酸化膜の形成に従い、珪素膜2
08の膜厚は100Å程度その膜厚が減少する。即ち、
珪素膜の膜厚は、400Å程度となる。(図2(C))
【0102】一般に、珪素膜の表面に形成される熱酸化
膜は、表面に盛り上がる厚さと、内部に進行する酸化の
距離とがほぼ同じものとなる。従って、例えば100Å
の珪素膜の表面に100Åの熱酸化膜を形成すると、珪
素膜の厚さは50Å目減りし、50Å厚の珪素膜とその
表面に形成された100Å厚の熱酸化膜という構成とな
る。
【0103】上記の工程においては、熱酸化膜の形成に
従い、膜中の不安定な結合状態を有する珪素元素が熱酸
化膜の形成に利用される。そして、膜中の欠陥が減少
し、より高い結晶性を得ることができる。
【0104】また同時に熱酸化膜の形成およびハロゲン
元素、ここでは塩素の作用により膜中よりニッケル元素
のゲッタリングが行われる。
【0105】当然、熱酸化膜中には、比較的高濃度にニ
ッケル元素が取り込まれることになる。そして相対的に
珪素膜208中のニッケル元素は減少する。こうして図
2(C)に示す状態を得る。
【0106】熱酸化膜209を形成したら、この熱酸化
膜209を除去する。こうして、ニッケル元素の含有濃
度を減少させた結晶性珪素膜208を得る。
【0107】こうして得られた結晶性珪素膜は、一方向
に結晶構造が延在した(この方向は結晶成長方向に一致
する)構造を有している。即ち、細長い円柱状の結晶体
が複数の一方向に延在した結晶粒界を介して、複数平行
に並んでいるような構造を有している。
【0108】次にパターニングを行うことにより、横成
長領域でなる島状の領域210、211、212を形成
する。この島状の領域210、211、212が後にT
FTの活性層となる。
【0109】ここでは、ソース領域とドレイン領域とを
結ぶ方向と結晶成長方向とが一致または概略一致するよ
うにパターンの位置取りを行う。こうすることで、キャ
リアの移動する方向と結晶格子が連続して延在する方向
とを合わせることができ、結果として高い特性のTFT
を得ることができる。
【0110】次に、酸化珪素膜213を1000Åの厚
さにプラズマCVD法により成膜する。(図2(D))
【0111】その後、熱酸化膜301、302、303
を300Åの厚さに成膜する。この熱酸化膜は、HCl
を0.1〜10体積%、例えば3体積%含有した酸素雰
囲気中において、950℃の加熱処理を行うことによっ
て得る。
【0112】熱酸化膜301、302、303を成膜す
ることにより、パターン(活性層となるパターン)21
0、211、212の膜厚は、250Åとなる。
【0113】この工程においても熱酸化膜209を成膜
する場合と同様の効果を得ることができる。なお、この
熱酸化膜209は、TFTのゲイト絶縁膜の一部とな
る。
【0114】本実施例においては、最終的に得られる結
晶性珪素膜でなる活性層210、211、212の膜厚
(250Å)は、第2の熱酸化膜301、302、30
3の膜厚(300Å)よりも薄くなる。こうすること
で、熱酸化膜の形成に従う特異な結晶構造を得るための
効果を得ることができる。(図3(A))
【0115】本実施例で示すTFTにおいて、活性層を
構成する結晶性珪素膜は、その最終的な膜厚を好ましく
は100Å〜750Å、より好ましくは150Å〜45
0Åとする。このような膜厚とすることにより、一方向
に結晶性が連続した特定な結晶構造をより顕著な形で再
現性良く得ることができる。
【0116】このようにして作製された結晶性珪素膜で
なる活性層210、211、212に最終的に残留する
ニッケル元素の濃度は、SIMS(2次イオン分析方
法)を利用した計測で現状では、1×1014原子個/cm
3 〜5×1017原子個/cm3 となるが、低いほど好まし
い。
【0117】勿論、全体的な作製プロセスの見直し、洗
浄工程の徹底、装置の洗浄度の徹底、といったことを行
うことにより、結晶性珪素膜中に残留するニッケル元素
濃度をさらに低減することは可能である。
【0118】また、熱酸化膜の作製工程において、当該
金属元素が熱酸化膜中に移動する関係から、得られた結
晶性珪素膜の厚さ方向におけるニッケル元素の濃度分布
に勾配または分布が発生する。
【0119】一般に、熱酸化膜が形成される界面に向か
って当該金属元素の濃度か高くなる傾向が観察される。
また、条件によっては、基板または下地膜に向かって、
すなわち裏面側の界面に向かって当該金属元素の濃度が
高くなる傾向も観察される(この違いは、出発膜となる
非晶質珪素膜の膜質に大きく左右される)。
【0120】また、熱酸化膜の形成時に雰囲気中にハロ
ゲン元素を含有させた場合、このハロゲン元素も上記金
属元素と同様な濃度分布を示すものとなる。すなわち、
結晶性珪素膜の表面および/または裏面に向かって含有
濃度が高くなる濃度分布を示す(濃度分布の違いは、や
はり出発膜の膜質によって左右される)。
【0121】次にゲイト電極および補助配線を形成する
ためのアルミニウム膜をスパッタ法で4000Åの厚さ
に成膜する。このアルミニウム膜中には、スカンジウム
を0.2 重量%含有させる。
【0122】アルミニウム膜中にスカンジウムを含有さ
せるのは、後の工程において、ヒロックやウィスカーが
発生することを抑制するためである。ヒロックやウィス
カーというのは、加熱の際のアルミニウムの異常成長に
起因する針状あるいは刺状の突起部のことである。
【0123】ゲイト電極を形成するための材料として、
アルミウニム以外にタンタル(Ta)、多量にリン
(P)がドープされた多結晶シリコン、タングステンの
シリサイド(WSi)、またはリンドープされた多結晶
シリコンとタングステンのシリサイドの積層また混成し
た構造としてもよい。
【0124】次に窒化珪素膜を500Åの厚さに成膜す
る。その後、レジストマスク308、309、310、
311を利用してパターニングを施し、304、30
5、306、307で示されるアルミニウムパターン
と、351、352、353、354で示される窒化珪
素膜が形成された状態を得る。(図3(B))
【0125】ここで、レジストマスク308、309、
310、311を配置した状態で陽極酸化を行う。ここ
では、3%のシュウ酸水溶液を電解溶液として用いる。
この電解溶液中において、アルミニウムのパターン30
4、305、306、307を陽極とした陽極酸化を行
うことにより、316、317、318、319で示さ
れる多孔質状の陽極酸化膜が形成される。
【0126】この工程においては、上部にレジストマス
ク308、309、310、311及び窒化珪素膜35
1、352、353、354が存在する関係で、アルミ
ニウムパターンの側面に選択的に陽極酸化膜316、3
17、318、319が形成される。
【0127】この陽極酸化膜は、その膜厚を数μmまで
成長させることができる。ここでは、その膜厚を600
0Åとする。なお、その成長距離は、陽極酸化時間によ
って制御することができる。
【0128】次に緻密な陽極酸化膜の形成を行う。即
ち、3%の酒石酸を含んだエチレングルコール溶液を電
解溶液とした陽極酸化を行う。
【0129】この工程においては、多孔質状の陽極酸化
膜316、317、318、319中に電解溶液が進入
することと、各アルミニウムパターンの上面に窒化珪素
膜351、352、353、354が存在している関係
から、320、321、322、323で示されるよう
に緻密な膜質を有する陽極酸化膜が、アルミニウムパタ
ーンの側面のみに選択的に形成される。
【0130】この緻密な陽極酸化膜320、321、3
22、323の膜厚は1000Åとする。この膜厚の制
御は印加電圧によって行う。
【0131】陽極酸化膜の形成が終了したら、レジスト
マスク308、309、310、311を除去する。
【0132】ここで、露呈した酸化珪素膜213をエッ
チングする。また同時に熱酸化膜301、302、30
3の一部をエッチングする。このエッチングはドライエ
ッチングを利用する。こうして図3(C)に示す状態を
得る。
【0133】そして酢酸と硝酸とリン酸とを混合した混
酸を用いて多孔質状の陽極酸化膜316、317、31
8、319を除去する。さらに窒化珪素膜351、35
2、353、354を除去する。こうして図3(D)に
示す状態を得る。
【0134】図3(D)に示すように、本実施例におい
ては補助電極312は、ゲイト電極313、314、3
15と同一工程により同時に形成される。したがって、
補助電極312の作製は、従来の工程においてマスクパ
ターンの変更のみによって得られる。
【0135】本実施例においては、補助電極312の側
面に緻密な陽極酸化膜320が形成されている。またそ
の下面には、酸化珪素膜213が残存している。
【0136】図3(D)に示す状態を得たら、不純物イ
オンの注入を行う。ここでは、交互にレジストマスクを
配置して、周辺回路部の左側、及び画素部の薄膜トラン
ジスタにP(リン)イオンを、周辺回路部の右側の薄膜
トランジスタにB(ホウ素)イオンを、プラズマドーピ
ング法でもって行う。
【0137】この工程においては、ヘビードープがされ
る331、333、335、337、339、341の
領域と、ライトドープがされる334、338、342
の領域が形成される。これは、残存した酸化珪素膜32
5、326、327が半透過なマスクとして機能し、注
入されたイオンの一部がそこで遮蔽されるからである。
【0138】そしてレーザー光(またはランプを用いた
強光)の照射を行うことにより、不純物イオンが注入さ
れた領域の活性化を行う。こうして、ソース領域33
1、335、339、チャネル形成領域332、33
6、340、ドレイン領域333、337、341、低
濃度不純物領域334、338、342が自己整合的に
形成される。
【0139】ここで、334、338、342で示され
るのが、LDD(ライトドープドレイン)領域と称され
る領域である。(図3(D))
【0140】なお、緻密な陽極酸化膜309の膜厚を2
000Å以上というように厚くした場合、その膜厚でも
ってチャネル形成領域332、336、340の外側に
オフセットゲイト領域を形成することができる。
【0141】本実施例においてもオフセットゲイト領域
は形成されているが、その寸法が小さいのでその存在に
よる寄与が小さく、また図面が煩雑になるので図中には
記載していない。
【0142】なお、緻密な膜質を有する陽極酸化膜を2
000Å以上というように厚く形成するのには、200
V以上の印加電圧が必要とされるので、再現性や安全性
に関して、注意が必要である。
【0143】次に第1の層間絶縁膜として、まず窒化珪
素膜343を2000Å、プラズマCVD法で形成す
る。窒化珪素膜以外に、酸化珪素膜、または窒化珪素膜
と酸化珪素膜の積層膜を用いることもできる。
【0144】さらに窒化珪素膜343上に、有機樹脂膜
344をスピンコート法で形成する。有機樹脂の材料と
しては、ポリイミド、ポリアミド、ポリイミドアミド、
アクリルを利用することができる。(図3(E))
【0145】次に、第1の層間絶縁膜343、344に
対してコンタクトホールの形成を行う。次に、チタン/
アルミニウム/チタンの積層膜を3000Å成膜後、パ
ターニングして、ソース電極402、407、ドレイン
電極406、409、ソース・ドレイン電極404、ゲ
イト取り出し配線403、405、配線401を形成す
る。
【0146】配線401は、配線401の線方向にそっ
て複数設けられたコンタクトホールにより、補助電極3
12と電気的に並列に接続される。配線401は、補助
電極312と並列接続されることにより電気抵抗が相当
程度低減される。したがって、高周波を印加しても伝送
される信号波形のなまりを大幅に低減できる。
【0147】また、配線401の下側を、補助電極31
2と同一層に設けられたゲイト線(TFTのゲイト電極
に延在する)が交差する場合、補助電極312は交差す
るゲイト線に対し、40μm離隔されるように分断され
ている(図1(b)に示す構成に相当)。
【0148】ドレイン電極409は、その一部が補助容
量を形成するための電極として利用される。
【0149】こうして図4(A)に示す薄膜トランジス
タと電気抵抗が低減された配線が完成する。
【0150】なお、図においては、同じ断面上にソース
/ドレイン電極とゲイト取り出し配線403、405と
が形成されているように記載されているが、実際には、
ゲイト配線はゲイト電極313、314から延在した部
分に形成される。
【0151】次に、第2の層間絶縁膜として、窒化珪素
膜410を1000Åの厚さにプラズマCVD法で成膜
する。さらに、有機樹脂膜402をスピンコート法で成
膜する。なお、有機樹脂材料としては、ポリイミド以外
に、ポリアミド、ポリイミドアミド、アクリルを利用す
ることができる。こうして、図4(B)に示す状態を得
る。
【0152】次に有機樹脂膜402に開口を形成し、さ
らにチタン膜とアルミウニム膜との積層膜でもってなる
ブラックマトリクス(BM)412を形成する。このブ
ラックマトリクス412は、本来の遮光膜としての機能
以外に、窒化珪素膜410、ドレイン電極409とで補
助容量を形成するための電極として機能する。
【0153】ブラックマトリクス412を形成したら、
第3の層間絶縁膜として、有機樹脂膜414を成膜す
る。そして、ドレイン電極409へのコンタクトホール
を形成し、ITO(酸化インジウム・スズ)でなる画素
電極415を形成する。
【0154】このようにして、アクティブマトリクス型
液晶表示装置の回路側の基板が作製される。この後、当
該基板の上面に配向処理がなされ、同じく配向処理がな
されさた、ITOを全面に形成した対向基板と対向配置
されてパネルを構成する。パネル内に液晶材料を注入、
封止することで、装置が完成する。
【0155】本実施例に示すTFTは、その特性として
従来には得られなかった極めて高いものを得ることがで
きる。
【0156】例えば、NTFT(Nチャネル型のTF
T)で、移動度が200〜300(cm2/Vs)、S値が75
〜90(mV/dec)(VD =1V)という高性能なものが得ら
れる。PTFT(Pチャネル型のTFT)で120〜1
80(cm2/Vs)、S値が75〜100(mV/dec)(VD =1
V)という高性能なものを得ることができる。
【0157】特にS値は、従来の高温ポリシリコンTF
T及び低温ポリシリコンTFTの値に比較して、1/2
以下という驚異的に良い値である。
【0158】そして、このTFTは駆動周波数を数10
MHz〜数100MHzといった極めて高い周波数でも
動作させることができる。例えば、駆動信号の電圧が
3.3〜5Vにおいて、リングオシレータレベルで1G
Hz、シフトレジスタレベルで100MHzの動作を行
わすことができる。
【0159】また、上述したような特異な結晶構造を有
する結晶性珪素膜を利用した薄膜トランジスタは、その
結晶構造に起因して短チャネル効果が現れにくいという
特徴がある。また基板として絶縁体を利用するので基板
の容量の問題がなく、高速動作に適するという特徴もあ
る。
【0160】従来の単結晶シリコンウエハーを利用した
MOS型トランジスタにおいては、スケーリング則とい
うものがあった。これは、所定に法則に従ってトランジ
スタに寸法を小さくすれば、これまた所定の法則に従っ
てトランジスタの性能が高くなるというものである。
【0161】しかし、近年の微細化大きく進行した状態
においては、このスケーリング則に従って、トランジス
タの性能を高めることが困難になってきている。
【0162】その一つに短チャネル効果を抑制するため
にチャネル長を短くすればするほど、チャネルの横に不
純物のドーピングをしたりする細かな工夫が必要にな
り、作製工程上の困難性が増大するという点を挙げるこ
とができる。
【0163】しかし、上述した特異な結晶構造を有した
結晶性珪素膜を用いた場合には、必要とする特性を上記
のスケーリング則に従わない寸法で得ることができる。
【0164】これは、以下のような事項が要因であると
考えられる。 (1)チャネルにおいてキャリアの移動する方向に柱状
の結晶体の延在方向を合わせることにより、短チャネル
効果が抑制される。 (2)基板に絶縁体を利用することで、容量の問題が大
きく抑制される。 (3)ゲイト電極にアルミニウムを利用できるので、高
速動作に有利である。
【0165】(1)については、以下にように考えるこ
とができる。即ち、一つ一つに柱状の結晶構造体は、不
活性な結晶粒界により仕切られているが、この結晶粒界
部分では、エネルギーにレベルが高いので、キャリアは
結晶体の延在方向にその移動が寄生される。また同様な
考え方により、ソース及びドレイン領域からのチャネル
内部への空乏層の広がりも抑制される。このことが、短
チャネル効果の抑制になっていると考えられる。
【0166】上述したスケーリング則に従わない具体的
な例としては、以下のような例を挙げることができる。
【0167】例えば、従来にスケーリング則に従えば、
ゲイト絶縁膜の厚さが100Åでなければならないとこ
ろ、本明細書で開示するような結晶性珪素膜を用いた場
合、ゲイト絶縁膜の厚さを300Åとして、同じ特性を
得ることができる。その結果、耐静電気特性を高くでき
る。
【0168】これは、上述した(1)〜(3)に示すよ
うな要因であると理解される。
【0169】また、ゲイト絶縁膜の膜厚のみではなく、
チャネル長に関しても従来のスケーリング則よりも緩い
条件(1ランク下の条件)でもって、所定の特性を得る
ことができる。
【0170】これは、高速動作が可能な半導体回路を大
面積にわたって低コストで作製する場合に有用なことで
ある。
【0171】本実施例において、高い周波数が印加され
る長い配線401を、層間絶縁膜を介して補助配線31
2と電気的に並列に接続して構成したことにより、配線
401の電気抵抗が飛躍的に低減し、伝送される信号波
形のなまりを大幅に低減できた。
【0172】その結果、信号線駆動用周辺回路中に設け
られクロック信号線が、約10cmと極めて長いにもか
かわらず、クロック周波数を12.5MHzで動作させ
ても、全く誤動作することがなく、良好な表示を行うこ
とができた。
【0173】〔実施例2〕本実施例は、実施例1に示す
配線401、補助配線312の構成を、信号線駆動用周
辺回路に接続される周辺配線(図5の907に相当)に
おいて実施した例を示す。
【0174】すなわち、従来第1の層間絶縁膜上にのみ
設けられていた周辺配線において、TFTのゲイト電極
と同一層にて、周辺配線の下側に周辺配線にそって補助
配線を形成する。
【0175】周辺配線と補助配線は、周辺配線の線方向
に複数設けられたコンタクトホールによって、並列接続
されている。
【0176】周辺配線は、その上層または下層に交差す
る配線が無いため、配線全体にわたって補助配線を分断
することなく並列接続できる。そのため、電気抵抗を低
減する効果は極めて大きい。周辺配線のみに補助配線を
設け、周辺回路は従来のままの1層構造のみ(すなわち
補助配線を設けない)としても、高周波が印加される配
線における信号波形のなまりを従来に比して大幅に低減
できる。
【0177】〔実施例3〕本実施例は、実施例1の構成
において、表示部であるアクティブマトリクス回路の信
号線(ソース線)及び走査線(ゲイト線)の双方におい
て、補助配線を形成し、配線の電気抵抗を低減した例を
示す。
【0178】ゲイト線は画素部のTFTのゲイト電極3
15が延在したものであり、ソース線は画素部のTFT
のソース電極402に延在したものである。
【0179】本実施例においては、窒化珪素膜343下
のゲイト線に対して、有機樹脂膜344上に、ソース
線、ソース電極402と同一層にゲイト線の補助配線が
形成され、ゲイト線方向にそって複数設けられたコンタ
クトホールにより並列接続されている。ゲイト線の補助
配線は、同一層に設けられたソース線とは分断して設け
られている。
【0180】他方、有機樹脂膜344上のソース線にお
いては、窒化珪素膜343下のゲイト線、ゲイト電極3
15と同一層によりソース線の補助配線が形成され、ソ
ース線方向に複数設けられたコンタクトホールにより並
列接続されている。ソース線の補助配線は、同一層のゲ
イト線とは分断して設けられている。
【0181】ソース線、ゲイト線のいずれの補助配線に
おいても、分断部分は数10μm以上離れていることが
好ましい。
【0182】このような構成とすることで、アクティブ
マトリクス部を構成する配線の電気抵抗を大幅に減らす
ことができ、表示面積が拡大しても、良好な表示を行う
ことができる。しかも、作製工程は従来と変わらず、マ
スクパターンの変更のみで実現できる。
【0183】〔実施例4〕本実施例は、実施例1〜3で
示した構成を逆スタガ型の薄膜トランジスタで構成す
る。各実施例で示したプレナー型の薄膜トランジスタに
変えて、逆スタガ型の薄膜トランジスタとしても、同様
の効果を得ることができる。
【0184】なお、逆スタガ型の薄膜トランジスタのゲ
イト電極として、ゲイト電極に耐熱性の高い材料、例え
ばリンが多量にドープされた多結晶シリコンを利用する
ことは、高性能な薄膜トランジスタを得るために有効で
ある。
【0185】
【発明の効果】本発明により、薄膜トランジスタを用い
た集積回路、特に周辺回路一体型の液晶表示装置におい
て、数10MHz以上の高い周波数の信号が印加される
配線において、信号波形のなまりを著しく低減できた。
また、従来の作製工程に比べて工程数を増加させること
なく、本発明の構造を得ることができた。
【0186】本発明の半導体装置の構成は、数cm□と
いった大きな面積を有する基板上に薄膜トランジスタを
利用して構成される集積回路における、あらゆる配線に
対して適用が可能であり、信号波形のなまりや劣化を防
止し、動作速度の向上や、画像表示を行う装置において
は画質の向上を図ることができる。
【0187】本明細書で開示した発明は、透過型、反射
型のアクティブマトリクス型の液晶表示装置の、アクテ
ィブマトリクス回路と同一基板に形成される周辺回路を
構成するのみでなく、他にEL(エレクトロルミネセン
ス)素子を用いた表示装置、その他薄膜トランジスタを
用いた種々の回路にて利用することが可能である。
【図面の簡単な説明】
【図1】 本発明を用いた半導体装置の構成例を示す
図。
【図2】 実施例の作製工程を示す図。
【図3】 実施例の作製工程を示す図。
【図4】 実施例の作製工程を示す図。
【図5】 周辺回路一体型のアクティブマトリクス型液
晶表示装置の上面図。
【符号の説明】
101 基板 102 下地膜 103 活性層 104 ゲイト絶縁膜 105 ゲイト電極 106 補助電極 107 層間絶縁膜 108 コンタクトホール 109 ソース電極 110 ドレイン電極 111 配線 112 層間絶縁膜 113 交差配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 2H092 GA24 GA25 GA28 GA29 GA35 GA38 GA42 GA44 GA45 GA59 JA24 JA36 JA40 JA44 JB24 NA01 NA11 NA21 PA06 5C094 AA04 AA14 AA23 AA53 AA55 BA03 BA43 CA19 DA13 DB01 EA04 FA02 FB12 5F033 HH08 HH18 JJ08 JJ18 KK04 KK10 KK21 KK28 LL04 MM07 MM08 QQ37 QQ89 RR03 RR04 RR06 RR21 RR22 SS15 SS21 TT08 VV06 VV15 XX08 XX16 XX24 XX27 XX31 5F110 AA03 BB02 CC02 DD02 DD03 DD13 EE03 EE04 EE05 EE06 EE09 EE14 EE34 EE44 FF02 FF09 FF23 FF30 GG02 GG13 GG25 GG47 HJ01 HJ12 HJ23 HL03 HL04 HL11 HL12 HM14 HM15 NN03 NN23 NN24 NN27 NN35 NN36 NN42 NN46 NN47 NN72 NN73 PP03 PP10 PP23 PP29 PP34 QQ11 QQ28

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁表面を有する基板上に設けられた第1
    の配線と、 前記第1の配線上に設けられた層間絶縁膜と、 前記層間絶縁膜上に設けられた第2の配線とを有し、 前記第1の配線と前記第2の配線は前記層間絶縁膜に形
    成されたコンタクトホールを介して電気的に並列接続し
    てなることを特徴とする配線構造。
  2. 【請求項2】アクティブマトリクス型液晶表示装置の周
    辺回路に用いられる請求項1に記載の配線構造。
JP2003062708A 2003-03-10 2003-03-10 配線構造 Withdrawn JP2003315815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003062708A JP2003315815A (ja) 2003-03-10 2003-03-10 配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003062708A JP2003315815A (ja) 2003-03-10 2003-03-10 配線構造

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8358956A Division JPH10198292A (ja) 1996-12-30 1996-12-30 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2003315815A true JP2003315815A (ja) 2003-11-06
JP2003315815A5 JP2003315815A5 (ja) 2004-12-24

Family

ID=29546055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003062708A Withdrawn JP2003315815A (ja) 2003-03-10 2003-03-10 配線構造

Country Status (1)

Country Link
JP (1) JP2003315815A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436464B2 (en) 2004-09-01 2008-10-14 Sharp Kabushiki Kaisha Active-matrix substrate and display device including the substrate wherein a bottom-gate TFT has data lines formed below the gate lines
US7864281B2 (en) 2004-08-24 2011-01-04 Sharp Kabushiki Kaisha Active matrix substrate and display unit provided with it
CN108897176A (zh) * 2018-09-07 2018-11-27 武汉华星光电技术有限公司 阵列基板及液晶显示器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7864281B2 (en) 2004-08-24 2011-01-04 Sharp Kabushiki Kaisha Active matrix substrate and display unit provided with it
US7436464B2 (en) 2004-09-01 2008-10-14 Sharp Kabushiki Kaisha Active-matrix substrate and display device including the substrate wherein a bottom-gate TFT has data lines formed below the gate lines
CN108897176A (zh) * 2018-09-07 2018-11-27 武汉华星光电技术有限公司 阵列基板及液晶显示器
WO2020048115A1 (zh) * 2018-09-07 2020-03-12 武汉华星光电技术有限公司 阵列基板及液晶显示器

Similar Documents

Publication Publication Date Title
US8497508B2 (en) Semiconductor device and manufacturing method thereof
US10134785B2 (en) Semiconductor device and method for manufacturing same
TWI470330B (zh) 液晶顯示裝置及電子設備
US6660549B2 (en) Method of manufacturing an active matrix type display circuit
KR100675631B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP2004151546A (ja) アクティブマトリクス基板および表示装置
US6852577B2 (en) Method for forming a low temperature polysilicon CMOS thin film transistor
JPH10294280A (ja) 半導体薄膜および半導体装置
US7642141B2 (en) Manufacturing method for display device
KR20030026824A (ko) 액정표시장치 및 그 제조 방법
CN111863839A (zh) 一种阵列基板、其制备方法及显示面板
JPH06258670A (ja) 液晶表示装置及びその製造方法
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JP2003315815A (ja) 配線構造
JP2013231977A (ja) 表示装置
JP2010152376A (ja) 表示装置
JP2009116335A (ja) 表示装置
JP2717234B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2007108785A (ja) 半導体装置
JP2017010039A (ja) 液晶表示装置
JP2005092230A (ja) 半導体装置
JP2006099134A (ja) 半導体装置
JP2014186341A (ja) 表示装置
JP2011158923A (ja) 表示装置
JP2004064056A (ja) 半導体集積回路の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

A621 Written request for application examination

Effective date: 20031225

Free format text: JAPANESE INTERMEDIATE CODE: A621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040130

A977 Report on retrieval

Effective date: 20040723

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Effective date: 20041104

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050713

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20050816

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20050916

Free format text: JAPANESE INTERMEDIATE CODE: A912

A521 Written amendment

Effective date: 20070622

Free format text: JAPANESE INTERMEDIATE CODE: A523

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070924