JPH06281956A - アクティブマトリクス配線基板 - Google Patents
アクティブマトリクス配線基板Info
- Publication number
- JPH06281956A JPH06281956A JP7007593A JP7007593A JPH06281956A JP H06281956 A JPH06281956 A JP H06281956A JP 7007593 A JP7007593 A JP 7007593A JP 7007593 A JP7007593 A JP 7007593A JP H06281956 A JPH06281956 A JP H06281956A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- substrate
- insulating film
- film
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 基板上にマトリクス上に配設された電極配線
の下方で基板より上方に酸化アルミニウムから成る耐エ
ッチング性保護膜を介在させ、この上にゲート電極、ゲ
ート絶縁膜、半導体層、エッチングストッパー層、コン
タクト層、ソース電極及びドレイン電極から成る逆スタ
ガー型のＴＦＴをフッ酸エッチング液を用いた湿式エッ
チング及びドライエッチングで形成する。 【効果】 酸化アルミニウムを耐エッチング性保護膜と
して用いることにより湿式及びドライエッチングに起因
する不良を抑制する。
の下方で基板より上方に酸化アルミニウムから成る耐エ
ッチング性保護膜を介在させ、この上にゲート電極、ゲ
ート絶縁膜、半導体層、エッチングストッパー層、コン
タクト層、ソース電極及びドレイン電極から成る逆スタ
ガー型のＴＦＴをフッ酸エッチング液を用いた湿式エッ
チング及びドライエッチングで形成する。 【効果】 酸化アルミニウムを耐エッチング性保護膜と
して用いることにより湿式及びドライエッチングに起因
する不良を抑制する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置などに用
いられるアクティブマトリクス配線基板の構造に関す
る。
いられるアクティブマトリクス配線基板の構造に関す
る。
【０００２】
【従来の技術】従来より、ガラス板やシリコンウェハな
どの基板上にスイッチング素子及び電極配線を設けたア
クティブマトリクス配線基板を組み込んでなる表示装置
が実用化されている。
どの基板上にスイッチング素子及び電極配線を設けたア
クティブマトリクス配線基板を組み込んでなる表示装置
が実用化されている。
【０００３】例えば、液晶表示装置は、マトリクス状に
配列された表示絵素を選択して電圧を印加することによ
り画面上に表示パターンを形成しているが、このような
表示絵素の選択方式の一つとして、マトリクス状に配列
された表示絵素をスイッチング素子により選択駆動して
表示パターンを形成するアクティブマトリクス方式が知
られている。このスイッチング素としては、薄膜トラン
ジスタ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ、
以下ＴＦＴと略称する。）素子、ＭＩＭ（金属−絶縁膜
−金属）素子、ＭＯＳトランジスタ素子、ダイオード、
バリスター等が一般に用いられており、表示絵素の絵素
電極とこれに対向する対向電極との間に印加される電圧
信号をスイッチングすることにより、その間に介在する
液晶の光学的変調を生起させ、これを表示パターンとし
て視認するようにしている。
配列された表示絵素を選択して電圧を印加することによ
り画面上に表示パターンを形成しているが、このような
表示絵素の選択方式の一つとして、マトリクス状に配列
された表示絵素をスイッチング素子により選択駆動して
表示パターンを形成するアクティブマトリクス方式が知
られている。このスイッチング素としては、薄膜トラン
ジスタ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ、
以下ＴＦＴと略称する。）素子、ＭＩＭ（金属−絶縁膜
−金属）素子、ＭＯＳトランジスタ素子、ダイオード、
バリスター等が一般に用いられており、表示絵素の絵素
電極とこれに対向する対向電極との間に印加される電圧
信号をスイッチングすることにより、その間に介在する
液晶の光学的変調を生起させ、これを表示パターンとし
て視認するようにしている。
【０００４】図２はアクティブマトリクス配線基板の一
例を模式的に示したものである。このアクティブマトリ
クス配線基板は、ガラスなどの絶縁性基板の上に複数の
走査線２と複数の信号線３とが互いに直交してそれぞれ
平行に配設されている。隣設する各走査線２と各信号線
３とで囲まれるそれぞれの矩形領域には液晶を駆動する
絵素電極１４と、この絵素電極を選択駆動するスイッチ
ング素子４とが設けられている。
例を模式的に示したものである。このアクティブマトリ
クス配線基板は、ガラスなどの絶縁性基板の上に複数の
走査線２と複数の信号線３とが互いに直交してそれぞれ
平行に配設されている。隣設する各走査線２と各信号線
３とで囲まれるそれぞれの矩形領域には液晶を駆動する
絵素電極１４と、この絵素電極を選択駆動するスイッチ
ング素子４とが設けられている。
【０００５】次に、スイッチング素子４としてＴＦＴを
用いたアクティブマトリクス基板のＴＦＴを含む部分の
断面構成を図３に基づいて説明する。
用いたアクティブマトリクス基板のＴＦＴを含む部分の
断面構成を図３に基づいて説明する。
【０００６】ガラスなどの絶縁性基板１の上に、酸化ケ
イ素あるいは酸化タンタルよりなるエッチング保護膜５
ｂが全面に形成されている。この上にはゲート電極６を
有する走査線が形成されており、これを覆って酸化絶縁
膜７が設けられている。走査線の材料としてはその上に
設けられる酸化絶縁膜７が陽極酸化法で良好に形成され
るよう、タンタル、アルミニウムなどが用いられる。こ
の酸化絶縁膜７を覆って、基板全面にわたってＳｉ
Ｏ2，Ｓｉ3Ｎ4等から成るゲート絶縁膜８が設けられて
いる。ゲート絶縁膜８の上にはシリコン薄膜から成る半
導体層９がゲート電極６を覆うように形成されている。
この半導体層９の上の中央部にはエッチングストッパー
層１０が設けられており、エッチングストッパー層１０
の各側部上には半導体層９の各側部に接してコンタクト
層１１ａおよびコンタクト層１１ｂがそれぞれ形成され
ている。コンタクト層１１ａの上にはＴｉから成るソー
ス電極１２が、またコンタクト層１１ｂの上にはＴｉか
ら成るドレイン電極１３がそれぞれパターン形成されて
いる。エッチングストッパー層１０はソース電極１２と
ドレイン電極１３を分離する際にエッチング液から半導
体層９を保護する。このドレイン電極１３の一部上には
ＩＴＯ等の透明導電性膜から成る絵素電極１４が形成さ
れており、ソース電極１２の上にはこれに接して信号線
が形成されている。
イ素あるいは酸化タンタルよりなるエッチング保護膜５
ｂが全面に形成されている。この上にはゲート電極６を
有する走査線が形成されており、これを覆って酸化絶縁
膜７が設けられている。走査線の材料としてはその上に
設けられる酸化絶縁膜７が陽極酸化法で良好に形成され
るよう、タンタル、アルミニウムなどが用いられる。こ
の酸化絶縁膜７を覆って、基板全面にわたってＳｉ
Ｏ2，Ｓｉ3Ｎ4等から成るゲート絶縁膜８が設けられて
いる。ゲート絶縁膜８の上にはシリコン薄膜から成る半
導体層９がゲート電極６を覆うように形成されている。
この半導体層９の上の中央部にはエッチングストッパー
層１０が設けられており、エッチングストッパー層１０
の各側部上には半導体層９の各側部に接してコンタクト
層１１ａおよびコンタクト層１１ｂがそれぞれ形成され
ている。コンタクト層１１ａの上にはＴｉから成るソー
ス電極１２が、またコンタクト層１１ｂの上にはＴｉか
ら成るドレイン電極１３がそれぞれパターン形成されて
いる。エッチングストッパー層１０はソース電極１２と
ドレイン電極１３を分離する際にエッチング液から半導
体層９を保護する。このドレイン電極１３の一部上には
ＩＴＯ等の透明導電性膜から成る絵素電極１４が形成さ
れており、ソース電極１２の上にはこれに接して信号線
が形成されている。
【０００７】
【発明が解決しようとする課題】上記のＴＦＴマトリク
ス基板では、エッチング保護膜５ｂとして酸化ケイ素あ
るいは酸化タンタルが用いられているが、酸化ケイ素で
は耐フッ酸性が低く、ＴＦＴ成膜時のフッ酸によるエッ
チングストッパー層１０のエッチング工程およびフッ硝
酸によるソース電極（Ｔｉ）１２のエッチング工程にお
いて保護膜として機能せず、また酸化タンタルでは耐ド
ライエッチング性が低いので、ＣＦ4，Ｏ2混合ガスによ
るゲート電極（Ｔａ）６のプラズマエッチング工程およ
びＣＦ4，Ｏ2／Ｃｌ2混合ガスによる半導体層９とコン
タクト層１１ａ，１１ｂのエッチング工程において保護
膜として機能しない。従って、液晶表示装置として用い
た場合、アクティブマトリクス配線基板が基板側に損傷
を受けているため、信頼性及び表示品位の低下を招来し
あるいは不良発生の原因となり得る。
ス基板では、エッチング保護膜５ｂとして酸化ケイ素あ
るいは酸化タンタルが用いられているが、酸化ケイ素で
は耐フッ酸性が低く、ＴＦＴ成膜時のフッ酸によるエッ
チングストッパー層１０のエッチング工程およびフッ硝
酸によるソース電極（Ｔｉ）１２のエッチング工程にお
いて保護膜として機能せず、また酸化タンタルでは耐ド
ライエッチング性が低いので、ＣＦ4，Ｏ2混合ガスによ
るゲート電極（Ｔａ）６のプラズマエッチング工程およ
びＣＦ4，Ｏ2／Ｃｌ2混合ガスによる半導体層９とコン
タクト層１１ａ，１１ｂのエッチング工程において保護
膜として機能しない。従って、液晶表示装置として用い
た場合、アクティブマトリクス配線基板が基板側に損傷
を受けているため、信頼性及び表示品位の低下を招来し
あるいは不良発生の原因となり得る。
【０００８】本発明は、このような従来技術の課題を解
決するためになされたものであり、エッチング保護膜と
して酸化アルミニウムを用いることにより、耐フッ酸性
および耐ドライエッチング性の両方に優れたエッチング
保護膜を有するアクティブマトリクス配線基板を提供す
ることを目的とする。
決するためになされたものであり、エッチング保護膜と
して酸化アルミニウムを用いることにより、耐フッ酸性
および耐ドライエッチング性の両方に優れたエッチング
保護膜を有するアクティブマトリクス配線基板を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】本発明のアクティブマト
リクス配線基板は、電極配線が基板上にマトリクス状に
複数本配設され、電極配線より下方で基板の上方に酸化
アルミニウムよりなる保護膜を有することで上記の目的
が達成される。
リクス配線基板は、電極配線が基板上にマトリクス状に
複数本配設され、電極配線より下方で基板の上方に酸化
アルミニウムよりなる保護膜を有することで上記の目的
が達成される。
【００１０】また、本発明のアクティブマトリクス配線
基板は、上記保護膜がガラス基板、シリコンウェハなど
のベース基板の少なくとも片方の全面に直接形成されて
おり、これにより上記目的が達成される。
基板は、上記保護膜がガラス基板、シリコンウェハなど
のベース基板の少なくとも片方の全面に直接形成されて
おり、これにより上記目的が達成される。
【００１１】
【作用】本発明によれば、アクティブマトリクス基板の
エッチング保護膜に酸化アルミニウムを用いることによ
り、スイッチング素子成膜時のエッチング工程におい
て、耐フッ酸性および耐ドライエッチング性の両方を向
上させることができる。
エッチング保護膜に酸化アルミニウムを用いることによ
り、スイッチング素子成膜時のエッチング工程におい
て、耐フッ酸性および耐ドライエッチング性の両方を向
上させることができる。
【００１２】
【実施例】図１はＴＦＴを用いた本発明の１実施例を示
すアクティブマトリクス配線基板のＴＦＴを含む部分の
断面図である。
すアクティブマトリクス配線基板のＴＦＴを含む部分の
断面図である。
【００１３】ガラスなどの絶縁性基板１の上に酸化アル
ミニウム（Ａｌ2Ｏ3）よりなるエッチング保護膜５ａが
形成されている。この上にゲート電極６を有する走査線
２が形成されており、これを覆って酸化絶縁膜７が設け
られている。走査線２の材料としては、その上に設けら
れる酸化絶縁膜７が良好に熱又は陽極酸化法で形成され
るよう、タンタル、アルミニウムなどが用いられる。こ
の酸化絶縁膜７を覆って、基板１の全体にわたってＳｉ
ｏ2，Ｓｉ3Ｎ4，Ｔａ2Ｏ5等から成るゲート絶縁膜８が
設けられている。ゲート絶縁膜８の上にはこれに接して
ゲート電極６に対向する位置に非晶質又は微結晶シリコ
ン薄膜からなる半導体層９が形成されている。この半導
体層９の上の中央部にはＳｉ3Ｎ4等の無機質薄膜から成
るエッチングストッパー層１０が設けられており、エッ
チングストッパー層１０の各側部上には半導体層９の各
側部に接してｎ+−シリコン薄膜から成るコンタクト層
１１ａおよびコンタクト層１１ｂがそれぞれ形成されて
いる。コンタクト層１１ａの上にはＴｉから成るソース
電極１２が、またコンタクト層１１ｂの上には同様にＴ
ｉから成るドレイン電極１３がそれぞれパターン形成さ
れている。ソース電極１２とドレイン電極１３は同時に
成膜された後エッチングで各々に分離される。このドレ
イン電極１３の端部よりゲート絶縁膜８上に延びるＩＴ
Ｏ（Ｉｎ2Ｏ3＋ＳｎＯ2）等の透明導電性膜からなる絵
素電極１４が形成されており、ソース電極１２の上には
これに接して信号線が形成されている。
ミニウム（Ａｌ2Ｏ3）よりなるエッチング保護膜５ａが
形成されている。この上にゲート電極６を有する走査線
２が形成されており、これを覆って酸化絶縁膜７が設け
られている。走査線２の材料としては、その上に設けら
れる酸化絶縁膜７が良好に熱又は陽極酸化法で形成され
るよう、タンタル、アルミニウムなどが用いられる。こ
の酸化絶縁膜７を覆って、基板１の全体にわたってＳｉ
ｏ2，Ｓｉ3Ｎ4，Ｔａ2Ｏ5等から成るゲート絶縁膜８が
設けられている。ゲート絶縁膜８の上にはこれに接して
ゲート電極６に対向する位置に非晶質又は微結晶シリコ
ン薄膜からなる半導体層９が形成されている。この半導
体層９の上の中央部にはＳｉ3Ｎ4等の無機質薄膜から成
るエッチングストッパー層１０が設けられており、エッ
チングストッパー層１０の各側部上には半導体層９の各
側部に接してｎ+−シリコン薄膜から成るコンタクト層
１１ａおよびコンタクト層１１ｂがそれぞれ形成されて
いる。コンタクト層１１ａの上にはＴｉから成るソース
電極１２が、またコンタクト層１１ｂの上には同様にＴ
ｉから成るドレイン電極１３がそれぞれパターン形成さ
れている。ソース電極１２とドレイン電極１３は同時に
成膜された後エッチングで各々に分離される。このドレ
イン電極１３の端部よりゲート絶縁膜８上に延びるＩＴ
Ｏ（Ｉｎ2Ｏ3＋ＳｎＯ2）等の透明導電性膜からなる絵
素電極１４が形成されており、ソース電極１２の上には
これに接して信号線が形成されている。
【００１４】このようなアクティブマトリクス基板は以
下のように製作される。
下のように製作される。
【００１５】ガラス基板１の上にスパッタリング法によ
り、酸化アルミニウムのエッチング保護膜５ａを５００
ｎｍの厚みで片側全面に直接形成する。この時、スパッ
タリングのターゲットは酸化アルミニウムターゲットを
用い、ＲＦマグネトロンスパッタにより酸化アルミニウ
ム膜を成膜する。この上にスパッタリング法によりタン
タルを３００ｎｍの厚みで成膜し、フォトリソグラフィ
ーによりゲート電極６を有する走査線をパターン形成す
る。パターン化はＣＦ4，Ｏ2の混合ガスを用いたプラズ
マエッチングにより行なう。次に、陽極酸化法または熱
酸化法によりゲート電極６を有する走査線２の上に、３
００ｎｍの厚みの酸化絶縁膜７を形成する。本実施例で
は陽極酸化法を用いた。
り、酸化アルミニウムのエッチング保護膜５ａを５００
ｎｍの厚みで片側全面に直接形成する。この時、スパッ
タリングのターゲットは酸化アルミニウムターゲットを
用い、ＲＦマグネトロンスパッタにより酸化アルミニウ
ム膜を成膜する。この上にスパッタリング法によりタン
タルを３００ｎｍの厚みで成膜し、フォトリソグラフィ
ーによりゲート電極６を有する走査線をパターン形成す
る。パターン化はＣＦ4，Ｏ2の混合ガスを用いたプラズ
マエッチングにより行なう。次に、陽極酸化法または熱
酸化法によりゲート電極６を有する走査線２の上に、３
００ｎｍの厚みの酸化絶縁膜７を形成する。本実施例で
は陽極酸化法を用いた。
【００１６】次に、プラズマＣＶＤ法により窒化ケイ素
（Ｓｉ3Ｎ4）を積層し、厚さ３００ｎｍのゲート絶縁膜
８を形成する。Ｓｉ3Ｎ4以外にＳｉＯ2，Ｔａ2Ｏ5，Ｙ2
Ｏ3，ＴｉＯ3等を用いた場合も同様である。このように
絶縁膜を多層構造にすることにより絶縁性を高めてい
る。このゲート絶縁膜８の上に接して、プラズマＣＶＤ
法によりアモルファスシリコンを３０ｎｍの厚みで積層
し、半導体層９を形成する。この半導体層９の上に接し
て窒化ケイ素を２００ｎｍの厚みで積層し、フォトリソ
グラフィーによりエッチングストッパー層１０をパター
ン形成する。エッチングストッパー層１０のパターン化
はフッ酸を用いてエッチングすることにより行なう。続
いて、リンを添加したｎ+型アモルファスシリコンから
なるコンタクト層１１ａ、１１ｂをプラズマＣＶＤ法に
より５０ｎｍの厚みで積層し、先に積層した半導体層９
と共にフォトリソグラフィーによりこれらを同時にパタ
ーニングする。このときのパターン化はＣＦ4，Ｏ2／Ｃ
ｌ2混合ガスを用いたドライエッチングにより行なう。
さらにこの上にスパッタリング法でＴｉ膜を形成し、フ
ォトリソグラフィーにより信号線とソース電極１２およ
びドレイン電極１３とをパターン形成する。このときの
パターン化はフッ硝酸を用いてエッチングすることによ
り行なう。以上により逆スタガー型と称されるＴＦＴが
エッチング保護膜５ａ上に作製される。
（Ｓｉ3Ｎ4）を積層し、厚さ３００ｎｍのゲート絶縁膜
８を形成する。Ｓｉ3Ｎ4以外にＳｉＯ2，Ｔａ2Ｏ5，Ｙ2
Ｏ3，ＴｉＯ3等を用いた場合も同様である。このように
絶縁膜を多層構造にすることにより絶縁性を高めてい
る。このゲート絶縁膜８の上に接して、プラズマＣＶＤ
法によりアモルファスシリコンを３０ｎｍの厚みで積層
し、半導体層９を形成する。この半導体層９の上に接し
て窒化ケイ素を２００ｎｍの厚みで積層し、フォトリソ
グラフィーによりエッチングストッパー層１０をパター
ン形成する。エッチングストッパー層１０のパターン化
はフッ酸を用いてエッチングすることにより行なう。続
いて、リンを添加したｎ+型アモルファスシリコンから
なるコンタクト層１１ａ、１１ｂをプラズマＣＶＤ法に
より５０ｎｍの厚みで積層し、先に積層した半導体層９
と共にフォトリソグラフィーによりこれらを同時にパタ
ーニングする。このときのパターン化はＣＦ4，Ｏ2／Ｃ
ｌ2混合ガスを用いたドライエッチングにより行なう。
さらにこの上にスパッタリング法でＴｉ膜を形成し、フ
ォトリソグラフィーにより信号線とソース電極１２およ
びドレイン電極１３とをパターン形成する。このときの
パターン化はフッ硝酸を用いてエッチングすることによ
り行なう。以上により逆スタガー型と称されるＴＦＴが
エッチング保護膜５ａ上に作製される。
【００１７】尚、上記構造で信号線とＴＦＴのソース電
極１２およびＴＦＴのドレイン電極１３の材料としては
Ｔｉの他にＡｌ、Ｃｒ、Ｍｏ等の金属を用いても良い。
次に、このＴｉ膜の上に酸化インジウムを主成分とした
透明電極膜（ＩＴＯ）を厚さ１０００ｎｍで成膜し、フ
ォトリソグラフィーにより絵素電極１４とこれを分岐さ
せた付加容量（図示せず）とをパターン形成する。
極１２およびＴＦＴのドレイン電極１３の材料としては
Ｔｉの他にＡｌ、Ｃｒ、Ｍｏ等の金属を用いても良い。
次に、このＴｉ膜の上に酸化インジウムを主成分とした
透明電極膜（ＩＴＯ）を厚さ１０００ｎｍで成膜し、フ
ォトリソグラフィーにより絵素電極１４とこれを分岐さ
せた付加容量（図示せず）とをパターン形成する。
【００１８】このように製造されたＴＦＴマトリクス基
板は、エッチング保護膜５ａとして酸化ケイ素あるいは
酸化タンタルを用いた従来のＴＦＴマトリクス基板に比
べ、高い耐フッ酸性および耐ドライエッチング性が得ら
れた。
板は、エッチング保護膜５ａとして酸化ケイ素あるいは
酸化タンタルを用いた従来のＴＦＴマトリクス基板に比
べ、高い耐フッ酸性および耐ドライエッチング性が得ら
れた。
【００１９】
【発明の効果】以上、詳述したように、本発明によれば
エッチング保護膜を酸化アルミニウムにすることで、酸
化ケイ素のエッチング保護膜でみられた低い耐フッ酸性
および酸化タンタルのエッチング保護膜でみられた低い
耐ドライエッチング性の両方を改善することができる。
エッチング保護膜を酸化アルミニウムにすることで、酸
化ケイ素のエッチング保護膜でみられた低い耐フッ酸性
および酸化タンタルのエッチング保護膜でみられた低い
耐ドライエッチング性の両方を改善することができる。
【００２０】従って、本発明のアクティブマトリクス配
線基板では、エッチング工程による基板へのダメージが
小さく、液晶表示装置として用いた場合のスイッチング
素子の動作不良や断線等の発生も低減できる。
線基板では、エッチング工程による基板へのダメージが
小さく、液晶表示装置として用いた場合のスイッチング
素子の動作不良や断線等の発生も低減できる。
【図１】本発明の１実施例を示すＴＦＴマトリクス基板
のＴＦＴを含む部分での断面図。
のＴＦＴを含む部分での断面図。
【図２】従来の一般的なアクティブマトリクス基板の平
面図。
面図。
【図３】従来のＴＦＴマトリクス基板のＴＦＴを含む部
分での断面図。
分での断面図。
１ ガラス基板 ２ 走査線 ３ 信号線 ４ スイッチング素子 ５ａ エッチング保護膜（酸化アルミニウム） ５ｂ エッチング保護膜 ６ ゲート電極 ７ 酸化絶縁膜 ８ ゲート絶縁膜 ９ 半導体層 １０ エッチングストッパー層 １１ａ、１１ｂ コンタクト層 １２ ソース電極 １３ ドレイン電極 １４ 絵素電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 氏政 仁志 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 音琴 秀則 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (2)
- 【請求項１】 電極配線が基板上にマトリクス状に複数
本配設され、前記電極配線より下方で前記基板より上方
に酸化アルミニウムから成る耐エッチング性保護膜を介
在させたことを特徴とするアクティブマトリクス配線基
板。 - 【請求項２】 耐エッチング性保護膜が基板の片側全面
に直接形成されている請求項１記載のアクティブマトリ
クス配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7007593A JPH06281956A (ja) | 1993-03-29 | 1993-03-29 | アクティブマトリクス配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7007593A JPH06281956A (ja) | 1993-03-29 | 1993-03-29 | アクティブマトリクス配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06281956A true JPH06281956A (ja) | 1994-10-07 |
Family
ID=13421069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7007593A Pending JPH06281956A (ja) | 1993-03-29 | 1993-03-29 | アクティブマトリクス配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06281956A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393878B1 (ko) * | 1995-07-25 | 2003-08-06 | 가부시끼가이샤 히다치 세이사꾸쇼 | 액정표시장치 |
| JP2005078067A (ja) * | 2003-08-29 | 2005-03-24 | Prime View Internatl Co Ltd | 干渉式変調ピクセル及びその製造法 |
| JP2010165922A (ja) * | 2009-01-16 | 2010-07-29 | Idemitsu Kosan Co Ltd | 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法 |
| US7776631B2 (en) | 1994-05-05 | 2010-08-17 | Qualcomm Mems Technologies, Inc. | MEMS device and method of forming a MEMS device |
| US7846344B2 (en) | 1994-05-05 | 2010-12-07 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| JP2011119751A (ja) * | 2005-09-29 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US8928967B2 (en) | 1998-04-08 | 2015-01-06 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| US8971675B2 (en) | 2006-01-13 | 2015-03-03 | Qualcomm Mems Technologies, Inc. | Interconnect structure for MEMS device |
| US9110289B2 (en) | 1998-04-08 | 2015-08-18 | Qualcomm Mems Technologies, Inc. | Device for modulating light with multiple electrodes |
-
1993
- 1993-03-29 JP JP7007593A patent/JPH06281956A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7776631B2 (en) | 1994-05-05 | 2010-08-17 | Qualcomm Mems Technologies, Inc. | MEMS device and method of forming a MEMS device |
| US7846344B2 (en) | 1994-05-05 | 2010-12-07 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| KR100393878B1 (ko) * | 1995-07-25 | 2003-08-06 | 가부시끼가이샤 히다치 세이사꾸쇼 | 액정표시장치 |
| US8928967B2 (en) | 1998-04-08 | 2015-01-06 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| US9110289B2 (en) | 1998-04-08 | 2015-08-18 | Qualcomm Mems Technologies, Inc. | Device for modulating light with multiple electrodes |
| JP2005078067A (ja) * | 2003-08-29 | 2005-03-24 | Prime View Internatl Co Ltd | 干渉式変調ピクセル及びその製造法 |
| JP2011119751A (ja) * | 2005-09-29 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US9099562B2 (en) | 2005-09-29 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10304962B2 (en) | 2005-09-29 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8971675B2 (en) | 2006-01-13 | 2015-03-03 | Qualcomm Mems Technologies, Inc. | Interconnect structure for MEMS device |
| JP2010165922A (ja) * | 2009-01-16 | 2010-07-29 | Idemitsu Kosan Co Ltd | 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JP2001013520A (ja) | アクティブマトリックス型液晶表示装置 | |
| US6636279B2 (en) | Display device and method of manufacturing the same | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| JP2003307741A (ja) | 液晶表示装置及びその製造方法 | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| KR19980070918A (ko) | 액티브 매트릭스 ｌｃｄ 및 그 제조 방법 | |
| KR100654158B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH06281956A (ja) | アクティブマトリクス配線基板 | |
| JPH10111518A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3306488B2 (ja) | アクティブマトリクス基板 | |
| KR100632216B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100660809B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR101886861B1 (ko) | 게이트 인 패널 구조 표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JPH0764109A (ja) | 液晶表示装置 | |
| JPH06148616A (ja) | 液晶表示パネル | |
| JPH0862629A (ja) | 液晶表示装置 | |
| KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JPH06308531A (ja) | 液晶表示装置 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP3406292B2 (ja) | 液晶表示装置 |