KR0171142B1 - 광로 조절 장치의 콘택홀 배선 방법 - Google Patents

광로 조절 장치의 콘택홀 배선 방법 Download PDF

Info

Publication number
KR0171142B1
KR0171142B1 KR1019950023347A KR19950023347A KR0171142B1 KR 0171142 B1 KR0171142 B1 KR 0171142B1 KR 1019950023347 A KR1019950023347 A KR 1019950023347A KR 19950023347 A KR19950023347 A KR 19950023347A KR 0171142 B1 KR0171142 B1 KR 0171142B1
Authority
KR
South Korea
Prior art keywords
conductive layer
contact hole
insulating layer
layer
optical path
Prior art date
Application number
KR1019950023347A
Other languages
English (en)
Other versions
KR970008356A (ko
Inventor
민용기
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950023347A priority Critical patent/KR0171142B1/ko
Publication of KR970008356A publication Critical patent/KR970008356A/ko
Application granted granted Critical
Publication of KR0171142B1 publication Critical patent/KR0171142B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 광로 조절 장치의 콘택홀 주위를 평탄화시키기 위한 콘택홀 배선 방법을 개시한다. 본 발명은 구동기판상에 형성된 제1절연층을 패터닝시켜서 콘택홀 형성시키고 상기 제1절연층상에 제1도전층 및 제2절연층을 순차적으로 형성시키는 제1단계와, 상기 제2절연층을 패터닝시켜서 상기 콘택홀 주위의 상기 제1도전층을 노출시키는 제2단계와, 상기 제2절연층상에 도전체를 적층시켜서 제2도전층을 형성시킨 후 상기 제2도전층의 일부를 절단시키는 제3단계로 이루어진 것을 특징으로 하는 광로 조절 장치의 콘택홀 배선 방법에 의해 달성되며 이에 의해서 도전층간의 전기적 쇼트 현상을 방지시키고 평탄한 표면을 제공하므로 광고 조절 장치의 성능을 향상시킬 수 있다.

Description

광로 조절 장치의 콘택홀 배선 방법
제1도는 종래의 실시예에 따라서 제작된 광고 조절 장치를 개략적으로 도시한 단면도.
제2도(a) 내지 (c)는 본 발명에 광로 조절 장치를 제작하기 위한 공정도.
* 도면의 주요부분에 대한 부호의 설명
200 : 광로 조절 장치 201 : 제2도전층
본 발명은 광로 조절 장치의 콘택홀 배선 방법에 관한 것으로서, 특히 절연층의 열변형에 의한 크랙 발생시 도전층간의 쇼트 현상을 방지시키기 위한 광로 조절 장치의 콘택홀 배선 방법에 관한 것이다.
일반적으로, 광로 조절 장치(100)는 제1도에 도시되어 있는 바와 같이, 구동기판(11)상에 제1절연층(132)이 적층되어 있고 상기 제1절연층(132)상에는 식각 공정에 의하여 콘택홀(14)이 형성되어 있다.
이때, 상기 콘택홀(140)을 통하여 상기 구동기판(110)상에 형성된 패드(120)에 도전체로 이루어진 제1도전층(133)이 전기적으로 연결되어 있으며, 상기 제1도전층(133)사에는 압전 세라믹으로 이루어진 제2절연층(134)이 형성된다.
이때, 제 도에 도시되어 있는 바와 같이, 상기 패드(120)상에 형성된 단차를 완화시키기 위하여 상기 제2절연층(134)은 충분한 두께로 적층되어 있으며 이에 의하여 상기 제2절연층(134)은 열처리에 의한 열변형에 의하여 크랙(150)을 발생신킨다.
따라서, 이 후의 공정에 의하여 상기 제2절연층(134)상에 형성되는 제2도전층(도시되어 있지 않음)은 상기 크랙(150)을 통하여 상기 제1도전층(133)과 전기적으로 쇼트된다.
상기된 바와 같은 크랙(150)의 발생을 억제시키기 위한 종래의 실시예에 따르면, 세라믹 조성으로 이루어진 상기 제2절연층(134)의 열처리 공정을 개선시켜서 열변형에 의한 크랙 발생을 방지시켰으나, 이러한 개선된 열처리 공정은 세심한 주의와 숙련도를 요구할 뿐만 아니라 많은 제조 시간 및 제조비용을 요구한다는 새로운 문제점을 발생시켰다.
본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 그 목적은 구동기판상의 패드와 전기적으로 연결된 제1도전층상에 형성된 세라믹 조성의 제2절연층이 열처리에 의한 열변형에 의하여 크랙을 발생시킴으로서 상기 제2절연층상에 형성된제2도전층이 상기 제1도전층과 전기적으로 쇼트되는 것을 방지시킬 수 있는 광로 조절 장치의 콘택홀 배선 방법을 제공하는 데 있다.
상기의 목적은 구동기판상에 형성된 제1절연층을 패터닝시켜서 콘택홀을 형성시키고 상기 제1절연층상에 제1도전층 및 제2절연층을 순차적으로 형성시키는 제1단계와, 상기 제2절연층을 패터닝시켜서 상기 콘택홀 주위의 상기 제1도전층을 노출시키는 제2단계와, 상기 제2절연층상에 도전체를 적층시켜서 제2도전층을 형성시킨 후 상기 제2도전층의 일부를 절단시키는 제3단계로 이루어진 것을 특징으로 하는 광로 조절 장치의 콘택홀 배선 방법에 의해서 달성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같으며 종래 구성과 동일한 구성은 동일 도면 부호를 사용하여 설명한다.
제2도(a) 내지 (c)는 본 발명에 따른 광로 조절 장치의 콘택홀 배선 방법이 순차적으로 도시된 공정도이다.
먼저, 본 발명의 제1단계가 도시되어 있는 제2도(a)를 참조하면, 복수개의 트랜지스터(도시되어 있지 않음)가 내장되어 있는 구동기판(110)은 실리콘 산화물 또는 알루미나등으로 이루어져 있으며 상기 구동기판(110)의 표면상에는 접점 단자로 작용하는 패드(120)가 복수개 형성되어 있다.
한편, 상기 구동기판(110)상에 포스포 실리게이트 글라스 또는 다결정 실리콘을 스핀 온 코팅(spin-on coation) 공정 또는 화학 기상 증착(chemical vapour deposition) 공정에 의하여 소정 두께로 적층시킨 후 패터닝시켜서 일정한 형상의 희생막(sacrificaial layer)(131)을 형성시킨다.
또한, 상기 일정한 형상의 희생막(131)상에 질화 실리콘 또는 탄화 실리콘과 같은 규화물을 스퍼터링(sputtering) 공정 또는 화학 기상 증착 공정을 통하여 소정 두께로 적층시켜서 제1절연층(132)을 형성시킨다.
이때, 상기 제1절연층(132)을 포토 리쏘그래픽에 의하여 노광 및 현상시켜서 일정한 형상으로 패터닝시켜 콘택홀(contact hole)(140)을 형성시킨다.
즉, 상기 포토 리쏘그래픽에 의하면, 상기 제1절연층(132)상에 포토 레지스터를 도포시켜서 감광막(도시되어 있지 않음)을 형성시킨후 포토 마스크를 사용하여서 상기 감광막의 일부를 자외선에 노광시키고 현상액으로 현상시키며 이에 의해서 노출된 상기 제저　층(132)의 일부를 에칭시켜 식각시킴으로서 콘택홀(140)을 형성시키고 상기 콘택홀(140)을 통하여 상기 구동기판(110)상에 형성된 패드(120)를 노출시킨다.
그리고, 상기 콘택홀(140)이 형성된 제1절연층(132)상에 백금 또는 티타늄과 같은 도전성 금속을 증착 공정 또는 스퍼터링 공정에 의하여 소정 두께로 적층시킴으로서 제1도전층(133)을 형성시키고 상기 제1도전층(133)은 상기 콘택홀(40)을 통하여 상기 구동기판(110)상에 노출된 패드(120)와 전기적으로 연결된다.
한편, 상기 패드(120)와 전기적으로 연결되어 있는 상기 제1도전층(133)상에 Pb(Zr,Ti)O3조성의 압전 세라믹 또는 Pb(Zr,Ti)O3조성의 압전 세라믹 또는 Pb(Mg, Nb)O3조성의 전왜 세라믹을 졸-겔 공정 또는 스퍼터링 공정 또는 화학 기상 증착 공정에 의하여 소정 두께로 적층시켜서 제2절연층(134)을 형성시킨다.
이때, 상기 제2절연층(134)을 구성하고 있는 조성을 급가열 공정에 의하여 열처리시켜서 페로브스카이트(perovskite) 결정 구조로 형성시키며 이에 의해서 상기 제2절연층(134)은 인가되는 전기자에 의하여 외형이 변하게 되는 압전 특성을 나타낸다.
한편, 상기된 바와 같이 상기 제2절연층(134)을 구성하고 있는 세라믹을 급가열 공정에 의한 열처리를 수행하게 되면 상기 콘택홀(140)의 단차를 매립시키기 위하여 충분한 두께로 적층된 상기 세라믹은 열변형에 의하여 제1도에 도시되어있는 바와 같이 크랙(150)을 발생시키고 이에 의해서 상기 제1도전층(133)의 일부가 노출된다.
이때, 본 발명의 제2단계가 예시되어 있는 제2도(b)를 참조하면, 상기된 바와 같이 상기 콘택홀(140) 주위에 크랙이 발생된 상기 제2절연층(132)상이 포토 레지스터를 소정 두께로 도포시켜서 감광층(도시되어 있지 않음)을 형성시킨다.
이 후에 포토 마스크를 사용하여 상기 감광층의 일부를 자외선에 노출시킨 후 현상액으로 현상시켜서 상기 크랙이 발생된 콘택홀(140)주위의 상기 제2절연층(132)의 일부를 노출시키고 상기 노출된 제2절연층(132)을 웨트 프로세서에 의하여 식각시켜서 상기 콘택홀(140) 주위에 형성된 상기 제1도전층(133)의 일부를 노출시킨다. 그리고 상기 제2절연층(132)상에 잔존하는 감광층을 제거시킨다.
한편, 상기된 바와 같이 콘택홀(140) 주위에 노출된 상기 제1도전층(133)의 일부는 포토 마스크를 사용하는 포토 리쏘그래픽에 의하여 형성될 수 있는 반면에 본 발명의 다른 실시예에 따르면, 플라즈마 상태의 반응성 이온 식각 공정에 의하여 상기 제2절연층(132)의 일부를 식각시킴으로서 상기 제1도전층(133)의 일부를 노출시킬 수 있으나 이에 대한 상세한 설명은 본 명세서에서는 생략한다.
여기에서, 본 발명의 제3단계가 예시되어 있는 제 2 도(다)를 참조하면, 상기된 바와 같이 웨트 프로세스 또는 반응성 이온 식각 공정에 의하여 상기 제1도전층(133)의 일부가 노출되도록 일부가 식각되어 있는 상기 제2절연층(134)상에 백금 또는 티타늄과 같은 도전성 금속을 진공 증착 공정 또는 스퍼터링 공정에 의하여 소정 두께로 적층시킴으로서 제2도전층(210)을 형성시킨다.
이때, 상기 제2도전층(210)의 일부는 상기 콘택홀(140)상에 노출되어 있는 상기 제1도전층(133)상에 형성되어 있으며 이에 의해서 상기 제1도전층(133)을 매개체로하여 구동기판(110)상의 패드(120)와 전기적으로 연결되어 있다.
한편, 상기 제1도전층(133)과 제2도전층(210)의 전기적 접촉에 의한 쇼트 현상을 바지시키기 위하여 상기 제2도전층(210)상에 포토 마스크를 사용하는 포토 리쏘그래픽에 의하여 상기 제2도전층(210)의 일부를 식각시켜서 상기 제1도전층(133)과 제2도전층(210)이 단선되도록 한다.
즉, 상기 포토 리쏘그래픽에 의하여 상기 제2도전층(210)상에 포토 레지스터를 소정 두께로 도포시켜서 감광층(도시되어 있지 않음)을 형성시킨 후 포토 마스크를 사용하여 상기 감광층의 일부를 자외선에 노출시킨 후 현상액으로 현상시키며 이에 의해서 노출된 상기 제2도전층(210)의 일부를 식각시킴으로서 상기 제1도전층(133)과 상기 제2도전층(210)을 전기적으로 단선시킨다.
한편, 상기 제2도전층(210)은 상기 웨트 프로스세스에 의하여 식각될 수 있으나 본 발명의 다른 실시예에 따르면 상기 제2도전층(210)은 반응성 이온 식각 공정에 의하여 식각되어서 상기 제1도전층(133)으로부터 단선될 수 있으며 본 발명의 명세서에서는 상기 반응성 이온 식각 공정에 대하여 상세한 설명을 생략한다.
상기된 바와 같이 일부가 단선되어 있는 상기 제2도전형 (210)은 층간 절연막을 상기 제2도전층(210)상에 형성시키고 상기 희망막(131)은 불산 용액 등의 식각 용액에 의해서 용해되어 제거된다.
따라서, 상기된 바와 같은 공정에 의해서 제작된 액츄에이너튼 도시되어 있지 않은 제어 시스템으로 상기 패드를 통하여 인가되는 전기적 신호에 의하여 작동되며 이에 의해서 광원으로부터 발상된 백색광이 분리된 다수의 광속은 그의 광로가 조절된 상태로 반사되어 스크린상에 입사된다.
상기 내용은 본 발명의 바람직한 실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시키지 않는 범위내에서 본 발명에 대한 수정 및 변경을 가할 수 있음을 인식할 수 있다.
따라서, 본 발명에 따르면, 제1도전층 및 제2도전층이 전기적으로 쇼트되는 것을 방지시킬 수 있을 뿐만 아니라 평탄한 표면을 제공함으로서 광로 조절 장치의 성능을 향상시킬 수 있다.

Claims (2)

  1. 구동기판(110)상에 형성된 제1절연층(132)을 패터닝시켜서 콘택홀(140)을 형성시키고 상기 제1절연층(132)상에 제1도전층(133) 및 제2절연층(134)을 순차적으로 형성시키는 제1단계와, 상기 제2절연층(134)을 패터닝시켜서 상기 콘택홀(140) 주위의 상기 제1도전층(133)을 노출시키는 제2단계와, 상기 제2절연층(134)사에 도전체를 적층시켜서 제2도전층(210)을 형성시킨 후 상기 제2도전층(210)의 일부를 제거시키는 제3단계로 이루어진 것을 특징으로 하는 광로 조절 장치의 콘택홀 배선 방법.
  2. 제1항에 있어서, 상기 제2도전층(210)은 반응성 이온 식각에 의하여 식각되는 것을 특징으로 하는 광로 조절 장치의 콘택홀 배선 방법.
KR1019950023347A 1995-07-31 1995-07-31 광로 조절 장치의 콘택홀 배선 방법 KR0171142B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023347A KR0171142B1 (ko) 1995-07-31 1995-07-31 광로 조절 장치의 콘택홀 배선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023347A KR0171142B1 (ko) 1995-07-31 1995-07-31 광로 조절 장치의 콘택홀 배선 방법

Publications (2)

Publication Number Publication Date
KR970008356A KR970008356A (ko) 1997-02-24
KR0171142B1 true KR0171142B1 (ko) 1999-03-30

Family

ID=19422338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023347A KR0171142B1 (ko) 1995-07-31 1995-07-31 광로 조절 장치의 콘택홀 배선 방법

Country Status (1)

Country Link
KR (1) KR0171142B1 (ko)

Also Published As

Publication number Publication date
KR970008356A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
KR20010029859A (ko) 반도체 장치의 제조 방법
US5871886A (en) Sandwiched middle antireflection coating (SMARC) process
KR0171142B1 (ko) 광로 조절 장치의 콘택홀 배선 방법
KR0160892B1 (ko) 광로 조절 장치의 콘택홀 배선 방법
KR100207381B1 (ko) 광로 조절 장치의 콘택홀 배선 방법
KR100196833B1 (ko) 광로 조절 장치의 콘택홀 배선 방법
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
JP4226115B2 (ja) 半導体素子のマスク製造方法
JP3348564B2 (ja) 誘電体キャパシタの製造方法
KR0160893B1 (ko) 광로 조절 장치의 다층 배선 평탄화 방법
KR100267465B1 (ko) 광로 조절 장치의 변형부 형성방법
KR100207402B1 (ko) 광로 조절 장치의 제조 방법
JPH1079426A (ja) 層間コンタクトの形成方法及びその構造
KR0170956B1 (ko) 광로 조절 장치의 콘택홀 형성 방법
KR0181026B1 (ko) 광로 조절 장치의 제조방법
KR0166204B1 (ko) 반도체소자의 콘택부 형성방법
KR100186504B1 (ko) 반도체 소자의 폴리 플러그 제조방법
KR100333652B1 (ko) 반도체소자의콘택홀형성방법
JPH0513358A (ja) 半導体装置の製造方法
JP3028279B2 (ja) 半導体素子のビアコンタクト形成方法
KR0179707B1 (ko) 반도체 장치의 다층 배선구조 및 그 제조방법
KR0170938B1 (ko) 광로 조절 장치의 패턴 형성 방법
KR100207407B1 (ko) 광로 조절 장치의 제조방법
KR100198645B1 (ko) 반도체 소자의 패턴 방법
KR100265835B1 (ko) 반도체소자의금속배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111004

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee