JPH0513358A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0513358A JPH0513358A JP18572491A JP18572491A JPH0513358A JP H0513358 A JPH0513358 A JP H0513358A JP 18572491 A JP18572491 A JP 18572491A JP 18572491 A JP18572491 A JP 18572491A JP H0513358 A JPH0513358 A JP H0513358A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- mask
- layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 簡単な手段と少ない工程で容易かつ安価に製
造し、配線パターンの断線をなくす。 【構成】 所望の食刻用パターンをもつた小孔１０ａが
形成されたマスク基板１０を半導体基板１の主面１ａに
被着する工程と、上記マスク基板の小孔から不純物を注
入して半導体層６を形成する工程と、上記マスク基板を
半導体基板から取り外す工程とを備えている。 【効果】 マスク基板は半導体基板と別体に構成されて
使用されるから、煩雑な写真蝕刻技術が不要で、製造工
程が少なく経済的である。また、絶縁層１２が比較的薄
く形成されから、電極層１１のパターンに形成される凹
凸の段差が小さくなり、そのエツジ部に亀裂が発生して
配線パターンが断線するのを有効に防止することができ
る。
造し、配線パターンの断線をなくす。 【構成】 所望の食刻用パターンをもつた小孔１０ａが
形成されたマスク基板１０を半導体基板１の主面１ａに
被着する工程と、上記マスク基板の小孔から不純物を注
入して半導体層６を形成する工程と、上記マスク基板を
半導体基板から取り外す工程とを備えている。 【効果】 マスク基板は半導体基板と別体に構成されて
使用されるから、煩雑な写真蝕刻技術が不要で、製造工
程が少なく経済的である。また、絶縁層１２が比較的薄
く形成されから、電極層１１のパターンに形成される凹
凸の段差が小さくなり、そのエツジ部に亀裂が発生して
配線パターンが断線するのを有効に防止することができ
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板に被着さ
れたマスクを通して不純物を拡散させるにあたり、上記
マスク構造を改良した半導体装置の製造方法に関するも
のである。
れたマスクを通して不純物を拡散させるにあたり、上記
マスク構造を改良した半導体装置の製造方法に関するも
のである。
【０００２】
【従来の技術】図２は、従来の半導体装置の製造方法の
一例を示す各工程における半導体基板の断面を示す。同
図（ａ）で示すように、たとえば、ケイ素Ｓiからなる
半導体基板１の主面１ａに、これを酸化させることによ
つて、２酸化ケイ素（SiＯ2)からなる絶縁層２が被着形
成される。つぎに、同図（ｂ）で示すように、上記絶縁
層２の表面にホトレジスト膜（感光性塗膜）３が被着さ
れたのち、同図（ｃ）で示すように、所望の食刻用パタ
ーン４が形成されたマスク乾板５を対向配設し、この乾
板５を通して紫外線のような活性化光線Ａを上記ホトレ
ジスト膜３に照射する。この光線Ａの照射で、上記ホト
レジスト膜３における露光された部分３ａと、露光され
ていない部分３ｂとを形成し、上記露光された部分３ａ
を定着するとともに、露光されていない部分３ｂを洗浄
して、同図（ｄ）で示すように、上記ホトレジスト膜３
に所望の食刻用パターンをもつた開口３ｃが形成され
る。
一例を示す各工程における半導体基板の断面を示す。同
図（ａ）で示すように、たとえば、ケイ素Ｓiからなる
半導体基板１の主面１ａに、これを酸化させることによ
つて、２酸化ケイ素（SiＯ2)からなる絶縁層２が被着形
成される。つぎに、同図（ｂ）で示すように、上記絶縁
層２の表面にホトレジスト膜（感光性塗膜）３が被着さ
れたのち、同図（ｃ）で示すように、所望の食刻用パタ
ーン４が形成されたマスク乾板５を対向配設し、この乾
板５を通して紫外線のような活性化光線Ａを上記ホトレ
ジスト膜３に照射する。この光線Ａの照射で、上記ホト
レジスト膜３における露光された部分３ａと、露光され
ていない部分３ｂとを形成し、上記露光された部分３ａ
を定着するとともに、露光されていない部分３ｂを洗浄
して、同図（ｄ）で示すように、上記ホトレジスト膜３
に所望の食刻用パターンをもつた開口３ｃが形成され
る。
【０００３】つぎの同図（ｅ）で示す食刻工程におい
て、上記ホトレジスト膜３に対して耐食性を有し、かつ
上記絶縁層３を腐蝕させることができる、たとえば、フ
ツ化水素酸からなる食刻液を用いると、上記ホトレジス
ト膜３の小孔３ｃに対応する部分の絶縁層２が食刻され
て、この絶縁層２に小孔２ａが形成される。その後、上
記ホトレジスト膜３は溶剤で除去され、上記半導体基板
１の主面に小孔２ａを有する絶縁層２が同図（ｆ）で示
すように被着形成される。このようにして形成された絶
縁層２は、上記半導体基板１に同図（ｇ）で示す半導体
層６を形成するためのマスクを構成する。
て、上記ホトレジスト膜３に対して耐食性を有し、かつ
上記絶縁層３を腐蝕させることができる、たとえば、フ
ツ化水素酸からなる食刻液を用いると、上記ホトレジス
ト膜３の小孔３ｃに対応する部分の絶縁層２が食刻され
て、この絶縁層２に小孔２ａが形成される。その後、上
記ホトレジスト膜３は溶剤で除去され、上記半導体基板
１の主面に小孔２ａを有する絶縁層２が同図（ｆ）で示
すように被着形成される。このようにして形成された絶
縁層２は、上記半導体基板１に同図（ｇ）で示す半導体
層６を形成するためのマスクを構成する。
【０００４】すなわち、上記マスク２の小孔２ａから不
純物を添加して加熱すると、上記半導体基板１に半導体
層６が形成される。たとえば、上記半導体基板１がＮ形
半導体の場合には、不純物として既知のアクセプタ不純
物の１種を用い、上記半導体基板１と不純物とを加熱す
ると、上記半導体基板１中に不純物が拡散して、Ｐ形の
半導体層６が形成される。上記半導体基板１がＰ形半導
体の場合には、不純物として既知のドナー不純物を拡散
させると、Ｎ形の半導体層６が形成される。上記不純物
が半導体基板１中に拡散させている間、上記半導体基板
１の表面におけるケイ素が酸化されて、新規に２酸化ケ
イ素（SiＯ2)からなる絶縁層７が被着形成される。
純物を添加して加熱すると、上記半導体基板１に半導体
層６が形成される。たとえば、上記半導体基板１がＮ形
半導体の場合には、不純物として既知のアクセプタ不純
物の１種を用い、上記半導体基板１と不純物とを加熱す
ると、上記半導体基板１中に不純物が拡散して、Ｐ形の
半導体層６が形成される。上記半導体基板１がＰ形半導
体の場合には、不純物として既知のドナー不純物を拡散
させると、Ｎ形の半導体層６が形成される。上記不純物
が半導体基板１中に拡散させている間、上記半導体基板
１の表面におけるケイ素が酸化されて、新規に２酸化ケ
イ素（SiＯ2)からなる絶縁層７が被着形成される。
【０００５】上記小孔２ａ内における新規な絶縁層７
は、同図（ｈ）で示すように、フツ化水素酸による腐蝕
処理その他の適当な手段で除去されて、上記半導体層６
の表面を露出させる。その後、上記半導体層６の露出表
面および絶縁層２の表面に、同図（ｉ）で示すように、
たとえば、アルミニウム(Al)からなる電極層８が被着さ
れて、半導体装置が製造される。上記電極層８のパター
ンの形成は、上述した半導体層６の形成とほぼ同様の写
真蝕刻技術を用いて達成され、上記電極層８のパターン
を形成するためのマスク（図示せず）は、同図（ａ）〜
同図（ｈ）において説明したマスク２の製造と同様の工
程を経て製造される。
は、同図（ｈ）で示すように、フツ化水素酸による腐蝕
処理その他の適当な手段で除去されて、上記半導体層６
の表面を露出させる。その後、上記半導体層６の露出表
面および絶縁層２の表面に、同図（ｉ）で示すように、
たとえば、アルミニウム(Al)からなる電極層８が被着さ
れて、半導体装置が製造される。上記電極層８のパター
ンの形成は、上述した半導体層６の形成とほぼ同様の写
真蝕刻技術を用いて達成され、上記電極層８のパターン
を形成するためのマスク（図示せず）は、同図（ａ）〜
同図（ｈ）において説明したマスク２の製造と同様の工
程を経て製造される。
【０００６】
【発明が解決しようとする課題】したがつて、従来の半
導体装置の製造方法によれば、マスク２の形成にあた
り、相当に煩雑な写真蝕刻技術が要求され、半導体層６
および電極層８のパターン形成に際して、その製造工程
が多く、きわめて面倒かつ困難である。また、元来、上
記絶縁層２は、同図（ｇ）で示すように、不純物を選択
的に拡散させるためのマスクを構成するものであり、半
導体層６が形成される部分以外における上記半導体基板
１の主面１ａに上記不純物が拡散されるのを阻止する必
要がある。そのために、上記絶縁層２の膜厚が比較的に
厚くすることが要求される。このように、上記絶縁層２
の膜厚を厚くすると、半導体基板１の主面には段差が大
きな凹凸のある絶縁層２が形成されるから、この表面に
電極層８のパターンを同図（ｉ）で示すように形成した
場合、この電極層８のパターンに凹凸が形成される。し
たがつて、上記電極層８のエツジ部８ａに亀裂が発生し
て配線パターンの断線の要因となる。しかも、上記電極
層８の表面を絶縁層（図示せず）でさらに被着して、半
導体集積回路基板を構成する際、上記絶縁層２の凹凸部
がその集積化に支障をきたす。
導体装置の製造方法によれば、マスク２の形成にあた
り、相当に煩雑な写真蝕刻技術が要求され、半導体層６
および電極層８のパターン形成に際して、その製造工程
が多く、きわめて面倒かつ困難である。また、元来、上
記絶縁層２は、同図（ｇ）で示すように、不純物を選択
的に拡散させるためのマスクを構成するものであり、半
導体層６が形成される部分以外における上記半導体基板
１の主面１ａに上記不純物が拡散されるのを阻止する必
要がある。そのために、上記絶縁層２の膜厚が比較的に
厚くすることが要求される。このように、上記絶縁層２
の膜厚を厚くすると、半導体基板１の主面には段差が大
きな凹凸のある絶縁層２が形成されるから、この表面に
電極層８のパターンを同図（ｉ）で示すように形成した
場合、この電極層８のパターンに凹凸が形成される。し
たがつて、上記電極層８のエツジ部８ａに亀裂が発生し
て配線パターンの断線の要因となる。しかも、上記電極
層８の表面を絶縁層（図示せず）でさらに被着して、半
導体集積回路基板を構成する際、上記絶縁層２の凹凸部
がその集積化に支障をきたす。
【０００７】この発明は上記課題を解決するためになさ
れたもので、簡単な手段と少ない工程で容易かつ安価に
製造することができるとともに、配線パターンの断線の
おそれのない半導体装置の製造方法を提供することを目
的としている。
れたもので、簡単な手段と少ない工程で容易かつ安価に
製造することができるとともに、配線パターンの断線の
おそれのない半導体装置の製造方法を提供することを目
的としている。
【０００８】
【課題を解決するための手段】この発明による半導体装
置の製造方法は、所望の食刻用パターンをもつた小孔が
形成されたマスク基板を半導体基板の主面に被着する工
程と、上記マスク基板の小孔から不純物を注入して半導
体層を形成する工程と、上記マスク基板を半導体基板か
ら取り外す工程とを備えたことを特徴とする。
置の製造方法は、所望の食刻用パターンをもつた小孔が
形成されたマスク基板を半導体基板の主面に被着する工
程と、上記マスク基板の小孔から不純物を注入して半導
体層を形成する工程と、上記マスク基板を半導体基板か
ら取り外す工程とを備えたことを特徴とする。
【０００９】
【作用】上記製造方法によれば、マスク基板が半導体基
板と別体に構成されて使用されるものであるから、従来
のような煩雑な写真蝕刻技術が不要となり、半導体層お
よび電極層の形成に際して、その製造工程が少なくかつ
容易である。また、上記マスク基板は再使用が可能であ
るから経済的である。さらに、半導体基板の主面に形成
される絶縁層は従来のようにマスクを構成するものでな
いから、比較的薄く形成される。そのため、この電極層
のパターンに形成される凹凸の段差が小さくなり、その
エツジ部に亀裂が発生して配線パターンが断線するのを
有効に防止することができる。
板と別体に構成されて使用されるものであるから、従来
のような煩雑な写真蝕刻技術が不要となり、半導体層お
よび電極層の形成に際して、その製造工程が少なくかつ
容易である。また、上記マスク基板は再使用が可能であ
るから経済的である。さらに、半導体基板の主面に形成
される絶縁層は従来のようにマスクを構成するものでな
いから、比較的薄く形成される。そのため、この電極層
のパターンに形成される凹凸の段差が小さくなり、その
エツジ部に亀裂が発生して配線パターンが断線するのを
有効に防止することができる。
【００１０】
【実施例】以下、この発明の一実施例を図面にもとづい
て説明する。図１は、この発明による半導体装置の製造
方法の一例を示す各工程における半導体基板の断面を示
す。同図において、図１と同一部分には同一の符号を付
して、その詳しい説明を省略する。同図（ａ）で示すよ
うに、ケイ素Ｓｉからなる半導体基板１とは別体の、た
とえば、セラミツクス製のマスク基板１０が準備され
る。このマスク基板１０は、所望の食刻用パターンをも
つた小孔１０ａが形成され、同図（ｂ）で示すように、
上記半導体基板１の主面１ａに被着される。つぎに、同
図（ｃ）で示す拡散工程において、上記マスク基板１０
の小孔１０ａから既知の不純物を添加して加熱すると、
上記半導体基板１に半導体層６が形成される。上記不純
物が半導体基板１中に拡散させている間、上記半導体基
板１の表面におけるケイ素が酸化されて、新規に２酸化
ケイ素（SiＯ2)からなる絶縁層７が被着形成される。
て説明する。図１は、この発明による半導体装置の製造
方法の一例を示す各工程における半導体基板の断面を示
す。同図において、図１と同一部分には同一の符号を付
して、その詳しい説明を省略する。同図（ａ）で示すよ
うに、ケイ素Ｓｉからなる半導体基板１とは別体の、た
とえば、セラミツクス製のマスク基板１０が準備され
る。このマスク基板１０は、所望の食刻用パターンをも
つた小孔１０ａが形成され、同図（ｂ）で示すように、
上記半導体基板１の主面１ａに被着される。つぎに、同
図（ｃ）で示す拡散工程において、上記マスク基板１０
の小孔１０ａから既知の不純物を添加して加熱すると、
上記半導体基板１に半導体層６が形成される。上記不純
物が半導体基板１中に拡散させている間、上記半導体基
板１の表面におけるケイ素が酸化されて、新規に２酸化
ケイ素（SiＯ2)からなる絶縁層７が被着形成される。
【００１１】上記マスク基板１０は半導体基板１から取
り外すとともに、上記小孔１０ａ内における新規な絶縁
層７は、フツ化水素酸による腐蝕処理その他の適当な手
段で除去されて、同図（ｄ）で示すように、上記半導体
層６の全表面を平坦な露出面、すなわち、主面１ａとさ
れる。これによつて、上記半導体基板１０には、平坦な
露出面をもつた主面１ａ内に半導体層６が形成される。
その後、上記マスク基板１０と同様のマスク基板（図示
せず）を用いて、上記半導体層６の露出表面および絶縁
層１１の表面に、たとえば、アルミニウム(Al)からなる
電極層８が被着されて、半導体装置が製造される。上述
から明らかなように、上記マスク基板１０は半導体基板
１と別体に構成されて使用されるものであるから、従来
のような煩雑な写真蝕刻技術が不要となり、半導体層６
および電極層１２の形成に際して、その製造工程が少な
くかつ容易である。
り外すとともに、上記小孔１０ａ内における新規な絶縁
層７は、フツ化水素酸による腐蝕処理その他の適当な手
段で除去されて、同図（ｄ）で示すように、上記半導体
層６の全表面を平坦な露出面、すなわち、主面１ａとさ
れる。これによつて、上記半導体基板１０には、平坦な
露出面をもつた主面１ａ内に半導体層６が形成される。
その後、上記マスク基板１０と同様のマスク基板（図示
せず）を用いて、上記半導体層６の露出表面および絶縁
層１１の表面に、たとえば、アルミニウム(Al)からなる
電極層８が被着されて、半導体装置が製造される。上述
から明らかなように、上記マスク基板１０は半導体基板
１と別体に構成されて使用されるものであるから、従来
のような煩雑な写真蝕刻技術が不要となり、半導体層６
および電極層１２の形成に際して、その製造工程が少な
くかつ容易である。
【００１２】また、上記マスク基板１０は再使用が可能
であるから経済的である。さらに、同図（ｅ）で示すよ
うに、半導体基板１の主面には半導体基板１と電極層１
２との間を絶縁するための絶縁層１１が形成されるけれ
ども、この絶縁層１１は従来のようにマスクを構成する
ものでないから、比較的薄く形成される。そのため、こ
の電極層１１のパターンに形成される凹凸の段差が小さ
くなり、そのエツジ部に亀裂が発生して配線パターンが
断線するのを有効に防止することができる。
であるから経済的である。さらに、同図（ｅ）で示すよ
うに、半導体基板１の主面には半導体基板１と電極層１
２との間を絶縁するための絶縁層１１が形成されるけれ
ども、この絶縁層１１は従来のようにマスクを構成する
ものでないから、比較的薄く形成される。そのため、こ
の電極層１１のパターンに形成される凹凸の段差が小さ
くなり、そのエツジ部に亀裂が発生して配線パターンが
断線するのを有効に防止することができる。
【００１３】
【発明の効果】以上のように、この発明によれば、簡単
な手段と少ない工程で容易かつ安価に製造することがで
きるとともに、配線パターンの断線のおそれのない半導
体装置の製造方法を提供することができる。
な手段と少ない工程で容易かつ安価に製造することがで
きるとともに、配線パターンの断線のおそれのない半導
体装置の製造方法を提供することができる。
【図１】この発明による半導体装置の製造方法の一例を
示す各工程における半導体基板の断面を示す。
示す各工程における半導体基板の断面を示す。
【図２】従来の半導体装置の製造方法の一例を示す各工
程における半導体基板の断面を示す。
程における半導体基板の断面を示す。
１ 半導体基板 １ａ 主面 ６ 半導体層 １０ マスク基板 １０ａ 小孔
Claims (1)
- 【特許請求の範囲】 【請求項１】 所望の食刻用パターンをもつた小孔が形
成されたマスク基板を半導体基板の主面に被着する工程
と、上記マスク基板の小孔から不純物を注入して半導体
層を形成する工程と、上記マスク基板を半導体基板から
取り外す工程とを備えたことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18572491A JPH0513358A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18572491A JPH0513358A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513358A true JPH0513358A (ja) | 1993-01-22 |
Family
ID=16175752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18572491A Pending JPH0513358A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513358A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668018A (en) * | 1995-06-07 | 1997-09-16 | International Business Machines Corporation | Method for defining a region on a wall of a semiconductor structure |
| US20180209879A1 (en) * | 2017-01-20 | 2018-07-26 | Jeol Ltd. | Specimen Preparation Apparatus |
-
1991
- 1991-06-28 JP JP18572491A patent/JPH0513358A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668018A (en) * | 1995-06-07 | 1997-09-16 | International Business Machines Corporation | Method for defining a region on a wall of a semiconductor structure |
| US20180209879A1 (en) * | 2017-01-20 | 2018-07-26 | Jeol Ltd. | Specimen Preparation Apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0513358A (ja) | 半導体装置の製造方法 | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JPS5827335A (ja) | 半導体装置の製造方法 | |
| JPH08227850A (ja) | 導電性微細パターンの形成方法 | |
| KR19980084300A (ko) | 반사억제막을 이용한 소자분리막 형성방법 | |
| JP4534763B2 (ja) | 半導体素子の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH05283358A (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR0149229B1 (ko) | 반도체 소자 격리방법 | |
| KR0171142B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| JP2589471B2 (ja) | 半導体装置の製造方法 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS5852341B2 (ja) | 半導体装置の製造方法 | |
| JP3142343B2 (ja) | マスクパターン形成方法 | |
| KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| KR19980052471A (ko) | 반도체 소자의 제조 방법 | |
| JPS5932134A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH07161627A (ja) | アライメントマークの形成方法 | |
| KR19990003895A (ko) | 선폭 균일도를 향상시킨 사진 식각 방법 | |
| JPH07240421A (ja) | 半導体装置の配線形成方法 | |
| JPH0458168B2 (ja) |