KR0170938B1 - 광로 조절 장치의 패턴 형성 방법 - Google Patents

광로 조절 장치의 패턴 형성 방법 Download PDF

Info

Publication number
KR0170938B1
KR0170938B1 KR1019950027514A KR19950027514A KR0170938B1 KR 0170938 B1 KR0170938 B1 KR 0170938B1 KR 1019950027514 A KR1019950027514 A KR 1019950027514A KR 19950027514 A KR19950027514 A KR 19950027514A KR 0170938 B1 KR0170938 B1 KR 0170938B1
Authority
KR
South Korea
Prior art keywords
layer
photosensitive layer
etching process
planarization
dry etching
Prior art date
Application number
KR1019950027514A
Other languages
English (en)
Other versions
KR970014276A (ko
Inventor
김준모
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950027514A priority Critical patent/KR0170938B1/ko
Publication of KR970014276A publication Critical patent/KR970014276A/ko
Application granted granted Critical
Publication of KR0170938B1 publication Critical patent/KR0170938B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Optical Integrated Circuits (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 구동 기판상에 순차적으로 적층된 산화 실리콘의 희생막과 질화 실리콘의 멤브레인을 패터닝시키기 위한 방법에 관한 것으로서, 상기 멤브레인(122) 상에 제1감광층(210)과 평탄화층(220)과 제2감광층(230)을 순차적으로 형성시키고 상기 제2차감광층(230)을 패터닝시키는 제1단계와, 패터닝된 상기 제2감광층(230)을 마스크로 하여 상기 평탄화층(220)을 식각시켜서 상기 제1감광층(210)의 일부를 노출시키는 제2단계와, 상기 평탄화층(220)상에 잔존하는 제2감광층(230) 및 상기 노출된 제1감광층(210)의 일부를 제거하는 제3단계와, 상기 패터닝된 평탄화층(220)을 마스크로 하여 상기 노출된 멤브레인(122)의 일부를 2차 건식 식각 공정에 의하여 제거하여서 희생막(121)의 일부를 노출시키는 제4단계와 상기 노출된 희생막(121)의 일부 및 평탄화층(220)을 3차 건식 식각 공정에 의하여 제거한 후 상기 제1감광층(210)을 제거하는 제5단계로 이루어지며 이에 의해서 상기 멤브레인(122) 및 희생막(121)을 동일한 형상으로 패터닝시킬 수 있다.

Description

광로 조절 장치의 패턴 형성 방법
제1도는 일반적인 광로 조절 장치를 개략적으로 도시한 단면도.
제2도 (a) 내지 (e)는 본 발명에 따른 광로 조절 장치의 패턴 형성 방법을 순차적으로 도시한 공정도.
제3도는 포토레지스트의 가교 결합을 나타낸 분자 구조식.
* 도면의 주요부분에 대한 부호의 설명
110 : 구동 기판 121 : 희생막
122 : 멤브레인 210 : 제1감광층
220 : 평탄화층 230 : 제2감광층
본 발명은 광로 조절 장치의 희생막 및 멤브레인을 패터닝시키기 위한 방법에 관한 것으로서, 특히 평탄화층을 포함하는 다층 감광층을 마스크로 하는 다단계 건식 식각 공정에 의하여 희생막 및 멤브레인을 패터닝시키기 위한 광로 조절 장치의 패턴 형성 방법에 관한 것이다.
일반적으로, 광로 조절 장치(100)는 제1도에 도시되어 있는 바와 같이 제어 시스템으로부터 인가되는 전기적 신호에 의하여 집속된 광속의 광로를 조절시키기 위한 복수개의 액츄에이터(120)를 포함하고 있으며, 상기 액츄에이터(120)는 구동 기판(110)상에 순차적으로 적층된 희생막(121)과 다수의 층으로 구성된 구동부를 구비하고 있다.
이때, 상기 구동부는 멤브레인(122), 하부 전극(123), 변형부(124) 및 상부 전극(125)을 포함하는 다수의 층으로 구성되고 상기 전기적 신호에 의해서 구동되며 이에 의해서 상기 광속의 광로를 조절시킨다.
이때, 상기 희생막(121)은 인을 함유한 산화 실리콘(PSG)으로 구성되고 상기 희생막(121)상에 형성된 상기 멤브레인(122)은 질화 실리콘으로 구성된다.
한편, 상기 희생막(121)과 멤브레인(122)을 패터닝시키기 위한 종래의 일실시예에 따르면, 상기 멤브레인(122)상에 감광층(131)을 형성시킨 후 상기 감광층(131)을 포토 리쏘그래피 공정에 의하여 소정 형상으로 패터닝시키며 이에 의해서 패터닝된 상기 감광층(131)은 상기 멤브레인(122)과 희생막(121)의 마스크로 작용한다.
그러나, 패터닝되는 상기 희생막(121)과 멤브레인(122)은 토폴로지(topology)가 크거나 또는 식각할 타켓이 클 경우에 상기 감광층(131)의 식각 선택비(selectivity)는 상기 희생막(121) 및 멤브레인(122)을 구성하고 있는 산화 실리콘 및 질화 실리콘의 식각 선택비보다 크며 이에 의해서 상기 감광층은 마스크로 작용하지 못하게 된다는 문제점이 발생된다.
본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 광로 조절 장치의 희생막 및 멤브레인을 패터닝시킬 때 상기 멤브레인상에 스핀 온 글라스(SOG)로 구성된 평탄화층을 매개층으로 하는 복수의 감광층을 형성시키며 그 결과 식각 선택비가 극대화된 감광층을 마스크로 사용하는 광로 조절 장치의 패턴 형성 방법을 제공하는데 있다.
본 발명에 따른 광로 조절 장치의 패턴형성 방법은, 구동 기판상에 순차적으로 적층된 희생막 및 멤브레인상에 제1감광층과 평탄화층과 제2감광층을 순차적으로 형성시키고 상기 제2감광층을 패터닝시키는 제1단계와, 패터닝된 상기 제2감광층을 마스크로 하여 1차 식각 공정에 의해 상기 평탄화층을 식각시켜서 상기 제1감광층의 일부를 노출시키는 제2단계와, 상기 평탄화층상에 잔존하는 제2감광층 및 상기 노출된 제1감광층의 일부를 제거하는 제3단계와, 상기 패터닝된 평탄화층을 마스크로 하여 상기 노출된 멤브레인의 일부를 2차 건식 식각 공정에 의하여 제거하여서 희생막의 일부를 노출시키는 제4단계와, 상기 노출된 희생막의 일부 및 평탄화층을 제3차 건식 식각 공정에 의하여 제거한 후 상기 제1감광층(210)을 제거하는 제5단계로 이루어진다.
본 발명의 바람직한 실시예에 따르면, 상기 평탄화층은 상기 제1감광층상에 실리콘 함유 용액을 도포시킨 후 고화시킴으로서 형성된다.
본 발명의 바람직한 실시예에 따르면, 상기 2차 건식 식각 공정은 CHF3또는 CF4등의 에천트(etchant)와 산소로 이루어진 혼합 가스를 플라즈마 상태로 여기 시킨 결과 발생된 불소와 산소 라디칼을 함유하는 중성 입자들에 의하여 상기 멤브레인을 구성하는 질화 실리콘을 제거함으로서 수행된다.
또한, 본 발명의 바람직한 실시예에 따르면, 상기 3차 건식 식각 공정은 CHF3또는 CF4등의 에천트(etchant)와 아르곤으로 이루어진 혼합가스를 플라즈마 상태로 여기 시킨 결과 발생된 불소와 아르곤 라디칼을 함유하는 중성 입자들이 상기 희생막을 구성하는 산화 실리콘 및 상기 평탄화층을 구성하는 실리콘과 충돌되어서 상기 실리콘을 제거함으로서 수행된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같으며 종래 구성과 동일한 구성은 동일 도면 부호를 사용한다.
제2도(a) 내지 (e)에는 본 발명의 일실시예에 따라서 구동기판(110)상에 순차적으로 적층된 희생막(121)과 멤브레인(122)을 패터닝시키기 위한 방법이 순차적으로 도시되어 있으며 상기 희생막(121)은 인을 함유하는 산화 실리콘(PSG)으로 구성되고 상기 멤브레인(122)은 질화 실리콘으로 구성된다.
즉, 본 발명의 일실시예에 따른 광로 조절 장치의 패턴 형성 방법은 상기 멤브레인(122)상에 제1감광층(210)과 평탄화층(220)과 제2감광층(230)을 순차적으로 형성시키고 상기 제2감광층(230)을 패터닝시키는 제1단계와, 패터닝된 상기 제2감광층(230)을 마스크로 하여 상기 평탄화층(220)을 식각시켜서 상기 제1감광층(210)의 일부를 노출시키는 제2단계와, 상기 평탄화층(220)상에 잔존하는 제2감광층(230) 및 상기 노출된 제1감광층(210)의 일부를 제거하는 제3단계와, 상기 패터닝된 평탄화층(220)을 마스크로 하여 상기 노출된 멤브레인(122)의 일부를 2차 건식 식각 공정에 의하여 제거하여서 희생막(121)의 일부를 노출시키는 제4단계와, 상기 노출된 희생막(121)의 일부 및 평탄화층(220)을 3차 건식 식각 공정에 의하여 제거한 후 상기 제1감광층(210)을 제거하는 제5단계로 이루어진다.
먼저, 본 발명의 제1단계가 예시되어 있는 제2도(a)를 참조하면, 복수개의 트랜지스터가 내장된 상기 구동 기판상(110)에 인이 도핑된 실리콘 산화물(PSG)을 화학 기상 증착 공정(CVD) 또는 스퍼터링 증착 공정에 의하여 소정 두께로 적층시켜서 희생막(121)을 형성시킨다.
또한, 상기 희생막(121)상에 질화 실리콘(NO2또는 N2O3)을 화학 기상 증착 공정 또는 스퍼터링 증착 공정에 의하여 소정 두께로 적층시켜서 멤브레인(122)을 형성시킨다.
또한, 상기 멤브레인(122)상에 포토 레지스터(PR)를 소정 두께로 도포시킴으로서 제1감광층(210)을 형성시키고 상기 제1감광층(210)상에 실리콘을 함유하는 평탄화 물질을 스핀 온 코팅에 의하여 소정 두께로 도포시켜서 평탄화층(220)을 형성시키며 이에 의해서 평탄한 표면을 제공한다.
또한 상기 평탄화층(220)상에 상기 제1감광층(210)을 구성하는 포토레지스트의 조성과 동일한 조성으로 구성된 포토레지스트(PR)를 소정 두께로 도포시켜서 제2감광층(230)을 형성시킨 후 상기 제2감광층(230)을 패터닝시킨다.
이때, 상기 제1감광층(210) 및 제2감광층(230)을 구성하는 포토레지스트는 노볼락 수지와 감광성 수지(PAC; photo active compound)를 유기 용매에 용해시킴으로서 제작되며 이때 상기 감광성 수지는 상기 노볼락 수지의 현상에 의한 용해 속도를 억제시키는 억제제(inhibitor)로 작용하게 된다.
한편, 상기 제2감광층(230)을 패터닝시키기 위한 포토 리쏘그래픽 공정에 따르면 상기된 바와 같이 멤브레인(122)상에 형성된 감광층(230)을 노광시킬 때 마스크 즉 스텝퍼(stepper)에 의하여 상기 감광층(230)은 노광 영역과 비노광 영역으로 나누어진다.
여기에서, 상기 포토레지스트는 약 100℃의 온도에서 약 1시간 동안 소프트 베이킹(soft baking)처리되며 이에 의하여 상기 감광층(230)의 비노광 영역에서 상기 포토레지스트의 노볼락 수지는 제3도에 도시된 바와 같이 상기 감광성 수지와 열적으로 가교 결합(thermal crosslinking)되어서 에스테르를 형성시키며 이에 의해서 상기 포토레지스트의 내현상 특성을 향상시킨다.
또한, 상기 감광층(230)의 노광 영역에서, 상기 노볼락 수지와 감광성 수지 사이의 가교 결합은 파괴되므로 이 후의 현상 공정시 상기 포토 레지스트는 현상액에 쉽게 용해되어 제거되며 이에 의해서 상기 평탄화층(220)의 일부를 노출시킨다.
또한, 상기 평탄화층(220)을 구성하고 있는 평탄화 물질(SOG)은 상기 제1감광층(210)표면의 토폴로지(topology)에 의한 만입부를 평탄화시키기 위한 물질로서 알콜 용매계에 녹아 있는 중합체 물질의 골격에 실리콘-산소를 포함하는 용액이 널리 공지되어 있다.
즉, 상기된 바와 같이 실리콘 성분을 함유하고 있는 평탄화 물질(SOG)은 스핀 온 코팅 공정과 같은 도포 공정에 의하여 상기 제1감광층(210)상에 평탄한 상태의 소정 두께로 도포된다.
이 후에 상기 평탄화 물질은 대기 중 또는 질소 및 산소의 분위기 하에서 약 400℃ 정도의 오븐이나 영판상에서 약 1시간 정도 가열되어서 경화되며 이와 동시에 상기 평탄화 물질은 유기성 실록산으로부터 비유기성 이산화실리콘으로 변형되고 이에 의해서 평탄화층(220)이 형성된다.
한편, 본 발명의 제2단계가 예시되어 있는 제3도(b)를 참조하면, 상기된 바와 같이 패터닝된 상기 제2감광층(230)을 통하여 상기 평탄화층(220)의 일부는 노출되며 이때, 상기 평탄화층(220)을 구성하는 평탄화 물질의 구성 성분은 에천트(etchant)로 사용되는 CHF3도는 CF4가스와 아르곤 가스의 플라즈마 상태에서 발생되는 불소와 아르곤 라디칼로 구성된 중성 입자들의 충돌에 의하여 제거되고 이에 의해서 상기 제1감광층(210)의 일부를 노출시킨다.
또한, 본 발명의 제3단계가 예시되어 있는 제2도(c)를 참조하면, 상기된 바와 같이 패터닝된 상기 제2감광층(230) 및 평탄화층(220)을 통하여 노출된 상기 제1감광층(210)의 일부는 상기된 바와 같은 포토 리쏘그래피 공정에 의하여 제거되며 이와 동시에 상기 평탄화층(220)상에 잔존하는 상기 제2감광층(230)도 제거되며 이에 의해서 평탄한 표면을 갖는 상기 패터닝된 평탄화층(220) 및 상기 멤브레인(122)의 일부는 노출된다.
한편, 본 발명의 제4단계가 예시되어 있는 제2도(d)를 참조하면, 상기 평탄화층(220)을 통하여 노출된 상기 멤브레인(122)의 일부는 2차 건식 식각 공정에 의하여 제거된다.
즉, 상기 2차 건식 식각 공정은 CHF3또는 CF4등의 에천트(etchant)와 산소로 이루어진 혼합 가스를 플라즈마 상태로 여기 시킨 결과 발생된 불소와 산소 라디칼을 함유하는 중성 입자들에 의하여 상기 멤브레인을 구성하는 질화 실리콘을 제거함으로서 수행되며 이에 의해서 상기 희생막(121)의 일부를 노출시킨다.
이때, 상기 평탄화층(220)은 실리콘 성분을 함유하고 있으므로 산소 플라즈마에 대한 내성이 향상되어 있으므로 상기 2차 건식 식각 공정시 상기 멤브레인(122)의 마스크로 작용하게 되며 이에 의해서 상기 멤브레인(122)에 형성되는 패턴은 상기 평탄화층(220)에 형성된 패턴과 동일하게 유지된다.
또한, 본 발명의 제5단계가 예시되어 있는 제2도(e)를 참조하면, 상기 평탄화층(220)을 통하여 노출된 상기 희생막(121)의 일부는 아르곤 플라즈마에 의한 건식 식각 공정에 의하여 제거도어서 상기 구동 기판(110)의 일부를 노출시킨다.
즉, 상기 희생막(121)을 구성하고 있는 산화 실리콘은 에천트로 사용되는 CHF3또는 CF4등의 가스와 아르곤으로 이루어진 혼합가스를 플라즈마 상태로 여기 시킨 결과 발생된 불소와 아르곤 라디칼을 함유하는 중성입자들의 충동에 의하여 제거된다.
한편, 상기 평탄화층(220)을 구성하는 실리콘 산화물 성분도 상기 불소와 아르곤 라디칼을 함유하는 중성 입자들의 충돌에 의하여 제거된다.
따라서, 상기된 바와 같은 다단계 건식 식각 공정에 의하여 상기 구동 기판상(110)에는 동일한 형상으로 패터닝된 멤브레인(122) 및 희생막(121)이 잔존하게 되며 또한 상기 희생막(121)상에는 상기 패턴과 동일한 패턴으로 형성된 제1감광층(210)이 잔존하게 된다.
이때, 상기 제1감광층(210)은 이 후의 공정시 상기된 바와 같은 포토 리쏘그래피 공정에 의하여 제거될 수 있으며 또한 아세톤과 같은 제거제에 용해되어서 제거될 수 있다.
상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로서 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.
따라서, 본 발명에 따르면, 평탄화 물질로 이루어진 평탄화층이 개재된 복수개의 감광층을 마스크로 작용시켜서 다단계 건식 식각 공정에 의한 식각 공정을 수행함으로서 광로 조절 장치의 구동 기판상에 순차적으로 적층된 희생막과 멤브레인을 동일한 형상으로 패터닝시킬 수 있다.

Claims (6)

  1. 구동 기판(110)상에 순차적으로 적층된 산화 실리콘의 희생막(121)과 질화 실리콘의 멤브레인(122)을 패터닝시키기 위한 광로 조절 장치의 패턴 형성 방법에 있어서, 상기 멤브레인(122)상에 제1감광층(210)과 평탄화층(220)과 제2감광층(230)을 순차적으로 형성시키고 상기 제2감광층(230)을 패터닝시키는 제1단계와, 패터닝된 상기 제2감광층(230)을 마스크로 하여 상기 평탄화층(220)을 1차 건식 식각 공정에 의하여 식각시켜서 상기 제1감광층(210)의 일부를 노출시키는 제2단계와, 상기 평탄화층(220)상에 잔존하는 제2감광층(230) 및 상기 노출된 제1감광층(210)의 일부를 제거하는 제3단계와, 상기 패터닝된 평탄화층(220)을 마스크로 하여 상기 노출된 멤브레인(122)의 일부를 2차 건식 식각 공정에 의하여 제거하여서 희생막(121)의 일부를 노출시키는 제4단계와, 그리고 상기 노출된 희생막(121)의 일부 및 평탄화층(220)을 3차 건식 식각 공정에 의하여 제거한 후 상기 제1감광층(210)을 제거하는 제5단계로 이루어진 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
  2. 제1항에 있어서, 상기 제1감광층(210)과 제2감광층(230)은 동일한 물질로 구성되는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
  3. 제1항에 있어서, 상기 2차 건식 식각 공정은 산소 플라즈마 상태 하에서 수행되는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
  4. 제1항에 있어서, 상기 평탄화층(220)은 실리콘 산화물을 함유하고 있는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
  5. 제4항에 있어서, 상기 1차 건식 식각 공정 및 3차 건식 식각 공정은 아르곤 플라즈마 상태 하에서 수행되는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
  6. 제3항 또는 제5항에 있어서, 상기 건식 식각 공정의 에천트는 CHF3또는 CH4가스가 사용되는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
KR1019950027514A 1995-08-30 1995-08-30 광로 조절 장치의 패턴 형성 방법 KR0170938B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950027514A KR0170938B1 (ko) 1995-08-30 1995-08-30 광로 조절 장치의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950027514A KR0170938B1 (ko) 1995-08-30 1995-08-30 광로 조절 장치의 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR970014276A KR970014276A (ko) 1997-03-29
KR0170938B1 true KR0170938B1 (ko) 1999-03-20

Family

ID=19425128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027514A KR0170938B1 (ko) 1995-08-30 1995-08-30 광로 조절 장치의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR0170938B1 (ko)

Also Published As

Publication number Publication date
KR970014276A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US7723015B2 (en) Method for manufacturing an array of interferometeric modulators
JPH10268526A (ja) 半導体装置の製造方法およびパターン形成方法
JP4078875B2 (ja) 有機膜パターンの形成方法及び固体撮像素子の製造方法
KR0170938B1 (ko) 광로 조절 장치의 패턴 형성 방법
JP3871923B2 (ja) パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法
JPH06267843A (ja) パターン形成方法
JP2003179064A (ja) 配線パターンの形成方法
JP3585039B2 (ja) ホール形成方法
JPH06244156A (ja) パタ―ン形成法
WO2002043140A2 (en) Imaging layer as hard mask for organic low-k materials
KR0140485B1 (ko) 반도체소자의 미세패턴 제조방법
US7858516B2 (en) Method for forming fine pattern of semiconductor device
KR0170957B1 (ko) 광로 조절 장치의 패턴 형성 방법
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
KR0170950B1 (ko) 광로 조절 장치의 다층 패턴 형성 방법
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
KR0172522B1 (ko) 미세 패턴 형성을 위한 레지스트 패턴 형성 방법
KR0171142B1 (ko) 광로 조절 장치의 콘택홀 배선 방법
KR100231735B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100424186B1 (ko) 반도체소자의제조방법
KR100610762B1 (ko) 패턴 형성 방법
KR100198645B1 (ko) 반도체 소자의 패턴 방법
JPH06291097A (ja) ポリイミド樹脂膜の微細加工方法
KR0170956B1 (ko) 광로 조절 장치의 콘택홀 형성 방법
JP2985884B1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111004

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee