KR970014276A - 광로 조절 장치의 패턴 형성 방법 - Google Patents

광로 조절 장치의 패턴 형성 방법 Download PDF

Info

Publication number
KR970014276A
KR970014276A KR1019950027514A KR19950027514A KR970014276A KR 970014276 A KR970014276 A KR 970014276A KR 1019950027514 A KR1019950027514 A KR 1019950027514A KR 19950027514 A KR19950027514 A KR 19950027514A KR 970014276 A KR970014276 A KR 970014276A
Authority
KR
South Korea
Prior art keywords
layer
photosensitive layer
etching process
dry etching
planarization
Prior art date
Application number
KR1019950027514A
Other languages
English (en)
Other versions
KR0170938B1 (ko
Inventor
김준모
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950027514A priority Critical patent/KR0170938B1/ko
Publication of KR970014276A publication Critical patent/KR970014276A/ko
Application granted granted Critical
Publication of KR0170938B1 publication Critical patent/KR0170938B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Optical Integrated Circuits (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 구동 기판상에 순차적으로 적층된 산화 실리콘의 희생막과 질화 실리콘의 멤브레인을 패터닝시키기 위한 방법에 관한 것으로서, 상기 멤브레인(122)상에 제1감광층(210)과 평탄화층(220)과 제2감광층 (230)을 순차적으로 형성시키고 상기 제2감광층(230)을 패터닝시키는 제1단계와, 패터닝된 상기 제2감광층(230)을 마스크로 하여 상기 평탄화층(220)을 식각시켜서 상기 제1감광층(210)의 일부를 노출시키는 제2단계와, 상기 평탄화층(220) 상에 잔존하는 제2감광층(230) 및 상기 노출된 제1감광층(210)의 일부를 제거하는 제 3단계와, 상기 패터닝된 평탄화층(220)을 마스크로 하여 상기 노출된 맴브레인(122)의 일부를 2차 건식 식각 공정에 의하여 제거하여서 희생막(121)의 일부를 노출시키는 제4단계와, 상기 노출된 희생막(121)의 일부 및 평탄화층(220)을 3차 건식 식각 공정에 의하여 제거한 후 상기 제1감광층(210)을 제거하는 제5단계로 이루어지며 이에 의해서 상기 멤브레인(122) 및 희생 막(121)을 동일한 형상으로 패터닝시킬수 있다.

Description

광로 조절 장치의 패턴 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가) 내지 (마)는 본 발명에 따른 광로 조절 장치의 패턴 형성 방법을 순차적으로 도시한 공정도.
제3도는 포토 레지스트의 가교 결합을 나타낸 분자 구조식.

Claims (6)

  1. 구동 기판(110)상에 순차적으로 적층된 산화 실리콘의 희생막(121)과 질화 실리콘의 멤브레인(122)을 패터닝시키기 위한 광로 조절 장치의 패턴 형성 방법에 있어서, 상기 멤브레인(122)상에 제1감광층(210)과 평탄화층(220)과 제2감광층 (230)을 순차적으로 형성시키고 상기 제2감광층(230)을 패터닝시키는 제1단계와, 패터닝된 상기 제2감광층(230)을 마스크로 하여 상기 평탄화층(220)을 1차 건식 식각 공정에 의하여 식각시켜서 상기 제1감광층(210)의 일부를 노출시키는 제2단계와, 상기 평탄화층(220) 상에 잔존하는 제2감광층(230) 및 상기 노출된 제1감광층(210)의 일부를 제거하는 제3단계와, 상기 패터닝된 평탄화층(220)을 마스크로 하여 상기 노출된 멤브레인(122)의 일부를 2차 건식 식각 공정에 의하여 제거하여서 희생막(121)의 일부를 노출시키는 제4단계와, 그리고 상기 노출된 희생막(121)의 일부 및 평탄화층(220)을 3차 건식식각 공정에 의하여 제거한 후 상기 제1감광층(210)을 제거하는 제5단계로 이루어진 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
  2. 제1항에 있어서, 상기 제1감광층(210)과 제2감광층(230)은 동일한 물질로 구성되는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
  3. 제1항에 있어서, 상기 2차 건식 식각 공정은 산소 플라즈마 상태하에서 수행되는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
  4. 제1항에 있어서, 상기 평탄화층(220)은 실리콘 산화물을 함유하고 있는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
  5. 제4항에 있어서, 상기 1차 건식 식각 공정 및 3차 건식 식각 공정은 아르곤 플라즈마 상태하에서 수행되는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
  6. 제3항 또는 제5항에 있어서, 상기 건식 식각 공정은 에천트는 CHIF3또는 CF4가스가 사용되는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950027514A 1995-08-30 1995-08-30 광로 조절 장치의 패턴 형성 방법 KR0170938B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950027514A KR0170938B1 (ko) 1995-08-30 1995-08-30 광로 조절 장치의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950027514A KR0170938B1 (ko) 1995-08-30 1995-08-30 광로 조절 장치의 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR970014276A true KR970014276A (ko) 1997-03-29
KR0170938B1 KR0170938B1 (ko) 1999-03-20

Family

ID=19425128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027514A KR0170938B1 (ko) 1995-08-30 1995-08-30 광로 조절 장치의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR0170938B1 (ko)

Also Published As

Publication number Publication date
KR0170938B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
WO2002011193A3 (en) Process for photoresist descumming and stripping in semiconductor applications by nh3 plasma
JP2002318449A (ja) 位相シフト・マスク
KR970014276A (ko) 광로 조절 장치의 패턴 형성 방법
KR0122315B1 (ko) 고집적 반도체 소자의 미세패턴 형성방법
JPH04176123A (ja) 半導体装置の製造方法
KR970022470A (ko) 광로 조절 장치의 제조 방법
KR970023718A (ko) 반도체 장치의 패턴닝 방법
KR100258803B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR950015575A (ko) 감광막패턴의 형성방법
KR940018710A (ko) 홀로그램 광학 소자의 제조 방법
JPH08203821A (ja) パターン形成方法
KR950034414A (ko) 반도체소자의 감광막 패턴 제조방법
KR940007610A (ko) 산화 처리를 이용한 이중감광막 미세패턴 형성방법
KR970003564A (ko) 반도체소자의 미세패턴 제조방법
KR970014281A (ko) 광로 조절 장치의 패턴 형성 방법
KR970023705A (ko) 반도체장치의 개구부형성방법
KR970018148A (ko) 반도체소자의 미세패턴 제조방법
KR970053430A (ko) Sepox법을 이용한 반도체장치의 소자분리방법
KR970048998A (ko) 미세 패턴 형성방법
KR950004408A (ko) 반도체 장치의 폴리실리콘 패턴 형성방법
KR960042197A (ko) 마스크의 리페어(repair) 방법
KR980006317A (ko) 반도체 소자의 제조방법
KR970018032A (ko) 반도체 장치의 스몰콘택 형성방법
KR970022536A (ko) 포토마스크 및 이를 이용한 반도체 장치의 제조 방법
KR950014983A (ko) 사진식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111004

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee