KR0170957B1 - 광로 조절 장치의 패턴 형성 방법 - Google Patents
광로 조절 장치의 패턴 형성 방법 Download PDFInfo
- Publication number
- KR0170957B1 KR0170957B1 KR1019950027520A KR19950027520A KR0170957B1 KR 0170957 B1 KR0170957 B1 KR 0170957B1 KR 1019950027520 A KR1019950027520 A KR 1019950027520A KR 19950027520 A KR19950027520 A KR 19950027520A KR 0170957 B1 KR0170957 B1 KR 0170957B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- membrane
- photosensitive layer
- etching process
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000000059 patterning Methods 0.000 title claims abstract description 11
- 230000003287 optical effect Effects 0.000 title claims description 15
- 239000012528 membrane Substances 0.000 claims abstract description 36
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 18
- 229910000077 silane Inorganic materials 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000010030 laminating Methods 0.000 claims abstract description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 13
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical group C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 11
- 229920003986 novolac Polymers 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 150000001282 organosilanes Chemical class 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 150000008049 diazo compounds Chemical class 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 230000007261 regionalization Effects 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- DNONRONPDMTKGS-UHFFFAOYSA-N 1,1,2-trimethylsilinane Chemical compound C[Si]1(C(CCCC1)C)C DNONRONPDMTKGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- UWGIJJRGSGDBFJ-UHFFFAOYSA-N dichloromethylsilane Chemical compound [SiH3]C(Cl)Cl UWGIJJRGSGDBFJ-UHFFFAOYSA-N 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims description 2
- 230000008961 swelling Effects 0.000 claims description 2
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 238000002444 silanisation Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004132 cross linking Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- KAHVZNKZQFSBFW-UHFFFAOYSA-N n-methyl-n-trimethylsilylmethanamine Chemical compound CN(C)[Si](C)(C)C KAHVZNKZQFSBFW-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 125000004772 dichloromethyl group Chemical group [H]C(Cl)(Cl)* 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- VBYLGQXERITIBP-UHFFFAOYSA-N n-[dimethylamino(methyl)silyl]-n-methylmethanamine Chemical compound CN(C)[SiH](C)N(C)C VBYLGQXERITIBP-UHFFFAOYSA-N 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
- C08G2261/00—Macromolecular compounds obtained by reactions forming a carbon-to-carbon link in the main chain of the macromolecule
- C08G2261/70—Post-treatment
- C08G2261/72—Derivatisation
- C08G2261/726—Silylation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 구동 기판상에 순차적으로 적층된 산화 실리콘의 희생막과 질화 실리콘의 멤브레인을 패터닝시키기 위한 방법에 관한 것으로서, 상기 멤브레인상에 포토 레지스트를 소정 두께로 적층시킴으로서 형성된 감광층을 패터닝시키는 제1단계와, 패터닝된 상기 감광층을 유기 실란 부가 공정에 의하여 실란화층으로 전환시키는 제2단계와, 상기 실란화층을 마스크로 하여 상기 멤브레인의 일부를 1차 건식 식각 공정에 의해 식각시켜서 상기 희생막의 일부를 노출시키는 제3단계와, 상기 노출된 희생막의 일부 및 상기 실란화층을 2차 건식 식각 공정에 의하여 식각시키는 제4단계로 이루어지며 이에 의해서 상기 감광층의 식각 선택비를 극대화시켜서 상기 멤브레인 및 희생막을 원하는 형상으로 패터닝시킬 수 있다.
Description
제1도는 일반적인 광로 조절 장치를 개략적으로 도시한 단면도.
제2도 (a) 내지 (d)는 본 발명에 따른 광로 조절 장치의 패턴 형성 방법을 순차적으로 도시한 공정도.
제3도는 본 발명에 따른 유기 실란 부가 공정을 나타낸 흐름도.
제4도는 포토 레지스트의 가교 결합을 나타낸 분자 구조식.
제5도는 노볼락 수지와 유기 실란기사이의 화학 결합을 나타낸 분자 구조식.
* 도면의 주요부분에 대한 부호의 설명
110 : 구동 기판 121 : 희생막
122 : 멤브레인 210 : 감광막
220 : 실란화층
본 발명은 광로 조절 장치의 질화 실리콘과 산화 실리콘을 패터닝시키기 위한 방법에 관한 것으로서, 특히 유기 실란 부가 공정(silylation process)을 사용하여 질화 실리콘과 산화 실리콘을 패터닝시키고 식각 선택비를 향상시키기 위한 광로 조절 장치의 패턴 형성 방법에 관한 것이다.
일반적으로, 광로 조절 장치는 제1도에 도시되어 있는 바와 같이 제어 시스템으로부터 인가되는 전기적 신호에 의하여 집속된 광속의 광로를 조절시키기 위한 복수개의 액츄에이터(120)를 포함하고 있으며, 상기 액츄에이터(120)는 구동 기판(110)상에 순차적으로 적층된 희생막(121)과 멤브레인(122)을 포함하는 다수의 층으로 구성된다.
이때, 상기 희생막(121)은 인을 함유한 산화 실리콘(PSG)으로 구성되고 상기 희생막(121)상에 형성된 상기 멤브레인(122)은 질화 실리콘으로 구성된다.
한편, 상기 희생막(121)과 멤브레인(122)을 패터닝시키기 위한 종래의 일실시예에 따르면, 상기 멤브레인(122)상에 감광층(131)을 형성시킨 후 상기 감광층(131)을 포토 리쏘그래피 공정에 의하여 소정 형상으로 패터닝시키며 이에 의해서 패터닝된 상기 감광층(131)은 상기 멤브레인(122)과 희생막(121)의 마스크로 작용한다.
그러나, 패터닝되는 상기 희생막(121)과 멤브레인(122)의 토폴로지(topology)가 크거나 또는 식각할 타켓이 클경우에 상기 감광층(131)의 식각 선택비(selectivity)는 상기 희생막(121) 및 멤브레인(122)을 구성하고 있는 산화 실리콘 및 질화 실리콘의 식각 선택비보다 크며 이에 의해서 상기 감광층은 마스크로 작용하지 못하게 된다는 문제점이 발생된다.
본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 광로 조절 장치의 희생막 및 멤브레인을 패터닝시킬 때 상기 멤브레인상에 도포되어 패터닝된 감광층에 유기 실란 부가 공정(silylation process)을 수행하며 이에 의해서 식각 선택비가 극대화된 감광층을 마스크로 사용하는 광로 조절 장치의 패턴 형성 방법을 제공하는데 있다.
본 발명에 따른 광로 조절 장치의 패턴 형성 방법은, 구동 기판상에 순차적으로 적층된 희생막 및 멤브레인상에 포토 레지스트를 소정 두께로 적층시킴으로서 형성된 감광층을 패터닝시키는 제1단계와, 패터닝된 상기 감광층을 유기 실란 부가 공정(silylation process)에 의하여 실란화층으로 전환시키는 제2단계와, 상기 실린화층을 마스크로 하여 상기 멤브레인의 일부를 1차 건식 식각 공정에 의해 식각시켜서 상기 희생막의 일부를 노출시키는 제3단계와, 상기 노출된 희생막의 일부 및 상기 실란화층을 2차 건식 식각 공정에 의하여 식각시키는 제4단계로 이루어진다.
본 발명의 일실시예에 따르면, 상기 유기 실란 부가 공정에 의하여 형성된 실란화층은 상기 멤브레인상에 패터닝된 감광층을 노광시킨 후 상기 노광된 감광층을 액체 상태 또는 기체 상태의 유기 실란기를 함유하는 실리레이션 에이전트에 침지시키거나 또는 노출시킴으로서 형성된다.
본 발명의 바람직한 실시예에 따르면, 상기 실리레이션 에이전트는 헥사메틸디실란(HMDS; hexamethyl disilazane) 또는 n,n-디메틸라미노 트리메틸실란(TMSDMA; n,n-dimethylamano trimethylsilane)과 같은 화합물로 이루어진다.
또한, 본 발명의 바람직한 실시예에 따르면, 상기 포토 레지스트는 상기 실리레이션 에이전트의 유기 실란기와 반응하여 팽윤 현상을 나타내는 디아조화합물을 함유하는 노볼락계 포토 레지스트로 이루어져 있다.
본 발명의 바람직한 실시예에 따르면, 상기 건식 식각 공정은 이방성 에칭 특성을 나타내는 플라즈마 이온 식각 공정에 의하여 수행된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같으며 종래 구성과 동일한 구성은 동일 도면 부호를 사용한다.
제2도(a) 내지 (d)에는 본 발명의 일실시예에 따라서 구동기판(110)상에 순차적으로 적층된 희생막(121)과 멤브레인(122)을 패터닝시키기 위한 방법이 순차적으로 도시되어 있으며 상기 희생막(121)은 산화 실리콘으로 구성되고 상기 멤브레인(122)은 질화 실리콘으로 구성된다.
즉, 본 발명의 일실시예에 따른 광로 조절 장치의 패턴 형성방법은 상기 멤브레인(122)상에 포토 레지스트를 소정 두께로 적층시킴으로서 형성된 감광층(210)을 패터닝시키는 제1단계와, 패터닝된 상기 감광층(210)을 유기 실란 부가 공정에 의하여 실란화층(220)으로 전환시키는 제2단계와, 상기 실란화층(220)을 마스크로 하여 상기 멤브레인(122)의 일부를 1차 건식 식각 공정에 의해 식각시켜서 상기 희생막(121)의 일부를 노출시키는 제3단계와, 상기 노출된 희생막(121)의 일부 및 상기 실란화층(220)을 2차 건식 식각 공정에 의하여 식각시키는 제4단계로 이루어진다.
먼저, 본 발명의 제1단계가 예시되어 있는 제2도(a)를 참조하면, 복수개의 트랜지스터가 내장된 상기 구동 기판(110)상에 인이 도핑된 실리콘 산화물(PSG)을 화학 기상 증착 공정(CVD)에 의하여 소정 두께로 적층시켜서 희생막(121)을 형성시키며 상기 희생막(121)상에 질화 실리콘을 화학 기상 증착 공정 또는 스퍼터링 공정에 의하여 소정 두께로 적층시켜서 멤브레인(122)을 형성시킨다.
또한, 상기 멤브레인(122)상에 포토 레지스터(PR)를 소정 두께로 도포시킴으로서 감광층(210)을 형성시키며 상기 감광층(210)은 포토 마스크를 사용하는 포토 리쏘그래피 공정에 의하여 소정 형상으로 패터닝된다.
한편, 본 발명의 바람직한 실시예에 따르면 상기 포토 레지스터는 이후에 실시되는 유기 실란 부가 공정시 실리레이션 에이젠트에 함유된 유기 실란기와 결합될 수 있는 디아조 화합물 함유의 노볼락계 포토 레지스트를 포함한다.
즉, 상기 포토 레지스트는 노볼락 수지와 감광성 수지(PAC; photo active compound)를 유기 용매에 용해시킴으로서 제작되며 이때 상기 감광성 수지는 상기 노볼락 수지의 현상에 의한 용해 속도를 억제시키는 억제제(inhibitor)로 작용하게 된다.
이때, 포토 리쏘그래픽 공정에 따르면 상기된 바와 같이 멤브레인(122)상에 형성된 감광층(210)을 노광시킬때 마스크 즉 스텝퍼(stepper)에 의하여 상기 감광층(210)은 노광 영역과 비노광 영역으로 나누어진다.
여기에서, 상기 포토 레지스트는 약 100℃의 온도에서 약 1시간 내지 2시간동안 소프트 베이킹(soft baking)처리되며 이에 의하여 상기 감광층(210)의 비노광 영역에서 상기 포토 레지스트의 노볼락 수지는 제4도에 도시된 바와 같이 상기 감광성 수지와 열적으로 가교 결합(thermal crosslinking)되어서 에스테르를 형성시키며 이에 의해서 상기 포토 레지스트의 내현상 특성을 향상시킨다.
또한, 상기 감광층(210)의 노광영역에서, 상기 노볼락 수지와 감광성 수지사이의 가교 결합은 파괴되므로 이후의 현상 공정시 상기 포토 레지스트는 현상액에 쉽게 용해되어 제거되며 이에 의해서 상기 멤브레인(122)의 일부를 노출시킨다.
한편, 본 발명의 제2단계가 예시되어 있는 제3도(b)를 참조하면, 상기된 바와 같이 상기 멤브레인(122)의 일부를 노출시키도록 패터닝된 감광층(210)을 실란화층(220)으로 전환시키기 위하여 유기 실란 부가 공정을 수행한다.
이때, 상기 유기 실란 부가 공정은 제3도에 도시되어 있는 바와 같이, 상기 멤브레인(122)상에 잔존하는 감광층(210)을 노광시킨후(도면 부호(310) 참조), 상기 노광된 감광층(210)을 액체 상태 또는 기체 상태의 실리레이션 에이전트(silylation agent)에 침지시키거나 노출시킴으로서 수행된다(도면 부호(320) 참조).
한편, 본 발명의 실시예에 따르면, 상기 실리레이션 에이전트는 헥사메틸디실라잔(HMDS; hexamethyl disilazane), n,n-디메틸라미노트리메틸실라잔(TMSDMA; n,n-dimethylamano trimethylsilane), 디클로로메틸실란(DCMS; dichloromethylsilane), 또는 비스-디메틸라미노-메틸실란(D-DMAMS; bis-dimethylamino-methylsilane)와 같은 유기 실란기를 함유하는 화합물로 이루어져 있다.
특히, 본 발명의 바람직한 실시예에 따르면, 상기 실리레이션 에이젠트로서 상기 헥사메틸디실라잔 또는 n,n-디메틸라미노 트리메틸실라잔과 같은 화합물이 유용하게 사용된다.
따라서 상기된 바와 같이 노광된 상기 감광층(210)을 유기 실란기를 함유하는 화합물 용액에 침지시키거나 또는 상기 화합물의 증기에 노출시키며 이에 의해서 상기 감광층(210)은 실리콘 성분을 함유하는 실란화층(220)으로 전환되고 그 결과 산소 플라즈마에 대한 내성을 향상시킨다.
즉, 상기 감광층(210)을 노광시킴으로서 상기 노볼락 수지와 감광성 수지사이의 열적 가교 결합은 파괴되며 이러한 상태에서 상기 노볼락 수지는 상기 유기 실란 부가 공정에 의하여 상기 실리레이션 에이젠트에 함유된 유기 실란기와 결합된다.
한편, 제5도는 실리레이션 에이젠트로 헥사메틸디실라잔(HMDS)를 사용하였을때 상기 노볼락 수지와 유기 실란기사이의 화학결합을 나타낸 식이며 이에 의해서 상기 감광층(210)은 실리콘 성분을 함유하는 실란화층(220)으로 전환된다.
따라서, 상기된 바와 같이 실리콘 성분을 함유하는 상기 실란화층(220)은 산소 플라즈마에 대한 내성이 향상되어 있으므로 식각 선택비가 극대화되며 또한 상기 멤브레인은 상기 실란화층(220)을 통하여 노출된다.
이때, 본 발명의 제3단계가 예시되어 있는 제2도(c)를 참조하면, 상기된 바와 같이 노출된 상기 멤브레인(122)의 일부는 상기 실란화층(220)을 마스크로 하여서 1차 건식 식각 공정에 의해 제거되며 이에 의해서 상기 희생막(121)의 일부는 노출된다.
여기에서, 상기 건식 식각 공정은 산소 플라즈마하에서 CF4또는 CHF3등으로 구성된 에천트(etchant)의 에칭 작용에 의하여 수행되고 그 결과 상기 멤브레인(122)을 구성하는 질화 실리콘은 제거되며 이에 의해서 형성된 상기 멤브레인(122)상의 패턴은 상기 실란화층(220)의 패턴과 동일하고 또한 상기 희생막(210)의 일부는 노출된다.
즉, 상기된 바와 같이 유기 실란 부가 공정에 의하여 상기 감광층(210)으로부터 전환된 상기 실란화층(220)은 실리콘을 함유하고 있는 결과 산소 플라즈마에 대한 내성을 구비하므로 식각 선택비가 극대화되며 이에 의해서 상기 실란화층(220)은 상기 멤브레인(122)에 대한 식각 마스크로 작용하게 된다.
한편, 본 발명의 제4단계가 예시되어 있는 제3도 (d)를 참조하면, 상기 1차 건식 식각 공정에 의하여 패터닝된 상기 멤브레인(122)의 일부 및 실란화층(220)을 통하여 노출된 상기 희생막(121)의 일부는 2차 건식 식각 공정에 의하여 제거되며 이때, 상기 실란화층(220)은 상기 2차 건식 식각 공정에 의해서 동시에 제거된다.
즉, 본 발명의 일실시예에 따른 2차 건식 식각 공정은 아르곤 플라즈마하에서 CHF3또는 CF4와 같은 에천트의 에칭 작용에 의하여 수행되며 이에 의해서 상기 희생막(121)을 구성하고 있는 산화 실리콘은 제거되고 그 결과 상기 희생막(121)은 상기 실란화층(220)에 형성된 패턴과 동일한 패턴으로 형성된다.
한편, 2차 건식 식각 공정에 의하여 상기 희생막(121)을 구성하는 산화 실리콘의 식각 선택비와 상기 실란화층(220)에 함유된 실리콘 성분의 식각 선택비는 동일하므로 상기된 바와 같이 상기 희생막(121)이 제거되는 동시에 상기 실란화층(220)도 제거되며 이에 의해서 상기 구동 기판(110)상에는 소정 형상으로 패터닝된 희생막(121) 및 멤브레인(122)이 잔존하게 된다.
상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.
따라서, 본 발명에 따르면, 유기 부가 실란 공정에 의하여 감광층의 식각 선택비를 극대화시킴으로서 광로 조절 장치의 구동 기판상에 적층된 희생막과 멤브레인은 소정 형상으로 패터닝시킬 수 있다.
Claims (8)
- 구동 기판(110)상에 순차적으로 적층된 산화 실리콘의 희생막(121)과 질화 실리콘의 멤브레인(122)을 패터닝시키기 위한 광로 조절 장치의 패턴 형성 방법에 있어서, 상기 멤브레인(122)상에 포토 레지스트를 소정 두께로 적층시킴으로서 형성된 감광층(210)을 패터닝시키는 제1단계와, 패터닝된 상기 감광층(210)을 유기 실란 부가 공정에 의하여 실란화층(220)으로 전환시키는 제2단계와, 상기 실란화층(220)을 마스크로 하여 상기 멤브레인(122)의 일부를 1차 건식 식각 공정에 의해 식각시켜서 상기 희생막(121)의 일부를 노출시키는 제3단계와, 그리고 상기 노출된 희생막(121)의 일부 및 상기 실란화층(220)을 2차 건식 식각 공정에 의하여 식각시키는 제4단계로 이루어진 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
- 제1항에 있어서, 상기 유기 실란 부가 공정은 상기 멤브레인(122)상에 잔존하는 감광층(210)을 노광시킨 후, 상기 노광된 감광층(210)을 액체 상태 또는 기체 상태의 실리레이션 에이전트에 침지시키거나 노출시킴으로서 수행되는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
- 제2항에 있어서, 상기 실리레이션 에이전트는 유기 실란기를 함유하는 화합물로 이루어져 있는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
- 제3항에 있어서, 상기 실리레이션 에이전트는 헥사메틸디실라잔(HMDS), n,n-디메틸라미노 트리메틸실라잔(TMSDMA), 디클로로메틸실란(DCMS;), 또는 비스-디메틸라미노-메틸실란(D-DMAMS)중 적어도 하나의 화합물로 이루어져 있는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
- 제1항 내지 제4항중 적어도 하나의 항에 있어서, 상기 감광층(210)은 상기 실리레이션 에이전트의 유기 실란기와 반응하여 팽윤 현상을 나타내는 포토 레지스트로 이루어져 있는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
- 제5항에 있어서, 상기 포토 레지스트는 디아조화합물을 함유하는 노볼락계 포토레지스트로 이루어져 있는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
- 제1항에 있어서, 상기 1차 건식 식각 공정은 산소 플라즈마 이온 식각 공정에 의하여 수행되는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
- 제7항에 있어서, 상기 2차 건식 식각 공정은 아르곤 플라즈마 이온 식각 공정에 의하여 수행되는 것을 특징으로 하는 광로 조절 장치의 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950027520A KR0170957B1 (ko) | 1995-08-30 | 1995-08-30 | 광로 조절 장치의 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950027520A KR0170957B1 (ko) | 1995-08-30 | 1995-08-30 | 광로 조절 장치의 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970014281A KR970014281A (ko) | 1997-03-29 |
| KR0170957B1 true KR0170957B1 (ko) | 1999-03-20 |
Family
ID=19425134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950027520A KR0170957B1 (ko) | 1995-08-30 | 1995-08-30 | 광로 조절 장치의 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170957B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574930B1 (ko) * | 1999-12-30 | 2006-04-28 | 삼성전자주식회사 | 멤브레인 보호막을 구비하는 멤브레인 블랭크 마스크 및그 제조방법 |
-
1995
- 1995-08-30 KR KR1019950027520A patent/KR0170957B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574930B1 (ko) * | 1999-12-30 | 2006-04-28 | 삼성전자주식회사 | 멤브레인 보호막을 구비하는 멤브레인 블랭크 마스크 및그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970014281A (ko) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0777809A (ja) | シリレーションを利用したパターン形成方法 | |
| KR20010015280A (ko) | 포토레지스트패턴의 형성방법 | |
| JP2008310334A (ja) | フォトレジストパターン用保護膜の形成方法及びこれを用いた微細パターンの形成方法 | |
| KR20030044476A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| JPH08203929A (ja) | 半導体装置の製造方法 | |
| KR0170957B1 (ko) | 광로 조절 장치의 패턴 형성 방법 | |
| JP2000031025A (ja) | レジストパターンの形成方法 | |
| JPH02222951A (ja) | 耐酸素プラズマ性フオトレジスト | |
| US6287750B1 (en) | Method of manufacturing semiconductor device in which opening can be formed with high precision | |
| JP2674589B2 (ja) | レジストパターンの形成方法 | |
| KR0170950B1 (ko) | 광로 조절 장치의 다층 패턴 형성 방법 | |
| JPH06244156A (ja) | パタ―ン形成法 | |
| KR0170938B1 (ko) | 광로 조절 장치의 패턴 형성 방법 | |
| JPH0669118A (ja) | レジストパターンの形成方法 | |
| US8221961B2 (en) | Method of manufacturing semiconductor devices | |
| KR100870326B1 (ko) | 반도체 소자의 하드 마스크 패턴 형성방법 | |
| JP2009109768A (ja) | レジストパターン形成方法 | |
| KR100610762B1 (ko) | 패턴 형성 방법 | |
| KR0172522B1 (ko) | 미세 패턴 형성을 위한 레지스트 패턴 형성 방법 | |
| KR100342874B1 (ko) | 이종 감광막을 이용한 콘택 형성방법 | |
| KR100424186B1 (ko) | 반도체소자의제조방법 | |
| KR20030032179A (ko) | 레지스트 패턴의 형성방법 | |
| KR0170956B1 (ko) | 광로 조절 장치의 콘택홀 형성 방법 | |
| KR100447974B1 (ko) | 감광막 패턴 형성방법 | |
| JP2521329B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030930 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |