JPH08203929A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08203929A JPH08203929A JP7013770A JP1377095A JPH08203929A JP H08203929 A JPH08203929 A JP H08203929A JP 7013770 A JP7013770 A JP 7013770A JP 1377095 A JP1377095 A JP 1377095A JP H08203929 A JPH08203929 A JP H08203929A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- gate electrode
- film
- pattern
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 claims abstract description 38
- 238000010894 electron beam technology Methods 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 22
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229920000193 polymethacrylate Polymers 0.000 claims description 22
- 229920003229 poly(methyl methacrylate) Polymers 0.000 abstract 2
- 239000004926 polymethyl methacrylate Substances 0.000 abstract 2
- 229920003986 novolac Polymers 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920013716 polyethylene resin Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229920002845 Poly(methacrylic acid) Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- -1 azide compound Chemical class 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0277—Electrolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/143—Electron beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
- Materials For Photolithography (AREA)
Abstract
(57)【要約】
【目的】 Ｔ字型ゲート電極を形成するレジスト層のパ
ターン形成工程において、高度な寸法制御を可能とする
製造方法を提供する。 【構成】 半導体基板上に電子線レジスト膜を形成して
開口パターンを形成し、該電子線レジスト膜上にフォト
レジスト膜を形成して、前記開口パターンが露出するよ
うフォトレジスト膜に開口パターンを形成し、該２つの
開口パターンを通して断面形状がＴ字型のゲート電極を
形成する工程が含まれる半導体装置の製造方法におい
て、前記電子線レジストにポリメタクリレート系電子線
レジストを用い、前記フォトレジストにフェノール性水
酸基含有スチレン樹脂系ネガレジストを用いる。
ターン形成工程において、高度な寸法制御を可能とする
製造方法を提供する。 【構成】 半導体基板上に電子線レジスト膜を形成して
開口パターンを形成し、該電子線レジスト膜上にフォト
レジスト膜を形成して、前記開口パターンが露出するよ
うフォトレジスト膜に開口パターンを形成し、該２つの
開口パターンを通して断面形状がＴ字型のゲート電極を
形成する工程が含まれる半導体装置の製造方法におい
て、前記電子線レジストにポリメタクリレート系電子線
レジストを用い、前記フォトレジストにフェノール性水
酸基含有スチレン樹脂系ネガレジストを用いる。
Description
【０００１】
【産業上の利用分野】この発明は、断面がＴ字型の電極
を有する半導体装置の製造方法に関する。
を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＧａＡｓＭＥＳＦＥＴやＡｌＧａＡｓ／
ＧａＡｓＨＥＭＴは、マイクロ波帯域での低雑音アンプ
として用いられている。このＭＥＳＦＥＴやＨＥＭＴに
おいて、低雑音増幅特性を向上させるために特にゲート
電極は、半導体層に接するゲート長が短く、かつ低抵抗
であり、寄生容量を下げるものであることが要求されて
いる。このため従来より下部寸法が小さく、上部に大き
な低抵抗の部分を設けた断面がＴ字型の低抵抗ゲート電
極が用いられている。
ＧａＡｓＨＥＭＴは、マイクロ波帯域での低雑音アンプ
として用いられている。このＭＥＳＦＥＴやＨＥＭＴに
おいて、低雑音増幅特性を向上させるために特にゲート
電極は、半導体層に接するゲート長が短く、かつ低抵抗
であり、寄生容量を下げるものであることが要求されて
いる。このため従来より下部寸法が小さく、上部に大き
な低抵抗の部分を設けた断面がＴ字型の低抵抗ゲート電
極が用いられている。
【０００３】このＴ字型電極の製造方法としては、ゲー
ト長を規定する微細なパターンの形成には特に解像度の
高いポリメタクリレート系電子線レジストを使用し、低
抵抗部分のパターンの形成にはノボラック系フォトレジ
ストを使用して作製した方法がある。また、ゲート電極
の配線用引き出し部分はゲート電極に比べて面積が大き
いため、ゲート電極部分と同じプロセスでスループット
に劣る電子線露光を用いて形成することは不適切であ
り、遠紫外線（波長が２９０ｎｍ以下）露光によって形
成する方法が知られている。
ト長を規定する微細なパターンの形成には特に解像度の
高いポリメタクリレート系電子線レジストを使用し、低
抵抗部分のパターンの形成にはノボラック系フォトレジ
ストを使用して作製した方法がある。また、ゲート電極
の配線用引き出し部分はゲート電極に比べて面積が大き
いため、ゲート電極部分と同じプロセスでスループット
に劣る電子線露光を用いて形成することは不適切であ
り、遠紫外線（波長が２９０ｎｍ以下）露光によって形
成する方法が知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、ゲート
長を規定するパターンの形成にポリメタクリレート系電
子線レジストを使用し、低抵抗部分のパターンの形成に
ノボラック系フォトレジストを使用するＴ字型ゲートの
製造方法では、レジスト間に２種のレジストの混合した
層である不溶化層が形成されるため、ポリメタクリレー
ト系レジストに電子線露光によって形成したパターンの
開口寸法が低抵抗部分のパターン形成工程において変動
してしまい、寸法の変動を予測したパターンの形成が必
要であるという問題点があった。
長を規定するパターンの形成にポリメタクリレート系電
子線レジストを使用し、低抵抗部分のパターンの形成に
ノボラック系フォトレジストを使用するＴ字型ゲートの
製造方法では、レジスト間に２種のレジストの混合した
層である不溶化層が形成されるため、ポリメタクリレー
ト系レジストに電子線露光によって形成したパターンの
開口寸法が低抵抗部分のパターン形成工程において変動
してしまい、寸法の変動を予測したパターンの形成が必
要であるという問題点があった。
【０００５】また、ノボラック系フォトレジストはポジ
タイプのレジストであるため、断面形状を好ましい形状
であるアンダーカットとするには、従来の露光、現像工
程の他に反転工程が必要であるという問題点があった。
タイプのレジストであるため、断面形状を好ましい形状
であるアンダーカットとするには、従来の露光、現像工
程の他に反転工程が必要であるという問題点があった。
【０００６】さらに、ゲート電極の配線用引き出し部分
の形成に電子線露光を用いず、遠紫外線露光を用いて、
ポリメタクリレート系電子線レジストにパターン形成す
る場合には、低抵抗部分のパターン形成に用いる露光装
置のほかに、遠紫外線露光装置が必要であるという問題
点があった。
の形成に電子線露光を用いず、遠紫外線露光を用いて、
ポリメタクリレート系電子線レジストにパターン形成す
る場合には、低抵抗部分のパターン形成に用いる露光装
置のほかに、遠紫外線露光装置が必要であるという問題
点があった。
【０００７】
【課題を解決するための手段】これらの問題点に鑑み本
発明では、半導体基板上に電子線レジスト膜を形成して
開口パターンを形成し、該電子線レジスト膜上にフォト
レジスト膜を形成して、前記開口パターンが露出するよ
うフォトレジスト膜に開口パターンを形成し、該２つの
開口パターンを通して断面形状がＴ字型のゲート電極を
形成する工程が含まれる半導体装置の製造方法におい
て、前記電子線レジストがポリメタクリレート系電子線
レジストであり、前記フォトレジストがフェノール性水
酸基含有スチレン樹脂系ネガレジストであることを特徴
とする。
発明では、半導体基板上に電子線レジスト膜を形成して
開口パターンを形成し、該電子線レジスト膜上にフォト
レジスト膜を形成して、前記開口パターンが露出するよ
うフォトレジスト膜に開口パターンを形成し、該２つの
開口パターンを通して断面形状がＴ字型のゲート電極を
形成する工程が含まれる半導体装置の製造方法におい
て、前記電子線レジストがポリメタクリレート系電子線
レジストであり、前記フォトレジストがフェノール性水
酸基含有スチレン樹脂系ネガレジストであることを特徴
とする。
【０００８】
【作用】本発明によればゲート長のパターン形成工程に
おいて、電子線露光により形成されたパターン寸法は、
低抵抗部分のパターン形成工程においても変動すること
がない。これは、フォトレジストとして用いるフェノー
ル性水酸基含有スチレン樹脂系ネガレジストが従来のノ
ボラック系レジストと異なり、ポリメタクリレート系電
子線レジストとの間に不溶化層を形成しないためであ
る。これはノボラック系レジストとフェノール系レジス
トの主成分であるポリマー構造の違いに依存する。
おいて、電子線露光により形成されたパターン寸法は、
低抵抗部分のパターン形成工程においても変動すること
がない。これは、フォトレジストとして用いるフェノー
ル性水酸基含有スチレン樹脂系ネガレジストが従来のノ
ボラック系レジストと異なり、ポリメタクリレート系電
子線レジストとの間に不溶化層を形成しないためであ
る。これはノボラック系レジストとフェノール系レジス
トの主成分であるポリマー構造の違いに依存する。
【０００９】ノボラック系レジストは、図１のようにノ
ボラック樹脂構造を主鎖としたポリマーであり、図２の
ポリメタクリレート系レジストのポリエチレン樹脂構造
を主鎖としたポリマーとはその構造が大きく異なる。こ
のため互いのレジストの少量の混入により樹脂の特性が
大きく変化してしまい、それぞれの露光・現像システム
に支障を来し、その結果現像されない混合物として不溶
化層が形成される。
ボラック樹脂構造を主鎖としたポリマーであり、図２の
ポリメタクリレート系レジストのポリエチレン樹脂構造
を主鎖としたポリマーとはその構造が大きく異なる。こ
のため互いのレジストの少量の混入により樹脂の特性が
大きく変化してしまい、それぞれの露光・現像システム
に支障を来し、その結果現像されない混合物として不溶
化層が形成される。
【００１０】これに対して、図３のフェノール性水酸基
含有スチレン樹脂系レジストは、フェノール性水酸基含
有スチレン樹脂に感光剤としてアジド化合物を加えて２
４０〜４９０ｎｍに感度をもつようにした、有機アルカ
リ現像液で現像可能なネガタイプのレジストを指す。し
たがって、図３に示すようにポリメタクリレート系レジ
ストと同じくポリエチレン樹脂構造を主鎖としているた
め、少量であればお互いのレジストの混入があっても樹
脂の特性があまり変化せず、それぞれの露光・現像シス
テムが機能するため不溶化層は形成されない。
含有スチレン樹脂系レジストは、フェノール性水酸基含
有スチレン樹脂に感光剤としてアジド化合物を加えて２
４０〜４９０ｎｍに感度をもつようにした、有機アルカ
リ現像液で現像可能なネガタイプのレジストを指す。し
たがって、図３に示すようにポリメタクリレート系レジ
ストと同じくポリエチレン樹脂構造を主鎖としているた
め、少量であればお互いのレジストの混入があっても樹
脂の特性があまり変化せず、それぞれの露光・現像シス
テムが機能するため不溶化層は形成されない。
【００１１】また、フェノール性水酸基含有スチレン樹
脂系レジストはネガタイプのレジストであるため、ノボ
ラック系フォトレジストとは異なり反転工程が不要で、
通常の露光・現像工程で断面形状をアンダーカットにで
きるため工程が簡略化される。
脂系レジストはネガタイプのレジストであるため、ノボ
ラック系フォトレジストとは異なり反転工程が不要で、
通常の露光・現像工程で断面形状をアンダーカットにで
きるため工程が簡略化される。
【００１２】露光に使用する光源の波長は、フェノール
性水酸基含有スチレン樹脂系ネガレジストが感光度をも
つ２４０ｎｍ〜４９０ｎｍが利用可能であるため、一般
的に使用されるステッパ等の露光装置を用いて容易にゲ
ート電極の配線用引き出し部分をポリメタクリレート系
電子線レジストに形成することができる。
性水酸基含有スチレン樹脂系ネガレジストが感光度をも
つ２４０ｎｍ〜４９０ｎｍが利用可能であるため、一般
的に使用されるステッパ等の露光装置を用いて容易にゲ
ート電極の配線用引き出し部分をポリメタクリレート系
電子線レジストに形成することができる。
【００１３】
【実施例】以下、本発明の実施例を図を用いて説明す
る。なお、ポリメタクリレート系電子線レジストは、ポ
リメタクリレート樹脂単体のみでなく、密着性の強化、
感度調整等の目的でポリメタクリル酸を１〜２５ｍｏｌ
％共重合させたものを用いることもある。
る。なお、ポリメタクリレート系電子線レジストは、ポ
リメタクリレート樹脂単体のみでなく、密着性の強化、
感度調整等の目的でポリメタクリル酸を１〜２５ｍｏｌ
％共重合させたものを用いることもある。
【００１４】・実施例１ 図４（ａ）に示すように、半導体基板５上にＣＶＤ
法にて酸化ケイ素よりなる絶縁膜６（２０００Å）を被
覆し、その上にポリメタクリレート系電子線レジストと
して東京応化社製ＯＥＢＲ１０００を塗布し、２００℃
で１分ホットプレート上でベークして厚さ２０００Åの
レジスト層７を形成する。
法にて酸化ケイ素よりなる絶縁膜６（２０００Å）を被
覆し、その上にポリメタクリレート系電子線レジストと
して東京応化社製ＯＥＢＲ１０００を塗布し、２００℃
で１分ホットプレート上でベークして厚さ２０００Åの
レジスト層７を形成する。
【００１５】 次にゲート形成部位に線露光量２ｎＣ
／ｃｍで、ゲート電極配線部位に露光量３００μＣ／ｃ
ｍ2で電子線露光し、室温でイソプロパノールに３０分
浸して現像することにより、図４（ｂ）に示すようにレ
ジスト層７に０．２０μｍのゲート電極用の開口パター
ン１とゲート電極配線用開口パターン４を形成する。
／ｃｍで、ゲート電極配線部位に露光量３００μＣ／ｃ
ｍ2で電子線露光し、室温でイソプロパノールに３０分
浸して現像することにより、図４（ｂ）に示すようにレ
ジスト層７に０．２０μｍのゲート電極用の開口パター
ン１とゲート電極配線用開口パターン４を形成する。
【００１６】 パターンを形成したレジスト層７上
に、フェノール性水酸基含有スチレン樹脂系ネガレジス
トとして、日立化成工業社製ＲＵ１１００Ｎを塗布し、
９０℃で１分ホットプレート上でベークし、厚さ８００
０Åのレジスト層８を形成する。次いで、開口パターン
１と開口パターン４が露出するようにｉ線ステッパ（波
長３６５ｎｍ）を用いて露光量１５０ｍＪ／ｃｍ2で露
光し、専用現像液で４分現像することにより図４（ｃ）
に示すようにレジスト層８に１μｍの開口パターン２と
ゲート電極配線用開口パターン９を形成する。
に、フェノール性水酸基含有スチレン樹脂系ネガレジス
トとして、日立化成工業社製ＲＵ１１００Ｎを塗布し、
９０℃で１分ホットプレート上でベークし、厚さ８００
０Åのレジスト層８を形成する。次いで、開口パターン
１と開口パターン４が露出するようにｉ線ステッパ（波
長３６５ｎｍ）を用いて露光量１５０ｍＪ／ｃｍ2で露
光し、専用現像液で４分現像することにより図４（ｃ）
に示すようにレジスト層８に１μｍの開口パターン２と
ゲート電極配線用開口パターン９を形成する。
【００１７】 絶縁膜６をエッチングして半導体基板
を露出させ、必要に応じて半導体基板５のエッチング
（リセス）を行う。続いてゲート用金属を蒸着し、アセ
トンに浸して開口パターン２の外側の不用な金属を除去
（リフトオフ）することで、図４（ｄ）に示すように断
面形状がＴ字型のゲート電極１０とゲート電極配線部分
１１を形成する。
を露出させ、必要に応じて半導体基板５のエッチング
（リセス）を行う。続いてゲート用金属を蒸着し、アセ
トンに浸して開口パターン２の外側の不用な金属を除去
（リフトオフ）することで、図４（ｄ）に示すように断
面形状がＴ字型のゲート電極１０とゲート電極配線部分
１１を形成する。
【００１８】また、上記でのレジスト層８を形成する
フェノール性水酸基含有スチレン樹脂系ネガレジストと
して、日立化成工業社製ＲＧ３０００Ｎを使用すれば、
露光にｇ線ステッパ（波長４３６ｎｍ）が使用可能であ
り、日立化成工業社製ＲＤ２０００を使用すれば、露光
にＫｒＦエキシマレーザステッパ（波長２４８ｎｍ）を
使用することが可能であった。
フェノール性水酸基含有スチレン樹脂系ネガレジストと
して、日立化成工業社製ＲＧ３０００Ｎを使用すれば、
露光にｇ線ステッパ（波長４３６ｎｍ）が使用可能であ
り、日立化成工業社製ＲＤ２０００を使用すれば、露光
にＫｒＦエキシマレーザステッパ（波長２４８ｎｍ）を
使用することが可能であった。
【００１９】・実施例２ 実施例１と同様に、ポリメタクリレート系電子線レ
ジスト層７を形成した後、ゲート形成部位に線露光量２
ｎＣ／ｃｍで電子線露光し、室温でイソプロパノールに
３０分浸し現像することにより、図５（ａ）に示すよう
にレジスト層７に０．２０μｍのゲート電極用の開口パ
ターン１を形成する。
ジスト層７を形成した後、ゲート形成部位に線露光量２
ｎＣ／ｃｍで電子線露光し、室温でイソプロパノールに
３０分浸し現像することにより、図５（ａ）に示すよう
にレジスト層７に０．２０μｍのゲート電極用の開口パ
ターン１を形成する。
【００２０】 開口パターン１を形成したレジスト層
７上に、フェノール性水酸基含有スチレン樹脂系ネガレ
ジストとして日立化成工業社製ＲＵ１１００Ｎを塗布
し、９０℃で１分ホットプレート上でベークして厚さ８
０００Åのレジスト層１２を形成する。次いで、ゲート
電極の配線部分用のパターンを露光量１５０ｍＪ／ｃｍ
2で露光し、専用現像液にて４分現像することによりレ
ジスト層１２に開口パターン３を形成する（図５
（ｂ））。
７上に、フェノール性水酸基含有スチレン樹脂系ネガレ
ジストとして日立化成工業社製ＲＵ１１００Ｎを塗布
し、９０℃で１分ホットプレート上でベークして厚さ８
０００Åのレジスト層１２を形成する。次いで、ゲート
電極の配線部分用のパターンを露光量１５０ｍＪ／ｃｍ
2で露光し、専用現像液にて４分現像することによりレ
ジスト層１２に開口パターン３を形成する（図５
（ｂ））。
【００２１】 形成した開口パターン３をマスクにし
て酸素プラズマによるアッシングによりレジスト層７を
除去する。次いで、高濃度有機アルカリ水溶液として東
京応化社製ＮＭＤ−３を用いてレジスト層１２を除去す
ることによりレジスト層７のゲート電極用開口パターン
４を形成する（図５（ｃ））。
て酸素プラズマによるアッシングによりレジスト層７を
除去する。次いで、高濃度有機アルカリ水溶液として東
京応化社製ＮＭＤ−３を用いてレジスト層１２を除去す
ることによりレジスト層７のゲート電極用開口パターン
４を形成する（図５（ｃ））。
【００２２】ここでレジスト層１２をマスクとして用い
たが、フェノール性水酸基含有スチレン樹脂系ネガレジ
ストの酸素プラズマアッシングによるエッチング速度は
ポリメタクリレート系電子線レジストの約２／３である
ため、マスクとして十分機能することができる。また、
酸素プラズマアッシング以外のドライエッチングによっ
てもエッチング選択比と両レジスト膜の厚みを適宜設定
すれば、マスクとして使用可能になる。
たが、フェノール性水酸基含有スチレン樹脂系ネガレジ
ストの酸素プラズマアッシングによるエッチング速度は
ポリメタクリレート系電子線レジストの約２／３である
ため、マスクとして十分機能することができる。また、
酸素プラズマアッシング以外のドライエッチングによっ
てもエッチング選択比と両レジスト膜の厚みを適宜設定
すれば、マスクとして使用可能になる。
【００２３】さらに、ポリメタクリレート系レジストは
高濃度の有機アルカリ水溶液では溶解しない。したがっ
て、ポリメタクリレート系レジスト上のパターンを変形
させることなく、マスクとして用いたフェノール性水酸
基含有スチレン樹脂系ネガレジストを有機アルカリ水溶
液で容易に除去することができる。
高濃度の有機アルカリ水溶液では溶解しない。したがっ
て、ポリメタクリレート系レジスト上のパターンを変形
させることなく、マスクとして用いたフェノール性水酸
基含有スチレン樹脂系ネガレジストを有機アルカリ水溶
液で容易に除去することができる。
【００２４】 以後、形成したレジストパターンを用
いて断面形状がＴ字型のゲート電極を形成する工程は実
施例１と同様である。
いて断面形状がＴ字型のゲート電極を形成する工程は実
施例１と同様である。
【００２５】実施例１と同じく、フェノール性水酸基含
有スチレン樹脂系ネガレジストとして日立化成工業社製
ＲＧ３０００Ｎを使用すれば、露光にｇ線ステッパ（波
長４３６ｎｍ）が使用可能である。しかし、２９０ｎｍ
未満での波長の光源ではポリメタクリレート系電子線レ
ジストが感光してしまう。したがって、日立化成工業社
製ＲＤ２０００を用いて露光にＫｒＦエキシマレーザス
テッパ（波長２４８ｎｍ）を使用した場合には、ポリメ
タクリレート系電子線レジストが感光してしまい、図４
（ｃ）の工程でレジスト層８を塗布する際その感光部分
が溶解し、パターンの形成はできなかった。
有スチレン樹脂系ネガレジストとして日立化成工業社製
ＲＧ３０００Ｎを使用すれば、露光にｇ線ステッパ（波
長４３６ｎｍ）が使用可能である。しかし、２９０ｎｍ
未満での波長の光源ではポリメタクリレート系電子線レ
ジストが感光してしまう。したがって、日立化成工業社
製ＲＤ２０００を用いて露光にＫｒＦエキシマレーザス
テッパ（波長２４８ｎｍ）を使用した場合には、ポリメ
タクリレート系電子線レジストが感光してしまい、図４
（ｃ）の工程でレジスト層８を塗布する際その感光部分
が溶解し、パターンの形成はできなかった。
【００２６】・実施例３ 実施例１と同様にポリメタクリレート系電子線レジ
スト層７を形成した後、フェノール性水酸基含有スチレ
ン樹脂系ネガレジストとして日立化成工業社製ＲＵ１１
００Ｎを塗布し、９０℃で１分ホットプレート上でベー
クして厚さ８０００Åのレジスト層１２を形成する。次
いで、ゲート電極の配線部分のパターンを露光量１５０
ｍＪ／ｃｍ2で露光し、専用現像液にて４分現像するこ
とによりレジスト層１０に開口パターン３を形成する
（図６（ａ））。
スト層７を形成した後、フェノール性水酸基含有スチレ
ン樹脂系ネガレジストとして日立化成工業社製ＲＵ１１
００Ｎを塗布し、９０℃で１分ホットプレート上でベー
クして厚さ８０００Åのレジスト層１２を形成する。次
いで、ゲート電極の配線部分のパターンを露光量１５０
ｍＪ／ｃｍ2で露光し、専用現像液にて４分現像するこ
とによりレジスト層１０に開口パターン３を形成する
（図６（ａ））。
【００２７】 開口パターン３をマスクとして、酸素
プラズマによるアッシングによりレジスト層７を除去
し、高濃度有機アルカリ水溶液として東京応化社製ＮＭ
Ｄ−３によりレジスト層１２を除去してレジスト層７に
ゲート電極用開口パターン４を形成する。
プラズマによるアッシングによりレジスト層７を除去
し、高濃度有機アルカリ水溶液として東京応化社製ＮＭ
Ｄ−３によりレジスト層１２を除去してレジスト層７に
ゲート電極用開口パターン４を形成する。
【００２８】 ゲート電極形成部位に線露光量２μＣ
／ｃｍで電子線露光し、室温でイソプロパノールに３０
分浸し現像することにより、レジスト層７にゲート電極
の配線用の開口パターン４に加えて、ゲート電極用の
０．２０μｍのゲート電極用の開口パターン１を形成す
る。
／ｃｍで電子線露光し、室温でイソプロパノールに３０
分浸し現像することにより、レジスト層７にゲート電極
の配線用の開口パターン４に加えて、ゲート電極用の
０．２０μｍのゲート電極用の開口パターン１を形成す
る。
【００２９】 以後、形成したレジストパターンを用
いて断面形状がＴ字型のゲート電極を形成する工程は実
施例１と同様である。
いて断面形状がＴ字型のゲート電極を形成する工程は実
施例１と同様である。
【００３０】実施例１と同じく、フェノール性水酸基含
有スチレン樹脂系ネガレジストとして日立化成工業社製
ＲＧ３０００Ｎを用いれば露光にｇ線ステッパ（波長４
３６ｎｍ）が使用可能であるが、日立化成工業社製ＲＤ
２０００を用いて露光にＫｒＦエキシマレーザステッパ
（波長２４８ｎｍ）を使用した場合には、ポリメタクリ
レート系電子線レジストのエキシマレーザステッパで感
光した部分が溶解してしまい、パターンを形成すること
ができなかった。
有スチレン樹脂系ネガレジストとして日立化成工業社製
ＲＧ３０００Ｎを用いれば露光にｇ線ステッパ（波長４
３６ｎｍ）が使用可能であるが、日立化成工業社製ＲＤ
２０００を用いて露光にＫｒＦエキシマレーザステッパ
（波長２４８ｎｍ）を使用した場合には、ポリメタクリ
レート系電子線レジストのエキシマレーザステッパで感
光した部分が溶解してしまい、パターンを形成すること
ができなかった。
【００３１】
【発明の効果】従来の工程では、レジスト間に不溶化層
が形成されゲート電極用のレジスト開口寸法が変化して
しまっていたが、本発明では不溶化層の形成がないため
高度な寸法制御が可能となると共に、レジストの反転工
程が不用であるため工程の簡略化が可能となった。
が形成されゲート電極用のレジスト開口寸法が変化して
しまっていたが、本発明では不溶化層の形成がないため
高度な寸法制御が可能となると共に、レジストの反転工
程が不用であるため工程の簡略化が可能となった。
【００３２】また、従来のプロセスでは高スループット
化のために遠紫外線露光を必要とし、そのために特別な
装置が必要であったが、本発明では現在一般的に使用さ
れているｇ線、ｉ線ステッパによる露光を行うことがで
きるため、低コストが実現できる。
化のために遠紫外線露光を必要とし、そのために特別な
装置が必要であったが、本発明では現在一般的に使用さ
れているｇ線、ｉ線ステッパによる露光を行うことがで
きるため、低コストが実現できる。
【図１】レジストの主成分であるポリマーの構造を表す
図である。
図である。
【図２】レジストの主成分であるポリマーの構造を表す
図である。
図である。
【図３】レジストの主成分であるポリマーの構造を表す
図である。
図である。
【図４】本発明に係るゲート電極形成工程の第１の実施
例を表す図である。
例を表す図である。
【図５】本発明に係るゲート電極形成工程の第２の実施
例を表す図である。
例を表す図である。
【図６】本発明に係るゲート電極形成工程の第３の実施
例を表す図である。
例を表す図である。
１ ゲート電極用開口パターン ２ ゲート電極頭部用開口パターン ３ ゲート電極配線用開口パターン ４ ゲート電極配線用パターン ５ 半導体基板 ６ 絶縁膜 ７ ポリメタクリレート系電子線レジスト ８ フェノール性水酸基含有スチレン樹脂系ネガレジス
ト ９ ゲート電極配線用開口パターン １０ Ｔ字型ゲート電極 １１ ゲート電極配線部分 １２ フェノール性水酸基含有スチレン樹脂系ネガレジ
スト
ト ９ ゲート電極配線用開口パターン １０ Ｔ字型ゲート電極 １１ ゲート電極配線部分 １２ フェノール性水酸基含有スチレン樹脂系ネガレジ
スト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０３Ｆ 7/039 ５０１ N15 Ｈ０１Ｌ 21/027 29/41 Ｈ０１Ｌ 21/30 ５４１ Ｓ 29/44 Ｚ
Claims (1)
- 【請求項１】 半導体基板上に電子線レジスト膜を形成
して開口パターンを形成し、該電子線レジスト膜上にフ
ォトレジスト膜を形成して、前記開口パターンが露出す
るようフォトレジスト膜に開口パターンを形成し、該２
つの開口パターンを通して断面形状がＴ字型のゲート電
極を形成する工程が含まれる半導体装置の製造方法にお
いて、 前記電子線レジストがポリメタクリレート系電子線レジ
ストであり、前記フォトレジストがフェノール性水酸基
含有スチレン樹脂系ネガレジストであることを特徴とす
る半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7013770A JP3051817B2 (ja) | 1995-01-31 | 1995-01-31 | 半導体装置の製造方法 |
| US08/592,966 US5876901A (en) | 1995-01-31 | 1996-01-29 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7013770A JP3051817B2 (ja) | 1995-01-31 | 1995-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203929A true JPH08203929A (ja) | 1996-08-09 |
| JP3051817B2 JP3051817B2 (ja) | 2000-06-12 |
Family
ID=11842492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7013770A Expired - Fee Related JP3051817B2 (ja) | 1995-01-31 | 1995-01-31 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5876901A (ja) |
| JP (1) | JP3051817B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012230408A (ja) * | 2004-01-29 | 2012-11-22 | Rohm & Haas Electronic Materials Llc | Ｔ−ゲート形成 |
| WO2017130873A1 (ja) * | 2016-01-29 | 2017-08-03 | 日本ゼオン株式会社 | レジストパターン形成方法 |
| WO2017130872A1 (ja) * | 2016-01-29 | 2017-08-03 | 日本ゼオン株式会社 | レジストパターン形成方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303416B1 (en) * | 1999-10-07 | 2001-10-16 | International Business Machines Corporation | Method to reduce plasma etch fluting |
| KR100463237B1 (ko) * | 2000-06-28 | 2004-12-23 | 주식회사 하이닉스반도체 | 감광막패턴의 형성 방법 |
| US6524937B1 (en) * | 2000-08-23 | 2003-02-25 | Tyco Electronics Corp. | Selective T-gate process |
| JP4093395B2 (ja) * | 2001-08-03 | 2008-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
| US7501669B2 (en) | 2003-09-09 | 2009-03-10 | Cree, Inc. | Wide bandgap transistor devices with field plates |
| US9773877B2 (en) | 2004-05-13 | 2017-09-26 | Cree, Inc. | Wide bandgap field effect transistors with source connected field plates |
| US11791385B2 (en) * | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
| US9679981B2 (en) | 2013-06-09 | 2017-06-13 | Cree, Inc. | Cascode structures for GaN HEMTs |
| US9847411B2 (en) | 2013-06-09 | 2017-12-19 | Cree, Inc. | Recessed field plate transistor structures |
| US9755059B2 (en) | 2013-06-09 | 2017-09-05 | Cree, Inc. | Cascode structures with GaN cap layers |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4959326A (en) * | 1988-12-22 | 1990-09-25 | Siemens Aktiengesellschaft | Fabricating T-gate MESFETS employing double exposure, double develop techniques |
| JPH03108343A (ja) * | 1989-09-20 | 1991-05-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0486183A (ja) * | 1990-07-30 | 1992-03-18 | Matsushita Electric Ind Co Ltd | 映像信号の記録再生装置 |
| JP3303342B2 (ja) * | 1992-07-09 | 2002-07-22 | ソニー株式会社 | メガネ型ディスプレイ |
-
1995
- 1995-01-31 JP JP7013770A patent/JP3051817B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-29 US US08/592,966 patent/US5876901A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012230408A (ja) * | 2004-01-29 | 2012-11-22 | Rohm & Haas Electronic Materials Llc | Ｔ−ゲート形成 |
| WO2017130873A1 (ja) * | 2016-01-29 | 2017-08-03 | 日本ゼオン株式会社 | レジストパターン形成方法 |
| WO2017130872A1 (ja) * | 2016-01-29 | 2017-08-03 | 日本ゼオン株式会社 | レジストパターン形成方法 |
| JPWO2017130872A1 (ja) * | 2016-01-29 | 2018-11-22 | 日本ゼオン株式会社 | レジストパターン形成方法 |
| JPWO2017130873A1 (ja) * | 2016-01-29 | 2018-11-22 | 日本ゼオン株式会社 | レジストパターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5876901A (en) | 1999-03-02 |
| JP3051817B2 (ja) | 2000-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3051817B2 (ja) | 半導体装置の製造方法 | |
| EP0142639A2 (en) | Method for forming narrow images on semiconductor substrates | |
| JP2532589B2 (ja) | 微細パタ―ン形成方法 | |
| JPS6313035A (ja) | パタ−ン形成方法 | |
| US6171761B1 (en) | Resist pattern forming method utilizing multiple baking and partial development steps | |
| US6670106B2 (en) | Formation method of pattern | |
| JPH05326358A (ja) | 微細パターン形成方法 | |
| JPH0669118A (ja) | レジストパターンの形成方法 | |
| JP2610402B2 (ja) | 二重露光によるｔ形のゲートの製造方法 | |
| JP2002305135A (ja) | レジストパターンの形成方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JPH063828A (ja) | レジストパターンの形成方法 | |
| JP2714967B2 (ja) | レジストパターンの形成方法 | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JPS62183449A (ja) | パタ−ン形成方法 | |
| JPH06349724A (ja) | 半導体装置の製造方法 | |
| JP2962262B2 (ja) | 微細ゲート電極の形成方法 | |
| JPS588131B2 (ja) | 半導体装置の製造方法 | |
| JPH11153871A (ja) | レジストパターン形成方法及び半導体基板 | |
| JPS6086543A (ja) | 微細パタ−ン形成方法 | |
| JPH10221857A (ja) | 薄膜の加工方法およびそれを用いた半導体装置の製造方法 | |
| JPH0620937A (ja) | レジストパターンの形成方法 | |
| JPH04186641A (ja) | 半導体装置の製造方法 | |
| KR20030032179A (ko) | 레지스트 패턴의 형성방법 | |
| JPS6321831A (ja) | パタ−ン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |