JPH04186641A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04186641A JPH04186641A JP31254290A JP31254290A JPH04186641A JP H04186641 A JPH04186641 A JP H04186641A JP 31254290 A JP31254290 A JP 31254290A JP 31254290 A JP31254290 A JP 31254290A JP H04186641 A JPH04186641 A JP H04186641A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- recess
- width
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000010894 electron beam technology Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000003287 optical effect Effects 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 abstract description 4
- 239000004926 polymethyl methacrylate Substances 0.000 abstract description 4
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 abstract description 2
- 239000003513 alkali Substances 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 2
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 2
- YUJCWMGBRDBPDL-UHFFFAOYSA-N 4,4-dimethylpiperidine-2,6-dione Chemical compound CC1(C)CC(=O)NC(=O)C1 YUJCWMGBRDBPDL-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、特にリセス
が２段になったリセス構造を有する電界効果トランジス
タの製造方法に関するものである。
が２段になったリセス構造を有する電界効果トランジス
タの製造方法に関するものである。
［従来の技術〕
第２図は従来の２段リセスを有する電界効果トランジス
タの製造方法を示す図である。図において、１は半導体
基板、２はソース電極、３はドレイン電極、４はレジス
ト、５は幅の広い上部リセスのレジスト開口部、６は幅
の広い上部リセス、７はゲートに対応するレジスト開口
部、８はレジスト、９はゲート電極、１０は幅のせまい
下部すセスである。
タの製造方法を示す図である。図において、１は半導体
基板、２はソース電極、３はドレイン電極、４はレジス
ト、５は幅の広い上部リセスのレジスト開口部、６は幅
の広い上部リセス、７はゲートに対応するレジスト開口
部、８はレジスト、９はゲート電極、１０は幅のせまい
下部すセスである。
次にその製造方法について説明する。
第２図（ａ）に示すように、ソース電極２．ドレイン電
極３を半導体基板ｌ上に形成した全面にレジスト４を塗
布形成する。
極３を半導体基板ｌ上に形成した全面にレジスト４を塗
布形成する。
次に第２図（ｂ）に示すように幅の広い上部リセスに対
応したパターンを写真製版し、レジスト開口部５を形成
する。次に、第２図（ｃｉに示すようにレジスト４をマ
スクとし、レジスト開口部５がらウェットエツチングに
より半導体基板１を必要な深さにエツチングし、幅の広
い上部リセス６を形成する。この後、第２図（ｄ）に示
すようにレジスト４を除去した後、半導体基板１全面に
レジスト８を塗布形成し、ゲートパターンを写真製版し
、レジスト開口部７を形成する。次に、幅のせまい下部
リセス１０を形成し、ゲート金属を全面に蒸着させ、レ
ジスト８をリフトオフすることにより、第２図（ｅ）に
示すような２段リセスの半導体装置を形成する。
応したパターンを写真製版し、レジスト開口部５を形成
する。次に、第２図（ｃｉに示すようにレジスト４をマ
スクとし、レジスト開口部５がらウェットエツチングに
より半導体基板１を必要な深さにエツチングし、幅の広
い上部リセス６を形成する。この後、第２図（ｄ）に示
すようにレジスト４を除去した後、半導体基板１全面に
レジスト８を塗布形成し、ゲートパターンを写真製版し
、レジスト開口部７を形成する。次に、幅のせまい下部
リセス１０を形成し、ゲート金属を全面に蒸着させ、レ
ジスト８をリフトオフすることにより、第２図（ｅ）に
示すような２段リセスの半導体装置を形成する。
このような２段リセス構造は、半導体装置、特に電界効
果トランジスタの高耐圧化、高性能化に有効な構造であ
り、またゲート、ドルイン間の電界集中を緩和させるこ
とかてきる。
果トランジスタの高耐圧化、高性能化に有効な構造であ
り、またゲート、ドルイン間の電界集中を緩和させるこ
とかてきる。
従来の、リセスか２段になっている電界効果トランジス
タの製造方法は以上のように構成されているので、リセ
スを２段形成するため２回写真製版を繰り返さなければ
ならず、レジストの塗布。
タの製造方法は以上のように構成されているので、リセ
スを２段形成するため２回写真製版を繰り返さなければ
ならず、レジストの塗布。
現像の工程数が増える。また、幅の広い上部のリセスを
形成した後、レジストを塗布するため、段差部分が増え
、レジストの膜厚のばらつきか大きくなり、ゲート長の
寸法精度及び幅のせまい下部リセスの寸法精度を悪くし
、半導体装置の性能のばらつきが増え、歩留りを低下さ
せるなとの問題点があった。
形成した後、レジストを塗布するため、段差部分が増え
、レジストの膜厚のばらつきか大きくなり、ゲート長の
寸法精度及び幅のせまい下部リセスの寸法精度を悪くし
、半導体装置の性能のばらつきが増え、歩留りを低下さ
せるなとの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、２段のリセスを形成するためのレジスト塗
布形成の工程数を削減できるとともに、安価で高性能な
２段リセス構造である半導体装置を製造できる製造方法
を得ることを目的とする。
れたもので、２段のリセスを形成するためのレジスト塗
布形成の工程数を削減できるとともに、安価で高性能な
２段リセス構造である半導体装置を製造できる製造方法
を得ることを目的とする。
Ｃ課題を解決するための手段〕
この発明に係る半導体装置の製造方法は、ソース電極、
ドレイン電極を半導体基板上に形成したビーム露光のみ
に感光するレジストを形成する二層レジスト構造を形成
し、電子ビーム露光により及び下層レジストの両方に開
口部を形成し、上層。
ドレイン電極を半導体基板上に形成したビーム露光のみ
に感光するレジストを形成する二層レジスト構造を形成
し、電子ビーム露光により及び下層レジストの両方に開
口部を形成し、上層。
下層レジストをマスクとしてエツチングし、幅のせまい
下部リセスを形成し、下層レジストに光学露光により、
幅の広い上部リセスパターンを露光し、下層レジストを
現像し、下層レジストの開口部の幅を広げ、ウェットエ
ツチングにより幅の広い上部リセスを形成し、ゲート電
極金属を全面に蒸着し、上層、下層レジストをリフトオ
フすることによりゲート電極を形成するようにしたもの
である。
下部リセスを形成し、下層レジストに光学露光により、
幅の広い上部リセスパターンを露光し、下層レジストを
現像し、下層レジストの開口部の幅を広げ、ウェットエ
ツチングにより幅の広い上部リセスを形成し、ゲート電
極金属を全面に蒸着し、上層、下層レジストをリフトオ
フすることによりゲート電極を形成するようにしたもの
である。
この発明における半導体装置の製造方法は、上層に電子
ビーム露光のみ、下層に電子ビーム露光と光学露光の両
方に感光するレジストを二層に形成し、電子ビーム露光
でゲートパターンを描画し、幅のせまい下部リセスを形
成し、次に光学露光で幅の広い上部リセスのパターンを
露光し、幅の広い上部リセスを形成するので、微細ゲー
トを有する２段リセス構造の電界効果トランジスタが形
成され、安価で高性能な装置を得ることができる。
ビーム露光のみ、下層に電子ビーム露光と光学露光の両
方に感光するレジストを二層に形成し、電子ビーム露光
でゲートパターンを描画し、幅のせまい下部リセスを形
成し、次に光学露光で幅の広い上部リセスのパターンを
露光し、幅の広い上部リセスを形成するので、微細ゲー
トを有する２段リセス構造の電界効果トランジスタが形
成され、安価で高性能な装置を得ることができる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による、２段リセスを有す
る電界効果トランジスタの製造方法を示す図である。図
において、１は半導体基板、２はソース電極、３はドレ
イン電極、６は幅の広い上部リセス、９はゲート電極、
１ｏは幅のせまい下部リセス、１１は電子ビーム露光と
光学露光に感光する下層レジスト、１２は電子ビーム露
光のみに感光する上層レジスト、１３は上層レジストの
開口部、１４ａ、１４ｂは下層レジストの開口部である
。
る電界効果トランジスタの製造方法を示す図である。図
において、１は半導体基板、２はソース電極、３はドレ
イン電極、６は幅の広い上部リセス、９はゲート電極、
１ｏは幅のせまい下部リセス、１１は電子ビーム露光と
光学露光に感光する下層レジスト、１２は電子ビーム露
光のみに感光する上層レジスト、１３は上層レジストの
開口部、１４ａ、１４ｂは下層レジストの開口部である
。
以下、第１図を用いて２段リセス構造の電界効果トラン
ジスタの製造方法を説明する。
ジスタの製造方法を説明する。
まず、第１図（ａ）に示すように、ソース電極２゜ドレ
イン電極３を半導体基板１上に形成した後、全面に電子
ビーム露光と光学露光、例えばエキシマレーザ露光の両
方に感光する下層レジスト１１、例えばＰＭＧ Ｉ （
ｐｏｌｙ ｄｉｍｅｔｈｙｌ ｇｌｕｔａｒｉｍｉｄｅ
）、シプレー社製、商品名５ＡＬＩＩＯ−ＰＬＩを０゜
２〜０．４μｍ形成し、１８０℃〜２９０℃のプリベー
タを行い、上層レジストとの混り合いを防ぐ。次に電子
ビーム露光のみに感光する上層レジストとしてＰＭＭＡ
（ｐｏｌｙ−ｍ’ｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａ
ｔｅ）を０．２〜０．４μｍ塗布し、上層レジスト１２
を得る。この時、ＰＭＭＡはエキシマレーザ露光で感光
するか、現像液が有機系であるため下層レジスト１１を
現像するアルカリ現像液では全く現像されない。
イン電極３を半導体基板１上に形成した後、全面に電子
ビーム露光と光学露光、例えばエキシマレーザ露光の両
方に感光する下層レジスト１１、例えばＰＭＧ Ｉ （
ｐｏｌｙ ｄｉｍｅｔｈｙｌ ｇｌｕｔａｒｉｍｉｄｅ
）、シプレー社製、商品名５ＡＬＩＩＯ−ＰＬＩを０゜
２〜０．４μｍ形成し、１８０℃〜２９０℃のプリベー
タを行い、上層レジストとの混り合いを防ぐ。次に電子
ビーム露光のみに感光する上層レジストとしてＰＭＭＡ
（ｐｏｌｙ−ｍ’ｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａ
ｔｅ）を０．２〜０．４μｍ塗布し、上層レジスト１２
を得る。この時、ＰＭＭＡはエキシマレーザ露光で感光
するか、現像液が有機系であるため下層レジスト１１を
現像するアルカリ現像液では全く現像されない。
次に第１図（ｂ）に示すように電子ビーム露光により、
ゲートパターンを描画し、有機系例えばＭＩＢＫ （ｍ
ｅｔｈｙｌ １ｓｏｂｕｔｙｌ ｋｅｔｏｎｅ）とＩＰ
Ａ（ｉｓ。
ゲートパターンを描画し、有機系例えばＭＩＢＫ （ｍ
ｅｔｈｙｌ １ｓｏｂｕｔｙｌ ｋｅｔｏｎｅ）とＩＰ
Ａ（ｉｓ。
ｐｒｏｐｙｌ ａｌｃｏｈｏｌ）の混合液で上層レジス
ト１またけを現像させ、上層レジストの開口部１３を０
゜１〜０．３μｍ形成する。この後、第１図（Ｃ）に示
すように下層レジスト１１をアルカリ現像液により下層
レジストの開口部１４ａを形成する。この時、下層レジ
ストの開口部１４ａは０．１−０゜３μｍに形成できる
。この後、第１図（ｄ）に示すように下層レジスト１１
．上層レジスト１２をマスクとしてエツチングにより半
導体基板１を必要な深さまで掘り、幅のせまい下部リセ
スｌＯを形成する。
ト１またけを現像させ、上層レジストの開口部１３を０
゜１〜０．３μｍ形成する。この後、第１図（Ｃ）に示
すように下層レジスト１１をアルカリ現像液により下層
レジストの開口部１４ａを形成する。この時、下層レジ
ストの開口部１４ａは０．１−０゜３μｍに形成できる
。この後、第１図（ｄ）に示すように下層レジスト１１
．上層レジスト１２をマスクとしてエツチングにより半
導体基板１を必要な深さまで掘り、幅のせまい下部リセ
スｌＯを形成する。
次に、第１図（ｅ）に示すように光学露光、例えばエキ
シマレーザ露光により幅の広い上部リセスパターンを露
光し、アルカリ現像液で現像し、下層レジストの開口部
１４ａの幅を広げ１４ｂを形成する。そして、第１図げ
）に示すようにウェットエツチングにより半導体基板ｌ
を必要な深さまで掘り、幅の広い上部リセス６を形成す
る。
シマレーザ露光により幅の広い上部リセスパターンを露
光し、アルカリ現像液で現像し、下層レジストの開口部
１４ａの幅を広げ１４ｂを形成する。そして、第１図げ
）に示すようにウェットエツチングにより半導体基板ｌ
を必要な深さまで掘り、幅の広い上部リセス６を形成す
る。
この後、全面にゲート電極用の金属を蒸着させ、下層レ
ジスト１１．上層レジスト１２をリフトオフすることに
より、第１図（ｇ）に示される２段リセス構造を有する
電界効果トランジスタを形成する。
ジスト１１．上層レジスト１２をリフトオフすることに
より、第１図（ｇ）に示される２段リセス構造を有する
電界効果トランジスタを形成する。
このように、この実施例によれば、レジスト塗布か二層
レジストを形成するだけて済むので、工程数を削減でき
、レジスト膜厚の均一性か得られやすく、２段リセス構
造の電界効果トランジスタを安価で制御性良く高性能に
製造することができる。
レジストを形成するだけて済むので、工程数を削減でき
、レジスト膜厚の均一性か得られやすく、２段リセス構
造の電界効果トランジスタを安価で制御性良く高性能に
製造することができる。
なお、上記実施例では、上層レジスト１２をＰＭＭＡで
形成していたか、アルカリ現像可能で、電子ビーム露光
のみに感光するレジストで形成すれば、１回の現像で、
レジストの開口部１３，１４ａを同時に形成することが
できる。
形成していたか、アルカリ現像可能で、電子ビーム露光
のみに感光するレジストで形成すれば、１回の現像で、
レジストの開口部１３，１４ａを同時に形成することが
できる。
以上のように、この発明によれば、リセスか２段の電界
効果トランジスタの製造方法において、２段のリセスを
形成するため上層に電子ビーム露光のみに感光するレジ
スト、下層に電子ビーム露光と光学露光の両方に感光す
るレジストの二層のレジスト構造として、電子ビーム露
光でゲートパターンを描画し、幅のせまい下部リセスを
形成し、次に光学露光で幅の広い上部リセスのパターン
を露光し、幅の広い上部リセスを形成するので、レジス
ト塗布か一回で済むため工程数か削減でき、また、安価
で高性能な半導体装置が得られる効果かある。
効果トランジスタの製造方法において、２段のリセスを
形成するため上層に電子ビーム露光のみに感光するレジ
スト、下層に電子ビーム露光と光学露光の両方に感光す
るレジストの二層のレジスト構造として、電子ビーム露
光でゲートパターンを描画し、幅のせまい下部リセスを
形成し、次に光学露光で幅の広い上部リセスのパターン
を露光し、幅の広い上部リセスを形成するので、レジス
ト塗布か一回で済むため工程数か削減でき、また、安価
で高性能な半導体装置が得られる効果かある。
第１図はこの発明の一実施例による２段リセスを有する
電界効果トランジスタの製造方法を示す図、第２図は従
来の２段リセスを有する電界効果トランジスタの製造方
法を示す図である。 図において、１は半導体基板、２はソース電極、３はド
レイン電極、４はレジスト、５はレジスト開口部、６は
幅の広い上部リセス、７はレジスト開口部、８はレジス
ト、９はゲート電極、１ｏは幅のせまい下部リセス、１
１は下層レジスト、１２は上層レジスト、１３は上層レ
ジストの開口部、１４ａ、１４ｂは下層レジストの開口
部である。 なお図中同一符号は同−又は相当部分を示す。
電界効果トランジスタの製造方法を示す図、第２図は従
来の２段リセスを有する電界効果トランジスタの製造方
法を示す図である。 図において、１は半導体基板、２はソース電極、３はド
レイン電極、４はレジスト、５はレジスト開口部、６は
幅の広い上部リセス、７はレジスト開口部、８はレジス
ト、９はゲート電極、１ｏは幅のせまい下部リセス、１
１は下層レジスト、１２は上層レジスト、１３は上層レ
ジストの開口部、１４ａ、１４ｂは下層レジストの開口
部である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）半導体基板上のソース電極とドレイン電極との間
に幅のせまい下部リセス部と幅の広い上部リセス部を有
する半導体装置の製造方法において、ソース電極、ドレ
イン電極を半導体基板上に形成した全面に電子ビーム露
光と光学露光の両方に感光するレジストを下層に形成し
、該レジスト上に電子ビーム露光のみに感光するレジス
トを上層とする二層レジスト構造を形成する工程と、電
子ビーム露光によりゲートパターンを描画し、上層およ
び下層レジストを異なる現像液で現像してその両方に開
口部を形成する工程と、 上層、下層レジストをマスクとしてエッチングにより、
幅のせまい下部リセスを形成する工程と、下層レジスト
に光学露光により、幅の広い上部リセスパターンを露光
する工程と、 下層レジストを現像し、下層レジストの開口部の幅を広
げる工程と、 ウェットエッチングにより幅の広い上部リセスを形成す
る工程と、 ゲート電極金属を全面に蒸着する工程と、 上層、下層レジストをリフトオフすることによりゲート
電極を形成する工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31254290A JPH04186641A (ja) | 1990-11-16 | 1990-11-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31254290A JPH04186641A (ja) | 1990-11-16 | 1990-11-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04186641A true JPH04186641A (ja) | 1992-07-03 |
Family
ID=18030480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31254290A Pending JPH04186641A (ja) | 1990-11-16 | 1990-11-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04186641A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679497A (en) * | 1995-03-24 | 1997-10-21 | Mitsubishi Denki Kabushiki Kaisha | Resist material and method for forming resist pattern |
| CN107134407A (zh) * | 2017-05-12 | 2017-09-05 | 中国科学院微电子研究所 | 一种基于双层光刻胶工艺的二维材料场效应管制造方法 |
-
1990
- 1990-11-16 JP JP31254290A patent/JPH04186641A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679497A (en) * | 1995-03-24 | 1997-10-21 | Mitsubishi Denki Kabushiki Kaisha | Resist material and method for forming resist pattern |
| CN107134407A (zh) * | 2017-05-12 | 2017-09-05 | 中国科学院微电子研究所 | 一种基于双层光刻胶工艺的二维材料场效应管制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007173B1 (ko) | 미세패턴 형성방법 | |
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| JP2565119B2 (ja) | パターン形成方法 | |
| JP3051817B2 (ja) | 半導体装置の製造方法 | |
| JPH1197328A (ja) | レジストパターンの形成方法 | |
| JPH04186641A (ja) | 半導体装置の製造方法 | |
| JPH05326358A (ja) | 微細パターン形成方法 | |
| JP2000056469A (ja) | レジストパターンの形成方法 | |
| JP3120000B2 (ja) | 基板の突状部の電極の形成方法 | |
| KR100350762B1 (ko) | 미세 패턴 형성 방법 | |
| JP5966808B2 (ja) | 半導体装置の製造方法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JPH03265117A (ja) | 半導体装置の製造方法 | |
| JP5008275B2 (ja) | 液浸リソグラフィ・プロセスとそのプロセス用構造 | |
| JPH0298147A (ja) | 半導体装置の製造方法 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPH0677106A (ja) | フォトレジストパターンの形成方法 | |
| KR960000232B1 (ko) | 반도체 소자의 게이트패턴 형성방법 | |
| KR100707023B1 (ko) | 액정표시장치 제조시의 식각정지막 자기정렬방법 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| KR950012541B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20040013190A (ko) | 반도체 장치의 패턴형성방법 | |
| JP3243904B2 (ja) | レジストパターンの形成方法 | |
| JPS60207339A (ja) | パタ−ン形成方法 |