CN107134407A - 一种基于双层光刻胶工艺的二维材料场效应管制造方法 - Google Patents

一种基于双层光刻胶工艺的二维材料场效应管制造方法 Download PDF

Info

Publication number
CN107134407A
CN107134407A CN201710334562.3A CN201710334562A CN107134407A CN 107134407 A CN107134407 A CN 107134407A CN 201710334562 A CN201710334562 A CN 201710334562A CN 107134407 A CN107134407 A CN 107134407A
Authority
CN
China
Prior art keywords
substrate
dimensional material
layer
dielectric layer
pmgi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710334562.3A
Other languages
English (en)
Inventor
金智
黄昕楠
姚尧
彭松昂
史敬元
张大勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710334562.3A priority Critical patent/CN107134407A/zh
Publication of CN107134407A publication Critical patent/CN107134407A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425Making electrodes
    • H01L21/043Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425Making electrodes
    • H01L21/044Conductor-insulator-semiconductor electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种基于双层光刻胶工艺的二维材料场效应管制造方法,其中包括:步骤一、提供基板,在基板上沉积二维材料层;步骤二、顺次旋涂第一PMGI光刻胶和第一正光刻胶,通过第一光刻步骤将用于生长源/漏电极的区域图形化,沉积源/漏电极;步骤三、顺次旋涂第二PMGI光刻胶和第二正光刻胶,通过第二光刻步骤将用于生长栅介质层和栅电极的区域图形化,生长栅介质层和栅电极。本发明能够利用双层光刻胶减少光刻胶残留,提高场效应管的本征频率。

Description

一种基于双层光刻胶工艺的二维材料场效应管制造方法
技术领域
本发明涉及微电子与固体电子技术领域,尤其涉及一种基于双层光刻胶工艺的二维材料场效应管制造方法。
背景技术
随着晶体管特征尺寸的缩小,由于短沟道效应等物理规律和制造成本的限制,主流硅基材料与CMOS技术正发展到10纳米工艺节点而很难继续提升。目前,以碳材料为基的纳米电子学得到了广泛的关注,尤其是随着石墨烯材料的发现,石墨烯具有超高电子迁移率以及电子饱和速度,并且具有二维平面结构,可以与传统硅工艺集成,因此被认为是可替代硅的下一代集成电路新材料。自石墨烯研制成功以来,基于二维材料的纳电子器件因为具有尺寸小、速度快、功耗低、工艺简单等特点,受到人们越来越广泛的关注。
但是,对于普通的二维材料场效应晶体管,由于二维材料上下表面发生的各种散射,造成二维材料的实际电子迁移率远低于其理论上所能达到的最大电子迁移率,限制了其在高频应用中的使用。此外,二维材料场效应晶体管在高频应用中的一个重要参数是本征频率fT,其与器件的接触电阻呈负相关关系,当器件的接触电阻降低时,本征频率增加。
在现有技术中,器件的接触电阻由源漏电极与二维材料的接触电阻和未被栅电极覆盖的沟道区域的接入电阻组成。其中为了减小接入电阻,需要减小载流子在二维材料中遭受的散射影响,从而增加二维材料场效应晶体管沟道区的迁移率。但是,在制作二维材料场效应晶体管的过程中所使用的光刻胶会一定程度地残留在二维材料表面上,从而加剧对载流子的散射。另外,在二维材料上残留的光刻胶,也将增加电极金属与二维材料的接触电阻。因此,亟需设计一种二维材料场效应管的制造方法,有效减少光刻胶在二维材料上的残留,减小场效应管的接触电阻。
发明内容
本发明提供的基于双层光刻胶工艺的二维材料场效应管制造方法,能够针对现有技术不足,降低光刻胶的残留,降低场效应管的接触电阻。
第一方面,本发明提供一种基于双层光刻胶工艺的二维材料场效应管制造方法,其中包括:
步骤一、提供基板,在所述基板上沉积二维材料层;
步骤二、顺次旋涂第一PMGI光刻胶和第一正光刻胶,通过第一光刻步骤将用于生长源/漏电极的区域图形化,沉积源/漏电极;
步骤三、顺次旋涂第二PMGI光刻胶和第二正光刻胶,通过第二光刻步骤将用于生长栅介质层和栅电极的区域图形化,生长所述栅介质层和栅电极。
可选地,上述步骤三不去除所述第二光刻步骤中剩余的所述第二PMGI光刻胶和第二正光刻胶,生长所述栅介质层和栅电极。
可选地,上述基板为半导体基板、绝缘体基板、聚合物基板、层叠基板中的任何种类或其组合。
可选地,上述基板由硅、氧化铝、碳化硅、氮化硼、玻璃中的任意一种或其组合制成。
可选地,上述基板由硅制成时,所述基板上还覆盖有二氧化硅层。
可选地,上述二氧化硅层的厚度为50纳米至500纳米。
可选地,上述二维材料层包括为单个原子层或多个原子层,并且每个原子层中的二维材料为单晶。
可选地,上述源/漏电极之间的距离为50纳米至3000纳米。
可选地,上述栅介质层由氧化铝、二氧化铪、氮化硼、BCB、氧化钇、或其组合制成。
可选地,上述栅介质层的厚度为5纳米至30纳米。
本发明提供的基于双层光刻胶工艺的二维材料场效应管制造方法,能够限定栅介质层的所在区域时使用PMGI光刻胶和正光刻胶代替负光刻胶,减少光刻胶残留,从而降低光刻胶残留对沟道区载流子迁移率和二维材料与金属接触电阻的不利影响,提高了场效应管的本征频率。
附图说明
图1a-1d为本发明一个实施例的二维材料场效应管制造步骤的结构示意图;
图2为本发明的一个实施例的二维材料场效应管的制造方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1a示出了基板110的结构示意图。特别的,基板110包括但不限于:半导体基板、绝缘体基板、聚合物基板、层叠基板中的任何种类或其组合。典型地,半导体基板材料包括例如硅、碳化硅、硅锗、锗、III-V化合物或II-VI化合物中的任何种类或其组合;绝缘体基板材料包括例如石英和/或蓝宝石;聚合物基板包括但不限于聚对苯二甲酸乙二醇酯(PET)、层叠的基板包括但不限于SiO2/Si、HfO2/Si、Al2O3/Si或SOI(绝缘体上硅)。在本发明的实施例中,基板110为SiO2/Si基板,在Si上有一层SiO2
图1b示出了在基板110上沉积有二维材料层120的结构示意图。优选地,二维材料层120具有10个或更少的原子层;更优选地,二维材料层120具有少于5个的原子层;最优选地,二维材料层120具有1个或者2个碳原子层。
图1c示出了在二维材料层120上沉积了源端电极131和漏端电极132的结构示意图。首先,按顺序旋涂PMGI光刻胶和正光刻胶。特别的,正光刻胶包括但不限于PMMA和DQN。PMGI光刻胶和正光刻胶形成的双光刻胶层可以代替负光刻胶,与二维材料直接接触的PMGI光刻胶的残留少于现有技术中使用的负光刻胶。接着将用于生长源/漏电极的区域曝光,在显影液中去除该区域中的光刻胶。接着在基板110上生长金属层,通过剥离的方式形成源/漏电极。如图所示,源端电极131和漏端电极132可以包括能够与二维材料形成低电阻接触的任何金属。
图1d示出了沉积了栅介质层140和栅电极150之后的完整器件。首先按顺序旋涂PMGI光刻胶和正光刻胶。特别的,正光刻胶包括但不限于PMMA和DQN。PMGI光刻胶和正光刻胶形成的双光刻胶层可以代替负光刻胶,与二维材料直接接触的PMGI光刻胶的残留少于现有技术中使用的负光刻胶。接着将用于生长栅结构的区域曝光,在显影液中去除该区域中的光刻胶。接着,在器件上按顺序沉积栅介质层140和栅电极150。接着,通过剥离的方式形成栅结构,从而形成完整的器件。
图2示出了本发明的一个实施例的二维材料场效应管的制造方法的流程图。如图所示,S21为提供基板,在所述基板上沉积二维材料层;S22为顺次旋涂第一PMGI光刻胶和第一正光刻胶,通过第一光刻步骤将用于生长源/漏电极的区域图形化,沉积源/漏电极;典型地,将生长源/漏电极的区域曝光,在显影液中去除该区域中的光刻胶,生长金属层并通过剥离的方式形成源/漏电极;S23为顺次旋涂第二PMGI光刻胶和第二正光刻胶,通过第二光刻步骤将用于生长栅介质层和栅电极的区域图形化,生长所述栅介质层和栅电极;典型地,将用于生长栅结构的区域曝光,在显影液中去除该区域中的光刻胶,在器件上按顺序沉积栅介质层和栅电极,通过剥离方式形成栅结构。
本发明提供的基于双层光刻胶工艺的二维材料场效应管制造方法,能够限定栅介质层的所在区域时使用PMGI光刻胶和正光刻胶代替负光刻胶,减少光刻胶残留,从而降低光刻胶残留对沟道区载流子迁移率和二维材料与金属接触电阻的不利影响,提高了场效应管的本征频率。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种基于双层光刻胶工艺的二维材料场效应管制造方法,其特征在于,包括:
步骤一、提供基板,在所述基板上沉积二维材料层;
步骤二、顺次旋涂第一PMGI光刻胶和第一正光刻胶,通过第一光刻步骤将用于生长源/漏电极的区域图形化,沉积源/漏电极;
步骤三、顺次旋涂第二PMGI光刻胶和第二正光刻胶,通过第二光刻步骤将用于生长栅介质层和栅电极的区域图形化,生长所述栅介质层和栅电极。
2.根据权利要求1所述的方法,其特征在于,所述步骤三不去除所述第二光刻步骤中剩余的所述第二PMGI光刻胶和第二正光刻胶,生长所述栅介质层和栅电极。
3.根据权利要求1所述的方法,其特征在于,所述基板为半导体基板、绝缘体基板、聚合物基板、层叠基板中的任何种类或其组合。
4.根据权利要求3所述的方法,其特征在于,所述基板由硅、氧化铝、碳化硅、氮化硼、玻璃中的任意一种或其组合制成。
5.根据权利要求3所述的方法,其特征在于,所述基板由硅制成时,所述基板上还覆盖有二氧化硅层。
6.根据权利要求5所述的方法,其特征在于,所述二氧化硅层的厚度为50纳米至500纳米。
7.根据权利要求1所述的方法,其特征在于,所述二维材料层包括为单个原子层或多个原子层,每个原子层中的二维材料为单晶。
8.根据权利要求1所述的方法,其特征在于,所述源/漏电极之间的距离为50纳米至3000纳米。
9.根据权利要求1所述的方法,其特征在于,所述栅介质层由氧化铝、二氧化铪、氮化硼、BCB、氧化钇、或其组合制成。
10.根据权利要求9所述的方法,其特征在于,所述栅介质层的厚度为5纳米至30纳米。
CN201710334562.3A 2017-05-12 2017-05-12 一种基于双层光刻胶工艺的二维材料场效应管制造方法 Pending CN107134407A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710334562.3A CN107134407A (zh) 2017-05-12 2017-05-12 一种基于双层光刻胶工艺的二维材料场效应管制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710334562.3A CN107134407A (zh) 2017-05-12 2017-05-12 一种基于双层光刻胶工艺的二维材料场效应管制造方法

Publications (1)

Publication Number Publication Date
CN107134407A true CN107134407A (zh) 2017-09-05

Family

ID=59731581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710334562.3A Pending CN107134407A (zh) 2017-05-12 2017-05-12 一种基于双层光刻胶工艺的二维材料场效应管制造方法

Country Status (1)

Country Link
CN (1) CN107134407A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122387A (en) * 1988-11-28 1992-06-16 Matsushita Electronics Corporation Developing solution and pattern forming method using the same
JPH04186641A (ja) * 1990-11-16 1992-07-03 Mitsubishi Electric Corp 半導体装置の製造方法
US5532109A (en) * 1994-01-12 1996-07-02 International Business Machines Corporation Azo dyes as adhesion promotion additive in polydimethylglutarimide
US20020042028A1 (en) * 2000-10-05 2002-04-11 Tdk Corporation Method for fabricating a resist pattern, a method for patterning a thin film and a method for manufacturing a micro device
CN1420391A (zh) * 2001-07-02 2003-05-28 联华电子股份有限公司 双层光刻过程
CN101163356A (zh) * 2007-11-28 2008-04-16 上海广电电子股份有限公司 提高电致发光显示器中介质层绝缘性能的方法
CN101276752A (zh) * 2007-03-28 2008-10-01 中国科学院微电子研究所 一种制备晶体管t型纳米栅的方法
CN101634805A (zh) * 2008-07-25 2010-01-27 中芯国际集成电路制造(上海)有限公司 用于制造半导体晶片的外围遮光型掩膜结构及其制造方法
CN102479745A (zh) * 2010-11-26 2012-05-30 中国科学院微电子研究所 一种适用于氮化镓微波单片集成电路的场板金属制备方法
CN102569046A (zh) * 2010-12-07 2012-07-11 中国科学院微电子研究所 在磷化铟衬底上制备t型栅的方法
CN102867754A (zh) * 2012-09-07 2013-01-09 清华大学 基于倒置工艺的二维材料纳米器件及其形成方法
CN103311276A (zh) * 2013-06-07 2013-09-18 中国科学院微电子研究所 一种自对准石墨烯场效应晶体管及其制备方法
CN103839835A (zh) * 2014-03-25 2014-06-04 中国科学院上海微系统与信息技术研究所 一种基于石墨烯场效应管的微区加热方法及结构
CN105609561A (zh) * 2016-01-27 2016-05-25 无锡盈芯半导体科技有限公司 一种石墨烯射频晶体管及其制作方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122387A (en) * 1988-11-28 1992-06-16 Matsushita Electronics Corporation Developing solution and pattern forming method using the same
JPH04186641A (ja) * 1990-11-16 1992-07-03 Mitsubishi Electric Corp 半導体装置の製造方法
US5532109A (en) * 1994-01-12 1996-07-02 International Business Machines Corporation Azo dyes as adhesion promotion additive in polydimethylglutarimide
US20020042028A1 (en) * 2000-10-05 2002-04-11 Tdk Corporation Method for fabricating a resist pattern, a method for patterning a thin film and a method for manufacturing a micro device
CN1420391A (zh) * 2001-07-02 2003-05-28 联华电子股份有限公司 双层光刻过程
CN101276752A (zh) * 2007-03-28 2008-10-01 中国科学院微电子研究所 一种制备晶体管t型纳米栅的方法
CN101163356A (zh) * 2007-11-28 2008-04-16 上海广电电子股份有限公司 提高电致发光显示器中介质层绝缘性能的方法
CN101634805A (zh) * 2008-07-25 2010-01-27 中芯国际集成电路制造(上海)有限公司 用于制造半导体晶片的外围遮光型掩膜结构及其制造方法
CN102479745A (zh) * 2010-11-26 2012-05-30 中国科学院微电子研究所 一种适用于氮化镓微波单片集成电路的场板金属制备方法
CN102569046A (zh) * 2010-12-07 2012-07-11 中国科学院微电子研究所 在磷化铟衬底上制备t型栅的方法
CN102867754A (zh) * 2012-09-07 2013-01-09 清华大学 基于倒置工艺的二维材料纳米器件及其形成方法
CN103311276A (zh) * 2013-06-07 2013-09-18 中国科学院微电子研究所 一种自对准石墨烯场效应晶体管及其制备方法
CN103839835A (zh) * 2014-03-25 2014-06-04 中国科学院上海微系统与信息技术研究所 一种基于石墨烯场效应管的微区加热方法及结构
CN105609561A (zh) * 2016-01-27 2016-05-25 无锡盈芯半导体科技有限公司 一种石墨烯射频晶体管及其制作方法

Similar Documents

Publication Publication Date Title
CN104040693B (zh) 一种金属氧化物tft器件及制造方法
US8987722B2 (en) Self-aligned bottom-gated graphene devices
CN104538449B (zh) 一种石墨烯场效应晶体管结构及其大规模制作工艺
WO2023115654A1 (zh) 氧化铟锡垂直型环栅场效应晶体管及其制备方法
JP2009076753A5 (zh)
CN103871902A (zh) 半导体处理工艺及半导体器件的制备方法
CN209199943U (zh) 氮化镓基高电子迁移率晶体管
WO2019134568A1 (zh) 有机晶体管及其制备方法、阵列基板、显示装置
CN106601815A (zh) 一种环栅结构场效应晶体管及其制备方法
JP6857750B2 (ja) Tft基板の製造方法
CN103050432A (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
US20230154939A1 (en) Array substrate, preparation method thereof, and display panel
CN107134407A (zh) 一种基于双层光刻胶工艺的二维材料场效应管制造方法
Lyu et al. A film-profile-engineered 3-D InGaZnO inverter technology with systematically tunable threshold voltage
TW439120B (en) A quantum thin line producing method and semiconductor device
CN105914148A (zh) 石墨烯场效应管的制备方法及形成的石墨烯场效应管
WO2017004840A1 (zh) 薄膜晶体管及其制造方法、阵列基板
Chung et al. Enhancement‐Mode Silicon Nanowire Field‐Effect Transistors on Plastic Substrates
CN102129981A (zh) 一种纳米线及纳米线晶体管的制作方法
CN109698130A (zh) 锗硅源漏极的制备方法
CN103117227A (zh) 多栅鳍式场效应管的制备方法
CN107910378A (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
CN106356304A (zh) 半导体制作工艺
CN103915327B (zh) 利用岛状石墨烯片在石墨烯上生长高k介质的方法
CN102130172A (zh) Soi器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170905