CN102867754A - 基于倒置工艺的二维材料纳米器件及其形成方法 - Google Patents

基于倒置工艺的二维材料纳米器件及其形成方法 Download PDF

Info

Publication number
CN102867754A
CN102867754A CN2012103316083A CN201210331608A CN102867754A CN 102867754 A CN102867754 A CN 102867754A CN 2012103316083 A CN2012103316083 A CN 2012103316083A CN 201210331608 A CN201210331608 A CN 201210331608A CN 102867754 A CN102867754 A CN 102867754A
Authority
CN
China
Prior art keywords
layer
dimensional material
device based
dielectric layer
material nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103316083A
Other languages
English (en)
Inventor
吴华强
钱鹤
吕宏鸣
肖柯
伍晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN2012103316083A priority Critical patent/CN102867754A/zh
Publication of CN102867754A publication Critical patent/CN102867754A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于倒置工艺的二维材料纳米器件及其形成方法,其中形成方法包括:提供衬底;在衬底之上形成过渡层;在过渡层之上形成金属走线层,并在金属走线层中填充层间介质以形成层间介质层;在层间介质层之上形成连接线,其中,连接线的至少一部分与金属走线层相连;在层间介质层之上形成金属接触层,金属接触层与连接线相连;刻蚀金属接触层以分别形成源极、漏极和栅极,其中,源极和漏极分别通过金属接触层与连接线相连;在栅极之上形成栅极介质层;以及在源极、漏极、和栅极的栅极介质层之上形成石墨烯薄膜作为沟道层。本发明的方法采用倒置工艺,易于实现、稳定可靠;本发明的器件具有倒置结构,源漏接触小、栅控能力强。

Description

基于倒置工艺的二维材料纳米器件及其形成方法
技术领域
本发明半导体技术领域,特别涉及一种基于倒置工艺的二维材料纳米器件及其形成方法。
背景技术
近年来,研究表明石墨烯材料具有本征载流子迁移率高、强场漂移速度高、电流承载能力高(比金属高一个数量级)、面内热导率高等优异性能特点。又因为该材料具有规模化制备材料的潜力,有望成为目前的Si基COMS的附加技术,广泛应用于半导体技术领域。
现有的石墨烯晶体管如图1所示,其形成方法为:首先在SiO2的介质层上形成石墨烯薄膜,随后在石墨烯薄膜上形成高介电常数(High-K)介质材料的栅极介质层,随后在栅极介质层上形成栅极以及在石墨烯薄膜上形成源极和漏极。
现有技术的缺点是:在石墨烯薄膜上形成High-K介质材料的栅氧化层比较困难,往往因为引入离子修饰成难以做到较小的等效氧化厚度(equivalent oxide thinness,EOT),所以难于提高栅控能力;在石墨烯薄膜上同时形成栅极、源极和漏极的过程中,工艺精确度难以得到保证;以及最终得到的器件的源漏接触的电阻较大。石墨烯薄膜上承载过多工艺步骤对于保护其优良电学性能不利,例如多次光刻过程中光刻胶对石墨烯性能的恶化,以及可能的湿法刻蚀对High-K材料性能的恶化等等。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一。
为此,本发明的一个目的在于提出一种基于倒置工艺的二维材料纳米器件的形成方法,该方法采用倒置工艺,易于实现、稳定可靠。
本发明的另一目的在于提出一种基于倒置工艺的二维材料纳米器件,该器件具有倒置结构,源漏接触小、栅控能力强。
为达到上述目的,本发明的实施例公开了一种基于倒置工艺的二维材料纳米器件的形成方法,包括以下步骤:提供衬底;在所述衬底之上形成过渡层;在所述过渡层之上形成金属走线层,并在所述金属走线层中填充层间介质以形成层间介质层;在所述层间介质层之上形成连接线,其中,所述连接线的至少一部分与所述金属走线层相连;在所述层间介质层之上形成金属接触层,所述金属接触层与所述连接线相连;刻蚀所述金属接触层以分别形成源极、漏极和栅极,其中,所述源极和漏极分别通过所述金属接触层与所述连接线相连;在所述栅极之上形成栅极介质层;以及在所述源极、漏极、和栅极的栅极介质层之上形成石墨烯薄膜作为所述基于倒置工艺的二维材料纳米器件的沟道层。
在本发明的基于倒置工艺的二维材料纳米器件的形成方法的优选实施例中,所述过渡层为通过热氧化形成的SiO2
在本发明的基于倒置工艺的二维材料纳米器件的形成方法的优选实施例中,所述层间介质层为通过沉积形成的SiO2
在本发明的基于倒置工艺的二维材料纳米器件的形成方法的优选实施例中,还包括:在所述过渡层之上形成所述金属走线层的同时,在所述过渡层之上形成无源器件。
在本发明的基于倒置工艺的二维材料纳米器件的形成方法的优选实施例中,所述栅极介质层为高介电常数材料Al2O3、HfO2或HfSiON。
在本发明的基于倒置工艺的二维材料纳米器件的形成方法的优选实施例中,所述源极、漏极和栅极在同一平面上。
在本发明的基于倒置工艺的二维材料纳米器件的形成方法的优选实施例中,通过Cu衬底上CVD后化学湿法转移,或者Pt衬底上CVD后电化学法转移以形成所述石墨烯薄膜。
在本发明的基于倒置工艺的二维材料纳米器件的形成方法的优选实施例中,还包括步骤:蒸发欧姆接触电阻,以使在所述源极和漏极上形成欧姆接触。
本发明的基于倒置工艺的二维材料纳米器件的形成方法采用倒置工艺,具有如下优点:(1)该方法首先在介质层同时上形成栅极、源极和漏极,以保证器件结构的精度;(2)在金属材料的栅极上生长high-K介质材料的栅极介质层,该工艺较易实现;(3)栅极介质层非常薄,因此栅极、源极和漏极可视为在同一平面上,在形成石墨烯薄膜的过程中,可利用气压形成平整、紧密的石墨烯-电极接触;(4)可实现源漏欧姆接触,并且接触电阻因为金属-石墨烯-金属两面夹的结构以及石墨烯上较少沾污的原因而阻值较小。
为达到上述目的,本发明的实施例还公开了一种基于倒置工艺的二维材料纳米器件,包括:衬底;形成在所述衬底之上的过渡层;形成在所述过渡层之上的金属走线层和层间介质层,所述层间介质层填充在所述金属走线层之间;形成在所述层间介质层之上的连接线,其中,所述连接线的至少一部分与所述金属走线层相连;形成在所述层间介质层之上的源极、漏极和栅极,所述源极、漏极和栅极包括形成在所述层间介质层之上的金属接触层,其中,所述源极和漏极分别通过所述金属接触层与所述连接线相连;以及形成在所述栅极之上的栅极介质层和形成在所述源极、漏极和栅极之上的沟道层,其中,所述沟道层为石墨烯薄膜。
在本发明的基于倒置工艺的二维材料纳米器件的优选实施例中,所述过渡层为通过热氧化形成的SiO2
在本发明的基于倒置工艺的二维材料纳米器件的优选实施例中,所述层间介质层为通过沉积形成的SiO2
在本发明的基于倒置工艺的二维材料纳米器件的优选实施例中,还包括:形成在所述过渡层之上的无源器件,其中所述无源器件与所述金属走线层同时形成。
在本发明的基于倒置工艺的二维材料纳米器件的优选实施例中,所述栅极介质层为高介电常数材料Al2O3、HfO2或HfSiON。
在本发明的基于倒置工艺的二维材料纳米器件的优选实施例中,所述源极、漏极和栅极在同一平面上。
在本发明的基于倒置工艺的二维材料纳米器件的优选实施例中,所述石墨烯薄膜通过Cu衬底上CVD后化学湿法转移,或者Pt衬底上CVD后电化学法转移形成。
在本发明的基于倒置工艺的二维材料纳米器件的优选实施例中,还包括:形成在所述源极和漏极上的欧姆接触。
本发明的基于倒置工艺的二维材料纳米器件具有倒置结构,具有如下优点:(1)该器件的栅极、源极和漏极是同时形成在介质层上的,器件结构精度较高;(2)high-K介质材料的栅极介质层形成在金属材料的栅极上,可以加工得比较精细;(3)石墨烯与栅极、源极和漏极之间的接触比较平整、紧密;(4)由于接触电阻为金属-石墨烯-金属两面夹的结构,以及石墨烯上较少沾污,使得源漏欧姆接触阻值较小。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为现有的石墨烯晶体管的结构示意图;
图2-图15为本发明一个实施例的基于倒置工艺的二维材料纳米器件的形成方法的示意图;
图16为本发明一个实施例的基于倒置工艺的二维材料纳米器件的结构示意图;和
图17为本发明另一个实施例的基于倒置工艺的二维材料纳米器件的结构示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
在本发明的描述中,需要理解的是,术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,需要说明的是,除非另有规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是机械连接或电连接,也可以是两个元件内部的连通,可以是直接相连,也可以通过中间媒介间接相连,对于本领域的普通技术人员而言,可以根据具体情况理解上述术语的具体含义。
下面参考图2至图17来具体阐述根据本发明实施例的基于倒置工艺的二维材料纳米器件形成方法,以及基于倒置工艺的二维材料纳米器件。
本发明提出的一种基于倒置工艺的基于倒置工艺的二维材料纳米器件形成方法,包括以下步骤:
步骤S1,提供衬底。
具体地,如图2所示,提供衬底100。在本发明的一个优选实施例中,采用单面抛光的高阻Si衬底,晶向<100>,掺杂为N型。
步骤S2,在衬底之上形成过渡层。
具体地,如图3所示,在衬底100之上形成过渡层200。在本发明的一个优选实施例中,对衬底100的上表面进行热氧化处理,使Si转变为SiO2,作为过渡层200,厚度为0.7-1μm。
步骤S3,在过渡层之上形成金属走线层,并在金属走线层中填充层间介质以形成层间介质层。
具体地,首先如图4所示,首先通过溅射等方式在过渡层200上形成第一金属层300(例如:Al)厚度约0.7μm。然后如5所示,通过光刻工艺刻蚀第一金属层300形成铝线,即形成金属走线层300。最后如图6所示,通过PECVD等方式沉积厚度约为0.5μm的SiO2,作为层间介质层400。
优选地,还可以沉积Al后还可进一步沉积一层较薄的TiN抗反射层(图中未示出),以使提高光刻精度,保证光刻线条质量。
优选地,在过渡层200之上形成金属走线层300的同时,还可以在过渡层200之上形成无源器件(图中未示出)。
步骤S4,在层间介质层之上形成连接线,其中,连接线的至少一部分与金属走线层相连。
具体地,首先如图7所示,先进行光刻及刻蚀,使层间介质层400上开出通孔,然后第二次通过溅射等方式在层间介质400上形成第二金属层500(例如:Al)厚度约0.7μm。然后如图8所示,通过光刻工艺刻蚀第二金属层500形成金属线,即形成连接线500。其中,连接线500的至少一部分经过通孔与金属走线层300相连。
步骤S5,在层间介质层之上形成金属接触层,该金属接触层与连接线相连。
具体地,首先如图9所示,溅射栅源漏金属材料以在层间介质层400上形成厚度约120nm的金属接触层600,其中金属接触层600可为Ti、Ti/TiN或Ni。然后如图10所示,对进行金属接触层600进行光刻和刻蚀处理,去掉多余的部分,仅保留用于形成源漏栅的区域以及该区域与连接线500相连的部分。
需要说明的是,若金属接触层600的材料的功函数高于(低于)石墨烯,调节石墨烯费米能级,使其表现成p型(n型)。金属功函数和石墨烯功函数的差越大,石墨烯中载流子浓度越大。功函数和石墨烯差越大,载流子浓度越高,有利于降低接触电阻。例如,石墨烯功函数普遍认为是4.3eV,Ti的功函数为3.96eV,则形成n型石墨烯;TiN功函数为5.05-5.15eV,Ni功函数5.15eV,则形成p型石墨烯。选择多种金属电极有利于制备多种石墨烯掺杂水平的器件。TiN、Ni和石墨烯的功函数差距较大,提高了石墨烯中载流子浓度,利于降低接触电阻。
步骤S6,刻蚀所述金属接触层以分别形成源极、漏极和栅极,其中,源极和漏极分别通过金属接触层与连接线相连。
具体地,如图11所示,采用电子束光刻的工艺,刻蚀金属接触层600以分别形成源极S、漏极D和栅极G,其中源极S和漏极D分别通过金属接触层600与连接线500相连,进而与金属走线层300相连。
在一个具体实施例中,在栅与源漏金属之间的开槽宽度为250nm,栅线条宽度为200nm。
步骤S7,在栅极之上形成栅极介质层。
具体地,首先如图12所示,通过原子层沉积(ALD)在器件表面生长一层高介电常数(High-K)介质材料700,例如Al2O3、HfO2或HfSiON等,其EOT约为1.5nm。然后如图13所示,通过光刻和刻蚀工艺去除源漏区的High-K介质材料700,即仅在栅极上保留High-K介质材料700,作为栅极介质层700。其中,栅极介质层700由于其材料特性,能在较大的物理厚度形成较小的二氧化硅等效厚度(EOT),从而阻止漏电,提高器件的栅控能力。
步骤S8、在源极、漏极、和栅极的栅极介质层之上形成石墨烯薄膜作为基于倒置工艺的二维材料纳米器件的沟道层。
图14为图13中虚线矩形框部分的局部放大图,主要展示了基于倒置工艺的二维材料纳米器件的源极、漏极、和栅极的相关部分。后面的图15同样为图13中虚线矩形框部分的局部放大图,展示了基于倒置工艺的二维材料纳米器件的源极、漏极、和栅极的相关部分,后文不再赘述。
具体地,如图14所示,通过Cu衬底上CVD后化学湿法转移,或者Pt衬底上CVD后电化学法转移方法,在源极S、漏极D和栅极G上形成石墨烯薄膜作为沟道层800。由于源极S、漏极D和栅极G的金属接触层600厚度一致,而栅极G上的栅极介质层700厚度较薄,故可以视为源极S、漏极D和栅极G仍处于同一平面上,因此沉积的石墨烯薄膜可以利用气压平整紧密地贴合在源极S、漏极D和栅极G顶部,有效避免了转移覆盖不紧密,达到紧密吸附的有益效果。
在本发明的一个优选实施例中,还可包括:步骤S9,蒸发欧姆接触电阻,以使在所述源极和漏极上形成欧姆接触。
具体的,如图15所示,在形成石墨烯薄膜的沟道层800之后,在源极S和漏极D上通过蒸发等工艺形成几十纳米(通常取经验值40nm)厚度的金属材料及金属材料的组合(例如:Ti+Au,Ti+Pd+Au,Pd+Au),以形成欧姆接触900。
本发明的基于倒置工艺的二维材料纳米器件的形成方法采用倒置工艺,具有如下优点:(1)该方法首先在介质层同时上形成栅极、源极和漏极,以保证器件结构的精度;(2)在金属材料的栅极上生长high-K介质材料的栅极介质层,该工艺较易实现;(3)栅极介质层非常薄,因此栅极、源极和漏极可视为在同一平面上,在形成石墨烯薄膜的过程中,可利用气压形成平整、紧密的石墨烯-电极接触;(4)可实现源漏欧姆接触,并且接触电阻因为金属-石墨烯-金属两面夹的结构以及石墨烯上较少沾污的原因而阻值较小。
本发明还提出了一种基于倒置工艺的二维材料纳米器件,如图16所示,包括以下部分:衬底100;形成在衬底100之上的过渡层200;形成在过渡层200之上的金属走线层300和层间介质层400,其中层间介质层400填充在金属走线层300之间;形成在层间介质层400之上的连接线500,其中,连接线500的至少一部分与金属走线层300相连;形成在层间介质层400之上的源极S、漏极D和栅极G,其中,源极S、漏极D和栅极G包括形成在层间介质层400之上的金属接触层600,源极S和漏极D分别通过金属接触层600与连接线500相连;以及形成在栅极G之上的栅极介质层700和形成在源极S、漏极D和栅极G之上的沟道层800,其中,沟道层800为石墨烯薄膜。
具体地,过渡层200为通过热氧化形成的SiO2;层间介质层400为通过沉积形成的SiO2;栅极介质层700可为高介电常数介质材料Al2O3、HfO2或HfSiON;石墨烯薄膜800通过Cu衬底上CVD后化学湿法转移,或者Pt衬底上CVD后电化学法转移形成。需要说明的是,其中,源极S、漏极D和栅极G在同一平面上。
在本发明的基于倒置工艺的二维材料纳米器件的优选实施例中,还包括:形成在过渡层200之上的无源器件(图中未示出),其中无源器件与金属走线层300同时形成。
在本发明的基于倒置工艺的二维材料纳米器件的优选实施例中,如图17所示,基于倒置工艺的二维材料纳米器件还包括:形成在源极S和漏极D上的欧姆接触900。
本发明的基于倒置工艺的二维材料纳米器件具有倒置结构,具有如下优点:(1)该器件的栅极、源极和漏极是同时形成在介质层上的,器件结构精度较高;(2)high-K介质材料的栅极介质层形成在金属材料的栅极上,可以加工得比较精细;(3)石墨烯与栅极、源极和漏极之间的接触比较平整、紧密;(4)由于接触电阻为金属-石墨烯-金属两面夹的结构,以及石墨烯上较少沾污,使得源漏欧姆接触阻值较小。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同限定。

Claims (16)

1.一种基于倒置工艺的二维材料纳米器件的形成方法,其特征在于,包括以下步骤:
提供衬底;
在所述衬底之上形成过渡层;
在所述过渡层之上形成金属走线层,并在所述金属走线层中填充层间介质以形成层间介质层;
在所述层间介质层之上形成连接线,其中,所述连接线的至少一部分与所述金属走线层相连;
在所述层间介质层之上形成金属接触层,所述金属接触层与所述连接线相连;
刻蚀所述金属接触层以分别形成源极、漏极和栅极,其中,所述源极和漏极分别通过所述金属接触层与所述连接线相连;
在所述栅极之上形成栅极介质层;以及
在所述源极、漏极、和栅极的栅极介质层之上形成石墨烯薄膜作为所述基于倒置工艺的二维材料纳米器件的沟道层。
2.如权利要求1所述的基于倒置工艺的二维材料纳米器件的形成方法,其特征在于,所述过渡层为通过热氧化形成的SiO2
3.如权利要求1所述的基于倒置工艺的二维材料纳米器件的形成方法,其特征在于,所述层间介质层为通过沉积形成的SiO2
4.如权利要求1-3任一项所述的基于倒置工艺的二维材料纳米器件的形成方法,其特征在于,还包括:在所述过渡层之上形成所述金属走线层的同时,在所述过渡层之上形成无源器件。
5.如权利要求4所述的基于倒置工艺的二维材料纳米器件的形成方法,其特征在于,所述栅极介质层为高介电常数材料Al2O3、HfO2或HfSiON。
6.如权利要求5所述的基于倒置工艺的二维材料纳米器件的形成方法,其特征在于,所述源极、漏极和栅极在同一平面上。
7.如权利要求6所述的基于倒置工艺的二维材料纳米器件的形成方法,其特征在于,通过Cu衬底上CVD后化学湿法转移,或者Pt衬底上CVD后电化学法转移以形成所述石墨烯薄膜。
8.如权利要求7所述的基于倒置工艺的二维材料纳米器件的形成方法,其特征在于,还包括步骤:蒸发欧姆接触电阻,以使在所述源极和漏极上形成欧姆接触。
9.一种基于倒置工艺的二维材料纳米器件,其特征在于,包括:
衬底;
形成在所述衬底之上的过渡层;
形成在所述过渡层之上的金属走线层和层间介质层,所述层间介质层填充在所述金属走线层之间;
形成在所述层间介质层之上的连接线,其中,所述连接线的至少一部分与所述金属走线层相连;
形成在所述层间介质层之上的源极、漏极和栅极,所述源极、漏极和栅极包括形成在所述层间介质层之上的金属接触层,其中,所述源极和漏极分别通过所述金属接触层与所述连接线相连;以及
形成在所述栅极之上的栅极介质层和形成在所述源极、漏极和栅极之上的沟道层,其中,所述沟道层为石墨烯薄膜。
10.如权利要求9所述的基于倒置工艺的二维材料纳米器件,其特征在于,所述过渡层为通过热氧化形成的SiO2
11.如权利要求9所述的基于倒置工艺的二维材料纳米器件,其特征在于,所述层间介质层为通过沉积形成的SiO2
12.如权利要求9-11所述的基于倒置工艺的二维材料纳米器件,其特征在于,还包括:形成在所述过渡层之上的无源器件,其中所述无源器件与所述金属走线层同时形成。
13.如权利要求12所述的基于倒置工艺的二维材料纳米器件,其特征在于,所述栅极介质层为高介电常数材料Al2O3、HfO2或HfSiON。
14.如权利要求13所述的基于倒置工艺的二维材料纳米器件,其特征在于,所述源极、漏极和栅极在同一平面上。
15.如权利要求14所述的基于倒置工艺的二维材料纳米器件,其特征在于,所述石墨烯薄膜通过Cu衬底上CVD后化学湿法转移,或者Pt衬底上CVD后电化学法转移形成。
16.如权利要求15所述的基于倒置工艺的二维材料纳米器件,其特征在于,还包括:形成在所述源极和漏极上的欧姆接触。
CN2012103316083A 2012-09-07 2012-09-07 基于倒置工艺的二维材料纳米器件及其形成方法 Pending CN102867754A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103316083A CN102867754A (zh) 2012-09-07 2012-09-07 基于倒置工艺的二维材料纳米器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103316083A CN102867754A (zh) 2012-09-07 2012-09-07 基于倒置工艺的二维材料纳米器件及其形成方法

Publications (1)

Publication Number Publication Date
CN102867754A true CN102867754A (zh) 2013-01-09

Family

ID=47446534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103316083A Pending CN102867754A (zh) 2012-09-07 2012-09-07 基于倒置工艺的二维材料纳米器件及其形成方法

Country Status (1)

Country Link
CN (1) CN102867754A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134407A (zh) * 2017-05-12 2017-09-05 中国科学院微电子研究所 一种基于双层光刻胶工艺的二维材料场效应管制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359156A (zh) * 2000-09-01 2002-07-17 精工电子有限公司 Cmos半导体器件及其制造方法
US6815219B2 (en) * 1999-12-27 2004-11-09 Hynix Semiconductor Inc. Fabrication method and structure for ferroelectric nonvolatile memory field effect transistor
CN1979275A (zh) * 2005-12-05 2007-06-13 株式会社半导体能源研究所 液晶显示器件
US20100051897A1 (en) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
CN101913598A (zh) * 2010-08-06 2010-12-15 浙江大学 一种石墨烯薄膜制备方法
CN101989620A (zh) * 2009-08-04 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
CN102074584A (zh) * 2010-12-06 2011-05-25 复旦大学 一种空气隙石墨烯晶体管及其制备方法
CN102244108A (zh) * 2011-06-23 2011-11-16 西安电子科技大学 复合介质层的SiCMOS电容及其制作方法
US20120112166A1 (en) * 2009-11-04 2012-05-10 International Business Machines Corporation Graphene based switching device having a tunable bandgap
CN102468220A (zh) * 2010-11-08 2012-05-23 中国科学院微电子研究所 一种金属互连结构及其形成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815219B2 (en) * 1999-12-27 2004-11-09 Hynix Semiconductor Inc. Fabrication method and structure for ferroelectric nonvolatile memory field effect transistor
CN1359156A (zh) * 2000-09-01 2002-07-17 精工电子有限公司 Cmos半导体器件及其制造方法
CN1979275A (zh) * 2005-12-05 2007-06-13 株式会社半导体能源研究所 液晶显示器件
US20100051897A1 (en) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
CN101989620A (zh) * 2009-08-04 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
US20120112166A1 (en) * 2009-11-04 2012-05-10 International Business Machines Corporation Graphene based switching device having a tunable bandgap
CN101913598A (zh) * 2010-08-06 2010-12-15 浙江大学 一种石墨烯薄膜制备方法
CN102468220A (zh) * 2010-11-08 2012-05-23 中国科学院微电子研究所 一种金属互连结构及其形成方法
CN102074584A (zh) * 2010-12-06 2011-05-25 复旦大学 一种空气隙石墨烯晶体管及其制备方法
CN102244108A (zh) * 2011-06-23 2011-11-16 西安电子科技大学 复合介质层的SiCMOS电容及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134407A (zh) * 2017-05-12 2017-09-05 中国科学院微电子研究所 一种基于双层光刻胶工艺的二维材料场效应管制造方法

Similar Documents

Publication Publication Date Title
Na et al. Low-frequency noise in multilayer MoS 2 field-effect transistors: the effect of high-k passivation
Czornomaz et al. Confined epitaxial lateral overgrowth (CELO): A novel concept for scalable integration of CMOS-compatible InGaAs-on-insulator MOSFETs on large-area Si substrates
US9680013B2 (en) Non-planar device having uniaxially strained semiconductor body and method of making same
Ahn et al. Artificial semiconductor/insulator superlattice channel structure for high-performance oxide thin-film transistors
Seul et al. Atomic layer deposition process-enabled carrier mobility boosting in field-effect transistors through a nanoscale ZnO/IGO heterojunction
US10784353B2 (en) Lateral heterojunctions between a first layer and a second layer of transition metal dichalcogenide
JP2015119178A (ja) 二層グラフェントンネル電界効果トランジスタ
CN106784001A (zh) 一种场效应晶体管及其制作方法
US11557652B2 (en) Metal source/drain-based MOSFET and method for fabricating the same
US10490644B2 (en) Hybrid gate dielectrics for semiconductor power devices
EP3027556A1 (en) Semiconducting graphene structures, methods of forming such structures and semiconductor devices including such structures
US8742400B2 (en) Graphene switching device including tunable barrier
Zhang et al. Atomically thin indium-tin-oxide transistors enabled by atomic layer deposition
Djara et al. An InGaAs on Si platform for CMOS with 200 mm InGaAs-OI substrate, gate-first, replacement gate planar and FinFETs down to 120 nm contact pitch
TW201640564A (zh) 薄膜電晶體及其製造方法
TWI597844B (zh) Field effect transistor
Zheng et al. Modulation in current density of metal/n-SiC contact by inserting Al 2 O 3 interfacial layer
Park et al. Efficient threshold voltage adjustment technique by dielectric capping effect on MoS 2 field-effect transistor
US20120153352A1 (en) High indium content transistor channels
Giannazzo et al. Integration of 2D Materials for Electronics Applications
CN102867754A (zh) 基于倒置工艺的二维材料纳米器件及其形成方法
Grundbacher et al. Thin film transistors with a ZnO channel and gate dielectric layers of HfO2 by atomic layer deposition
CN107342320B (zh) 无结型隧穿场效应晶体管及制备方法
Netsu et al. Type-II HfS 2/MoS 2 Heterojunction Transistors
CN102867753B (zh) 基于倒置工艺的射频功率管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130109