CN102468220A - 一种金属互连结构及其形成方法 - Google Patents
一种金属互连结构及其形成方法 Download PDFInfo
- Publication number
- CN102468220A CN102468220A CN2010105394001A CN201010539400A CN102468220A CN 102468220 A CN102468220 A CN 102468220A CN 2010105394001 A CN2010105394001 A CN 2010105394001A CN 201010539400 A CN201010539400 A CN 201010539400A CN 102468220 A CN102468220 A CN 102468220A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- hole
- groove
- graphene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
一种金属互连结构,包括:半导体基底,所述半导体基底中形成有接触区;层间介质层,所述层间介质层形成于所述半导体基底上;导电层,所述导电层贯穿所述层间介质层且电连接于所述接触区,所述导电层包括n层金属层和m层石墨烯层或碳纳米管层,所述金属层和所述石墨烯层或碳纳米管层间隔排列,n、m≥1且n+m≥3。以及,一种金属互连结构的形成方法。利于得到优质的互连结构。
Description
技术领域
本发明通常涉及半导体制造技术领域,具体来说,涉及一种金属互连结构及其形成方法。
背景技术
随着半导体技术的飞速发展,具有更高性能和更强功能的集成电路要求更大的元件密度,CMOS(互补型金属氧化物半导体)器件和金属互连的尺寸需要进一步缩小,导致了金属互连的电阻越来越大。
此外,在跨入纳米时代以后,随着器件尺寸的进一步缩小,金属互连结构,包括一体成型的通孔和金属线,被具有更小电阻率和更高抗电迁移率的材料,如铜取代。然而铜离子很容易发生扩散而恶化半导体器件的电学性能。
因此,有必要提出一种新型的金属互连结构及其形成方法,以解决上述问题。
发明内容
本发明提供了一种金属互连结构的形成方法,包括,
在半导体基底上形成层间介质层;
在所述层间介质层中形成贯穿孔和/或凹槽,所述贯穿孔和/或凹槽暴露接触区;
在所述贯穿孔和/或凹槽中形成导电层,所述导电层包括n层金属层和m层石墨烯层或碳纳米管层,所述金属层和所述石墨烯层或碳纳米管层间隔排列,n、m≥1且n+m≥3。
本发明还提供了一种金属互连结构,包括:
半导体基底,所述半导体基底中形成有接触区;
层间介质层,所述层间介质层形成于所述半导体基底上;
导电层,所述导电层贯穿所述层间介质层且电连接于所述接触区,所述导电层包括n层金属层和m层石墨烯层或碳纳米管层,所述金属层和所述石墨烯层或碳纳米管层间隔排列,n、m≥1且n+m≥3。
由于相对于金属层(如铜)而言,石墨烯材料具有高的载流子迁移率以及稳定的单层碳原子结构,通过使导电层包括间隔排列的金属层和石墨烯层,可使导电层具有高的导电性及高抗电迁移率,进而利于减小导电层的电阻以及减少导电层材料发生扩散,从而得到优质的金属互连结构。
附图说明
图1示出了根据本发明的一个实施例的金属互连结构的形成方法流程图;
图2-12示出了根据本发明的各实施例中不同形成阶段对应的剖视图。
具体实施方式
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用性和/或其他材料的使用。
结合图1和图2,在半导体基底上形成层间介质层310。在半导体衬底200上形成器件结构300或者形成器件结构300和部分金属互连结构(本实施例,如,形成第一层间介质层212及嵌入其中的接触塞214)后获得所述半导体基底。
所述半导体衬底200包括硅衬底(例如晶片),还可以包括其他基本半导体或化合物半导体,例如Ge、SiGe、GaAs、InP或Si:C等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底),所述半导体衬底200可以包括各种掺杂配置。此外,可选地,所述半导体衬底200可以包括外延层,也可以包括绝缘体上硅(SOI)结构,还可以具有应力以增强性能。
所述器件结构300可以包括晶体管、二极管或其他半导体组件、以及部分金属互连结构等。所述器件结构300的形成方法可以包括,首先在半导体衬底200上依次形成栅介质层202以及栅电极204。而后,进行第一离子注入(如,倾角离子注入),在半导体衬底200内形成源/漏延伸区208,或者可以进一步形成晕环(Halo)注入区。而后,在环绕所述栅介质层202和栅电极204的外侧壁形成侧墙206,并以栅电极204和侧墙206为掩膜,进行第二离子注入,在栅电极204两侧的半导体衬底200内形成源/漏区210,并退火扩散以激活注入的离子,从而在栅电极204两侧的半导体衬底200内形成源/漏区210。而后,在所述源/漏区210上形成接触层211(如金属硅化物层)。部分金属互连结构的形成方法包括:形成覆盖所述器件结构300的第一层间介质层212,再在位于源/漏区210的第一层间介质层212内形成接触塞214。
在另一个实施例中,参考图3,还可以进一步在所述第一层间介质层212和接触塞214上形成第二层间介质层216,并在第二层间介质层216内、所述接触塞214上形成第一通孔215,以形成半导体基底。上述半导体基底的形成方法仅是示例,对本发明并不做任何限定。半导体基底还可以包括其他的半导体部件以及其他介质层、其他的互联结构等,不再赘述。
在步骤S02,在所述层间介质层310中形成贯穿孔和/或凹槽,所述贯穿孔和/或凹槽暴露接触区。
其中,所述贯穿孔用以形成接触塞(contact)或通孔(via),所述凹槽用以形成金属线。所述贯穿孔或凹槽320-2可采用单镶嵌工艺形成(其他实施例,参考图3和图4);所述贯穿孔320-1和所述凹槽320-2可采用双镶嵌工艺形成(本实施例,参考图5),可以采用先形成贯穿孔320-1后形成所述凹槽320-2的工艺形成所述贯穿孔320-1和所述凹槽320-2;也可以采用先形成所述凹槽320-2后形成贯穿孔320-1的工艺形成所述贯穿孔320-1和所述凹槽320-2。所述接触区可包括接触层211、栅电极204、接触塞214、第一通孔215或其他通孔及金属线。
在形成所述贯穿孔320-1或所述凹槽320-2后,可以在其侧壁上形成绝缘层(图未示),所述绝缘层可包括氮化硅、氧化硅、氮氧化硅或其他合适的材料,利于防止之后形成的导电层中的金属离子扩散至层间介质层310及器件结构300中。可以通过沉积-刻蚀工艺形成所述绝缘层。
此外,在形成所述贯穿孔320-1和/或所述凹槽320-2后,或者在形成上述绝缘层后,还可以在所述贯穿孔320-1和/或凹槽320-2的底壁和侧壁上形成阻挡层330,参考图5。可以通过沉积工艺,例如PVD(如蒸发或溅射)工艺,形成所述阻挡层330,所述阻挡层330材料包括TaN、TiN、Ta、Ti、TiSiN、TaSiN、TiW、WN或Ru中的任一种或其组合。所述阻挡层330利于防止之后形成的导电层中的金属离子扩散至层间介质层310及器件结构300中。
在步骤S03,在所述贯穿孔320-1和/或凹槽320-2中形成导电层,所述导电层包括n层金属层340和m层石墨烯层350,所述金属层340和所述石墨烯层350间隔排列,n、m≥1且n+m≥3。
以下步骤将以采用双镶嵌工艺形成金属互连结构的实施例进行图例并详细描述。
具体来说,首先,参考图6,可以采用CVD工艺,在所述阻挡层330上沉积第一金属层340(在未形成所述阻挡层330的实施例中,所述第一金属层340可直接覆盖所述贯穿孔320-1和所述凹槽320-2的底壁和侧壁上,如第一金属层材料340为钛铝时),例如铜种子层,第一金属层材料340还可以包括铝、钨、镍、钛铝或其他合适的材料,而后在第一金属层340上形成第一石墨烯层350。此时,所述第一石墨烯层350可接于所述第一金属层340;也可以只接于覆盖所述贯穿孔320-1和/或凹槽320-2的底壁的所述第一金属层340(此时,利于减少所述贯穿孔320-1和/或凹槽320-2的深宽比,利于填充后续第二金属层340),即在形成所述第一石墨烯层350后,仍暴露覆盖所述贯穿孔320-1和/或凹槽320-2的侧壁的所述第一金属层340。
而后,在第一石墨烯层350上形成第二金属层340(所述第一金属层的材料和第二金属层的材料可以相同或不同,采用同一标号仅为标示方便),在一个实施例中,所述第二金属层340也可为铜,可以采用PVD(如蒸发或溅射)结合电镀的工艺,使铜填充部分沟槽,如图7所示。在另外的实施例中,所述第二金属层340采用其他金属材料时,可以采用溅射方法形成,如图8所示。所述第二金属层340可覆盖所述第一石墨烯层350(所述第一石墨烯层350接于所述第一金属层340时),所述第二金属层340也可覆盖所述第一石墨烯层350和覆盖所述贯穿孔320-1和/或凹槽320-2的侧壁的所述第一金属层340(所述第一石墨烯层350只接于覆盖所述贯穿孔320-1和/或凹槽320-2的底壁的所述第一金属层340时)。
在其他实施例中,参考图9和图10,还可再在第二金属层340上形成第二石墨烯层350(所述第一石墨烯层的材料和第二石墨烯层的材料可以相同或不同,采用同一标号仅为标示方便),并在其上再形成第三金属层340,例如铜(如图9所示)或其他金属材料(如图10所示),即可以根据需要灵活地形成包括间隔排列的金属层和石墨烯层的导电层,并使所述导电层填满所述贯穿孔320-1和/或所述凹槽320-2。其中,所述金属层的层数n≥1,所述石墨烯层的层数m≥1,且n+m≥3,n、m为自然数。
而后,进行平坦化操作,例如采用CMP工艺,使所述导电层与所述层间介质层310大致相平(即,二者的高度差在工艺误差允许的范围内)。
可以利用CVD、热分解法、微机械剥离法,以及键合转移法或其他合适的方法来形成单层或多层的石墨烯层350。
对于仅包括所述凹槽320-2的实施例,可以根据上述实施例的教导形成构成金属线的导电层,参考图11或图12。对于仅包括所述贯穿孔320-1的实施例,可以根据上述实施例的教导形成构成接触塞或通孔的导电层。
此外,在其他实施例中,也可首先形成所述第一石墨烯层350,使所述第一石墨烯层350覆盖所述贯穿孔320-1和/或凹槽320-2的底壁(此时,利于减少所述贯穿孔320-1和/或凹槽320-2的深宽比,利于填充后续第一金属层340)或底壁和侧壁;再形成第一金属层340,使所述第一金属层340覆盖所述第一石墨烯层350或所述第一石墨烯层350和所述贯穿孔320-1和/或凹槽320-2的侧壁;继而,形成第二石墨烯层350,所述第二石墨烯层350覆盖所述第一金属层340或覆盖所述贯穿孔320-1和/或凹槽320-2的底壁的所述第一金属层340。也可在所述第二石墨烯层350上继续形成第二金属层340、第三石墨烯层350等,以形成导电层,即,形成包括间隔排列的金属层和石墨烯层的导电层,并使所述导电层填满所述贯穿孔320-1和/或所述凹槽320-2,不再赘述。其中,所述金属层的层数n≥1,所述石墨烯层的层数m≥1,且n+m≥3,n、m为自然数。
而后可以根据需要进行后续的工艺步骤,例如在其上形成另一金属互连结构,以及另一层间介质层或其他部件。
本发明还提供了一种金属互连结构,所述结构包括:半导体基底,所述半导体基底中形成有接触区;层间介质层,所述层间介质层形成于所述半导体基底上;导电层,所述导电层贯穿所述层间介质层且电连接于所述接触区,所述导电层包括n层金属层和m层石墨烯层,所述金属层和所述石墨烯层间隔排列,n、m≥1且n+m≥3。
可选地,所述导电层和所述层间介质层及所述接触区之间夹有阻挡层。可选地,所述导电层和所述层间介质层之间夹有绝缘层。所述绝缘层和阻挡层利于防止导电层中的金属离子扩散至器件结构或层间介质层中。
涉及的半导体基底、接触区、层间介质层、导电层、金属层和石墨烯层的定义、形成方法、材料选取等均与前述方法实施例中描述的相同,不再赘述。
由于相对于金属层(如铜)而言,石墨烯材料具有高的载流子迁移率以及稳定的单层碳原子结构,通过使导电层包括间隔排列的金属层和石墨烯层,可使导电层具有高的导电性及高抗电迁移率,进而利于减小导电层的电阻以及减少导电层材料发生扩散,从而得到优质的金属互连结构。
上述涉及石墨烯的实施例,均适用于碳纳米管。根据上述实施例的教导,本领域技术人员可知如何采用碳纳米管实现本发明的发明构思,不再赘述。
虽然关于示例实施例及其优点已经详细说明,应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下,可以对这些实施例进行各种变化、替换和修改。对于其他例子,本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时,工艺步骤的次序可以变化。
此外,本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容,作为本领域的普通技术人员将容易地理解,对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤,其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本发明可以对它们进行应用。因此,本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (8)
1.一种金属互连结构的形成方法,包括,
在半导体基底上形成层间介质层;
在所述层间介质层中形成贯穿孔和/或凹槽,所述贯穿孔和/或凹槽暴露接触区;
在所述贯穿孔和/或凹槽中形成导电层,所述导电层包括n层金属层和m层石墨烯层或碳纳米管层,所述金属层和所述石墨烯层或碳纳米管层间隔排列,n、m≥1且n+m≥3。
2.根据权利要求1所述的方法,形成所述导电层的步骤包括:
形成第一石墨烯层或碳纳米管层,所述第一石墨烯层或碳纳米管层覆盖所述贯穿孔和/或凹槽的底壁或底壁和侧壁;
形成第一金属层,所述第一金属层覆盖所述第一石墨烯层或碳纳米管层或所述第一石墨烯层或碳纳米管层和所述贯穿孔和/或凹槽的侧壁;
形成第二石墨烯层或碳纳米管层,所述第二石墨烯层或碳纳米管层覆盖所述第一金属层或覆盖所述贯穿孔和/或凹槽的底壁的所述第一金属层。
3.根据权利要求1所述的方法,形成所述导电层的步骤包括:
形成第一金属层,所述第一金属层覆盖所述贯穿孔和/或凹槽的底壁和侧壁;
形成第一石墨烯层或碳纳米管层,所述第一石墨烯层或碳纳米管层接于所述第一金属层或覆盖所述贯穿孔和/或凹槽的底壁的所述第一金属层;
形成第二金属层,所述第二金属层覆盖所述第一石墨烯层或碳纳米管层或所述第一石墨烯层或碳纳米管层和覆盖所述贯穿孔和/或凹槽的侧壁的所述第一金属层。
4.根据权利要求1所述的方法,其中,在形成所述贯穿孔和/或凹槽和形成所述导电层的步骤之间,还包括:
在所述贯穿孔和/或凹槽的底壁和侧壁上形成阻挡层。
5.根据权利要求1所述的方法,其中,在形成所述贯穿孔和/或凹槽和形成所述导电层的步骤之间,还包括:
在所述贯穿孔或凹槽的侧壁形成绝缘层。
6.一种金属互连结构,包括:
半导体基底,所述半导体基底中形成有接触区;
层间介质层,所述层间介质层形成于所述半导体基底上;
导电层,所述导电层贯穿所述层间介质层且电连接于所述接触区,所述导电层包括n层金属层和m层石墨烯层或碳纳米管层,所述金属层和所述石墨烯层或碳纳米管层间隔排列,n、m≥1且n+m≥3。
7.根据权利要求6所述的结构,其中,所述导电层和所述层间介质层及所述接触区之间夹有阻挡层。
8.根据权利要求6所述的结构,其中,所述导电层和所述层间介质层之间夹有绝缘层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010539400 CN102468220B (zh) | 2010-11-08 | 2010-11-08 | 一种金属互连结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010539400 CN102468220B (zh) | 2010-11-08 | 2010-11-08 | 一种金属互连结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102468220A true CN102468220A (zh) | 2012-05-23 |
CN102468220B CN102468220B (zh) | 2013-12-25 |
Family
ID=46071679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010539400 Active CN102468220B (zh) | 2010-11-08 | 2010-11-08 | 一种金属互连结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102468220B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102867754A (zh) * | 2012-09-07 | 2013-01-09 | 清华大学 | 基于倒置工艺的二维材料纳米器件及其形成方法 |
CN104377162A (zh) * | 2013-08-13 | 2015-02-25 | 朗姆研究公司 | 用于穿硅通路金属化的粘合层 |
CN104779287A (zh) * | 2014-01-10 | 2015-07-15 | 中国科学院微电子研究所 | 石墨烯结构、石墨烯器件及其制造方法 |
CN107658264A (zh) * | 2017-09-28 | 2018-02-02 | 江苏师范大学 | 一种基于多层石墨烯辅助层的三维硅通孔垂直互联方法 |
TWI618188B (zh) * | 2014-08-13 | 2018-03-11 | 財團法人國家實驗研究院 | 導線結構與其製作方法 |
CN112349650A (zh) * | 2019-08-06 | 2021-02-09 | 芯恩(青岛)集成电路有限公司 | 大马士革结构及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030179559A1 (en) * | 2000-02-16 | 2003-09-25 | Manfred Engelhardt | Electronic component comprising an electrically conductive connection consisting of carbon nanotubes and a method for producing the same |
US20060281306A1 (en) * | 2005-06-08 | 2006-12-14 | Florian Gstrein | Carbon nanotube interconnect contacts |
US7227066B1 (en) * | 2004-04-21 | 2007-06-05 | Nanosolar, Inc. | Polycrystalline optoelectronic devices based on templating technique |
CN101803014A (zh) * | 2007-09-11 | 2010-08-11 | 英特尔公司 | 形成用于改进微电子封装中的第一级互连和环氧树脂底部填料之间的粘结的纳米涂层的方法以及由此形成的结构 |
-
2010
- 2010-11-08 CN CN 201010539400 patent/CN102468220B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030179559A1 (en) * | 2000-02-16 | 2003-09-25 | Manfred Engelhardt | Electronic component comprising an electrically conductive connection consisting of carbon nanotubes and a method for producing the same |
US7227066B1 (en) * | 2004-04-21 | 2007-06-05 | Nanosolar, Inc. | Polycrystalline optoelectronic devices based on templating technique |
US20060281306A1 (en) * | 2005-06-08 | 2006-12-14 | Florian Gstrein | Carbon nanotube interconnect contacts |
CN101803014A (zh) * | 2007-09-11 | 2010-08-11 | 英特尔公司 | 形成用于改进微电子封装中的第一级互连和环氧树脂底部填料之间的粘结的纳米涂层的方法以及由此形成的结构 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102867754A (zh) * | 2012-09-07 | 2013-01-09 | 清华大学 | 基于倒置工艺的二维材料纳米器件及其形成方法 |
CN104377162A (zh) * | 2013-08-13 | 2015-02-25 | 朗姆研究公司 | 用于穿硅通路金属化的粘合层 |
CN104377162B (zh) * | 2013-08-13 | 2017-05-10 | 朗姆研究公司 | 用于穿硅通路金属化的粘合层 |
CN104779287A (zh) * | 2014-01-10 | 2015-07-15 | 中国科学院微电子研究所 | 石墨烯结构、石墨烯器件及其制造方法 |
CN104779287B (zh) * | 2014-01-10 | 2018-02-02 | 中国科学院微电子研究所 | 石墨烯结构、石墨烯器件及其制造方法 |
TWI618188B (zh) * | 2014-08-13 | 2018-03-11 | 財團法人國家實驗研究院 | 導線結構與其製作方法 |
CN107658264A (zh) * | 2017-09-28 | 2018-02-02 | 江苏师范大学 | 一种基于多层石墨烯辅助层的三维硅通孔垂直互联方法 |
CN112349650A (zh) * | 2019-08-06 | 2021-02-09 | 芯恩(青岛)集成电路有限公司 | 大马士革结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102468220B (zh) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9318439B2 (en) | Interconnect structure and manufacturing method thereof | |
TWI449128B (zh) | 積體電路結構及其製造方法 | |
US8841777B2 (en) | Bonded structure employing metal semiconductor alloy bonding | |
US9837354B2 (en) | Hybrid copper structure for advance interconnect usage | |
CN102832165B (zh) | 经过改进的用于双镶嵌工艺的间隙填充方法 | |
TWI497644B (zh) | 以石墨烯為基底的元件及其製造方法 | |
CN102468220B (zh) | 一种金属互连结构及其形成方法 | |
CN102246293A (zh) | 具有改进的电介质线路到过孔的抗电迁移性界面层的互连结构及其制造方法 | |
TW201729379A (zh) | 半導體元件結構 | |
CN105531812B (zh) | 通过选择性沉积形成的超薄金属线 | |
KR102598519B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR101335714B1 (ko) | 그래핀 확산 방지막 및 이를 이용한 전자소자 | |
TWI524421B (zh) | 半導體積體電路與其製造方法 | |
US9806024B1 (en) | Simultaneous formation of liner and metal conductor | |
CN105280613B (zh) | 铜互连结构及其形成方法 | |
CN102376633A (zh) | 一种半导体结构及其制造方法 | |
TWI778594B (zh) | 積體電路及其製造方法 | |
CN105047600A (zh) | 半导体结构及其制造方法 | |
US11640940B2 (en) | Methods of forming interconnection structure including conductive graphene layers | |
US20230055272A1 (en) | Semiconductor interconnection structures and methods of forming the same | |
CN103563083B (zh) | 半导体开关器件及其制造方法 | |
JP6150420B2 (ja) | ナノチューブ層を有する半導体デバイスおよび形成方法 | |
CN102299053B (zh) | 一种半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |