CN104377162A - 用于穿硅通路金属化的粘合层 - Google Patents

用于穿硅通路金属化的粘合层 Download PDF

Info

Publication number
CN104377162A
CN104377162A CN201410395895.3A CN201410395895A CN104377162A CN 104377162 A CN104377162 A CN 104377162A CN 201410395895 A CN201410395895 A CN 201410395895A CN 104377162 A CN104377162 A CN 104377162A
Authority
CN
China
Prior art keywords
silicon
layer
feature
copper
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410395895.3A
Other languages
English (en)
Other versions
CN104377162B (zh
Inventor
阿尔图尔·科利奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN104377162A publication Critical patent/CN104377162A/zh
Application granted granted Critical
Publication of CN104377162B publication Critical patent/CN104377162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及用于穿硅通路金属化的粘合层。为了实现上述目的并且本发明目的，提供了一种用于在硅晶片中形成铜填充穿硅通路特征的方法。在硅上蚀刻穿硅通路。在穿硅通路内形成绝缘层。在穿硅通路内形成阻挡层。在阻挡层上沉积无氧硅、锗、硅锗粘合层。在粘合层上沉积种子层，然后晶片经过退火。用铜和铜合金填满特征。使堆层退火。

Description

用于穿硅通路金属化的粘合层
技术领域
本发明涉及一种用于在半导体晶片上形成半导体器件的方法。更具体地讲，本发明涉及形成通路金属化。
背景技术
包括穿硅(Si)通路的硅半导体用于从成像产品和存储器到高速逻辑和高电压器件产品的各种技术。严重依赖于形成为穿过硅半导体晶片的通路的一种技术是三维(3D)集成电路(IC)。三维IC是通过堆叠减薄的半导体晶片芯片并且使用穿硅通路(TSV)使它们互连而形成的。
发明内容
为了实现上述目的并且根据本发明的目的，提供了一种用于在硅晶片中形成铜填充的穿硅通路(through silicon via)特征的方法。在晶片中蚀刻穿硅通路。绝缘层形成在穿硅通路中。阻挡层(barrier layer)形成在穿硅通路中。无氧硅、锗或硅锗粘合层沉积在阻挡层上。种子层沉积在粘合层上。这个步骤之后是退火。所述特征用铜或铜合金填充并且经历第二次退火。
在本发明的另一个表现形式中，提供了用于在硅层中形成铜填充特征的方法。阻挡层在硅层的特征中形成。硅、锗或硅锗粘合层沉积在阻挡层上。种子层沉积在粘合层上。这些特征用铜或铜合金填充，并且晶片经历退火。
以下将在本发明的详细描述中并且结合以下附图更详细地描述本发明的这些和其他特征。
附图说明
在附图的视图中通过举例方式而非限制方式来说明本发明，并且其中相同的附图标记指代相似的元件，并且其中：
图1是本发明的实施方式的流程图。
图2A至图2G是使用本发明的工艺形成的结构的示意图。
具体实施方式
现在参照如附图所示的本发明的一些优选实施方式来详细描述本发明。在以下描述中阐述了诸多具体细节以便提供对本发明的透彻理解。然而，本领域技术人员会明白，本发明在没有这些具体细节中的一些或所有的情况下。在其他情况下没有详细描述公知的工艺步骤和/或结构，以免不必要地使本发明难以理解。
图1是本发明的实施方式的高阶流程图。提供了穿硅通路(步骤104)。(最普通的二氧化硅或二氧化硅基)绝缘层形成在穿硅通路上(步骤108)。阻挡层形成在硅通路上(步骤112)。粘合层形成在阻挡层上(步骤116)。种子层形成在粘合层上(步骤120)，然后使晶片退火(124)。穿硅通路被填充(步骤128)。使堆层退火(步骤132)。使堆层平坦化(步骤136)。
在本发明的优选实施方式中，提供了衬底上的穿硅通路(步骤104)。图2A是具有衬底204的堆层200的示意性剖视图，该衬底204具有穿硅通路208。穿硅通路208可以完全穿过硅衬底204或者部分穿过硅衬底204。通常，如果穿硅通路208没有完全穿过硅衬底204，那么随后的工艺用来去除穿硅通路208没有穿过的这部分硅衬底204，使得穿硅通路208穿过剩余的衬底204。优选地，穿硅通路208具有小于15μm的宽度。更优选地，穿硅通路208具有大于8:1的深宽比。优选地，穿硅通路208具有大于5μm的深度。
绝缘层形成在穿硅通路上(步骤108)。图2B是在绝缘层212形成在穿硅通路208上之后的堆层200的示意性剖视图。氧化硅(最常用的电介质)可以通过化学气相沉积(CVD)或原子层沉积(ALD)工艺沉积或者在氧化气氛中从硅上热生长以形成绝缘层212。
阻挡层形成在通路上(步骤112)。图2C是在阻挡层216形成在绝缘层212上之后的堆层200的示意性剖视图。优选地，阻挡层216包括氮化钨、TiN、TiW、TiSN、WSiN或RuTiN中的至少一种。更优选地，阻挡层216包括重量百分比大于10％的钨。阻挡层216还可以通过物理气相沉积(PVD)、CVD或ALD工艺来沉积，但后两者是优选的，因为CVD和ALD在非常高的深宽比通路(>17:1)中提供均匀电镀，从而可以提供层的更高的均匀度。在其他实施方式中，阻挡层216包括W、Ti、Ta、N、Si、O或C中的一种或多种的组合。
粘合层形成在阻挡层上(步骤116)。优选地，粘合层通过无电沉积(ELD)、原子层沉积(ALD)或化学气相沉积(CVD)工艺沉积硅、锗或硅锗(SiGe)层来形成。这种粘合层可以通过使用SiH4、GeH4或其他含氢的硅和/或锗的化合物来形成。这种层的厚度可以在至的范围内，优选地在至的范围内。图2D是在粘合层220形成在阻挡层216上之后的堆层200的示意性剖视图。
种子层形成在粘合层上(步骤120)。在此实施方式中，种子层通过无电沉积(ELD)或电镀(ECP)形成。在种子层沉积的实例中，ELD溶液的pH在4.0与12.5之间，并且更优选地在7.5与10.5之间。沉积在室温至95℃之间，并且更优选地在65℃至85℃之间完成沉积。溶液包含至少一种或多种金属化合物(例如但不限于金属的氯盐或硫酸盐)、也可以充当络合剂的pH调节剂、额外的络合剂(如有需要)以及一种或多种还原剂。无电电镀溶液还可以包含其他添加剂，例如，表面活性剂、稳定剂、应力减少剂等。图2E是在种子层224形成在粘合层220上之后的堆层200的示意性剖视图。
晶片在种子层形成在粘合层上之后进行退火。在此实施方式中，在150℃至450℃的温度范围内退火1分钟至60分钟。更具体地讲，在250℃至400℃的温度范围内退火5分钟至30分钟。
然后填充通路(步骤128)。在填充工艺的实例中，用于填充的电镀铜或铜合金溶液是酸性溶液并且在15℃至90℃之间的温度工作，并且更优选地在20℃至45℃之间的温度工作。溶液包含至少一种或多种金属化合物(例如但不限于金属的氯盐或硫酸盐)、pH调节剂以及选自提供自底向上填充的抑制剂、加速剂和整平剂的组的必要添加剂。图2F是在通路填满铜或铜合金填充物228之后的堆层200的示意性剖视图。在其他实施方式中，ELD、化学气相沉积(CVD)或原子层沉积(ALD)可以用于提供铜或铜合金填充物228。
堆层200进行另一次退火(步骤132)。在此实施方式中，在150℃至450℃的温度退火1分钟至60分钟。更具体地讲，在250℃至400℃的温度退火5分钟至30分钟。
然后使堆层200平坦化(步骤136)。在此实施方式中，穿硅通路208(现场)之外的铜或铜合金填充物228的厚度小于。平坦化工艺可以用于平坦化堆层200以去除穿硅通路208上方的铜或铜合金填充物228、种子层224、粘合层220、阻挡层216和绝缘层212。化学机械抛光(CMP)是这种平坦化工艺的实例。图2G是在堆层200用CMP工艺进行平坦化之后的堆层200的示意性剖视图。
本发明的实施方式允许以减少的成本填充穿硅通路。此外，甚至当TSV的深宽比是20：1或更高时，各种实施方式也可以提供均匀的阻挡层。
本发明的其他实施方式可以提供额外的内衬、阻挡层或种子层。实施方式可以使用Co或Ni合金的ELD阻挡层，其中合金元素优选地包括Co、Ni、Fe、W、Mo、P、B、Re、Mn、Cr、Ge、Sn、In、Ga或Cu。本发明的实施方式使用包含Co、Ni或Cu合金的无电内衬或种子层，其中合金元素优选地包括Co、Ni、Fe、W、Mo、P、B、Re、Mn、Cr、Ge、Sn、In、或Ga。在其他实施方式中，电镀种子可以是在用于填充TSV结构的常规的酸性电镀溶液中具有低溶解度的金属或金属合金。例如，种子可以是铜或铜合金，但是不限于CuNi、CuCo、CuMn、CuSn和CuAg，但是可以是其他的金属合金组合，例如，Ni、NiCo、Pd、Ru等。这允许电镀层与电镀种子几乎相同。
在其他实施方式中，在填充通路(128)之前没有退火的情况下，在填充通路(步骤128)之后可以进行单次退火。这种退火可用于促进粘合层220与种子层224之间的互扩散并且生长铜或铜合金填充的晶粒。
硅、锗或硅锗等粘合层不是绝缘层，并且因此优选地不含氧，因为氧化硅是绝缘体。更具体地，如果粘合层是硅，就是纯硅，或者如果粘合层是锗，就是纯锗，或者如果粘合层是硅锗，就是纯硅锗，但也可以使用注入硅或注入锗(在这种情况下注入浓度小于1％)。硅和锗能运动到铜内。硅、锗或硅锗粘合层在退火中能运动到铜中以提高粘合性。
其他的实施方式可以填充不是穿硅通路的深特征。然而，优选地，这些特征应当足够宽且足够深以适应各种层。
尽管就几个优选实施方式描述了本发明，但是存在落入本发明的范围内的替代方式、置换和各种替代等同方案。还应当注意，实施本发明的方法和设备有许多替代方式。因此其目的是以下所附权利要求书应当被理解成包括落入本发明的真实精神和范围内的所有这些替代方式、置换和各种替代等同方案。

Claims (19)

1.一种用于在硅晶片中形成铜填充的穿硅通路特征的方法，其包括：
在所述晶片中蚀刻穿硅通路；
在所述穿硅通路中形成绝缘层；
在所述穿硅通路中形成阻挡层；
在所述阻挡层上沉积无氧硅、锗或硅锗粘合层；
在所述粘合层上沉积种子层；
使堆层退火；
使用铜和铜合金填充所述特征；并且
使所述堆层退火。
2.根据权利要求1所述的方法，其进一步包括对所述硅晶片进行化学机械抛光。
3.根据权利要求1所述的方法，其中所述特征是穿硅通路特征。
4.根据权利要求1所述的方法，其进一步包括在所述硅层中蚀刻特征。
5.根据权利要求1所述的方法，其中所述粘合层不含氧。
6.根据权利要求1所述的方法，其中所述退火在填充所述特征之后执行。
7.根据权利要求6所述的方法，其进一步包括在所述退火之后进行化学机械抛光。
8.根据权利要求1所述的方法，其中所述退火在沉积所述种子层之后并且在填充所述特征之前执行。
9.一种用于在硅层中形成铜填充特征的方法，其包括：
在所述硅层的特征中形成阻挡层；
在所述阻挡层上沉积硅、锗或硅锗粘合层；
在所述粘合层上沉积种子层；
用铜或铜合金填充所述特征；并且
使堆层退火。
10.根据权利要求9所述的方法，其中所述用铜或铜合金填充所述特征是无电沉积工艺或电镀工艺。
11.根据权利要求10所述的方法，其进一步包括在形成所述阻挡层之前在所述特征内沉积绝缘层。
12.根据权利要求11所述的方法，其中所述特征是穿硅通路特征。
13.根据权利要求12所述的方法，其进一步包括在所述硅层中蚀刻特征。
14.根据权利要求13所述的方法，其中所述粘合层不含氧。
15.根据权利要求14所述的方法，其中所述退火在填充所述特征之后执行。
16.根据权利要求15所述的方法，进一步包括在所述退火之后进行化学机械抛光。
17.根据权利要求14所述的方法，其中所述退火在沉积所述种子层之后并且在填充所述特征之前执行。
18.根据权利要求17所述的方法，进一步包括在填充所述特征之后进行化学机械抛光。
19.根据权利要求18所述的方法，其进一步包括在填充所述特征之后进行第二次退火。
CN201410395895.3A 2013-08-13 2014-08-13 用于穿硅通路金属化的粘合层 Active CN104377162B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/966,168 US8980746B2 (en) 2013-08-13 2013-08-13 Adhesion layer for through silicon via metallization
US13/966,168 2013-08-13

Publications (2)

Publication Number Publication Date
CN104377162A true CN104377162A (zh) 2015-02-25
CN104377162B CN104377162B (zh) 2017-05-10

Family

ID=52467137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410395895.3A Active CN104377162B (zh) 2013-08-13 2014-08-13 用于穿硅通路金属化的粘合层

Country Status (5)

Country Link
US (1) US8980746B2 (zh)
KR (1) KR102383378B1 (zh)
CN (1) CN104377162B (zh)
SG (1) SG10201404749QA (zh)
TW (1) TWI638423B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10075657B2 (en) 2015-07-21 2018-09-11 Fermi Research Alliance, Llc Edgeless large area camera system
US10352991B2 (en) 2015-07-21 2019-07-16 Fermi Research Alliance, Llc Edgeless large area ASIC
US9899260B2 (en) 2016-01-21 2018-02-20 Micron Technology, Inc. Method for fabricating a semiconductor device
US9881833B1 (en) * 2016-10-26 2018-01-30 International Business Machines Corporation Barrier planarization for interconnect metallization
US11133218B1 (en) * 2020-01-23 2021-09-28 Tae Young Lee Semiconductor apparatus having through silicon via structure and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057555A1 (en) * 1998-02-27 2003-03-27 Micron Technology, Inc. Structure for contact formation using a silicon-germanium alloy
CN1909206A (zh) * 2005-08-04 2007-02-07 台湾积体电路制造股份有限公司 半导体元件中内连线结构的制造方法
CN101038907A (zh) * 2006-03-15 2007-09-19 国际商业机器公司 形成互连结构的方法及其形成的互连结构
US20090212433A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Structure and process for metallization in high aspect ratio features
US20100090342A1 (en) * 2008-10-15 2010-04-15 Hui-Lin Chang Metal Line Formation Through Silicon/Germanium Soaking
CN102468220A (zh) * 2010-11-08 2012-05-23 中国科学院微电子研究所 一种金属互连结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
JPWO2011055825A1 (ja) * 2009-11-09 2013-03-28 三菱瓦斯化学株式会社 シリコン貫通ビアプロセスにおけるシリコン基板裏面エッチング用エッチング液及びこれを用いたシリコン貫通ビアを有する半導体チップの製造方法
US8487425B2 (en) * 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV
US8753975B1 (en) * 2013-02-01 2014-06-17 Globalfoundries Inc. Methods of forming conductive copper-based structures using a copper-based nitride seed layer without a barrier layer and the resulting device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057555A1 (en) * 1998-02-27 2003-03-27 Micron Technology, Inc. Structure for contact formation using a silicon-germanium alloy
CN1909206A (zh) * 2005-08-04 2007-02-07 台湾积体电路制造股份有限公司 半导体元件中内连线结构的制造方法
CN101038907A (zh) * 2006-03-15 2007-09-19 国际商业机器公司 形成互连结构的方法及其形成的互连结构
US20090212433A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Structure and process for metallization in high aspect ratio features
US20100090342A1 (en) * 2008-10-15 2010-04-15 Hui-Lin Chang Metal Line Formation Through Silicon/Germanium Soaking
CN102468220A (zh) * 2010-11-08 2012-05-23 中国科学院微电子研究所 一种金属互连结构及其形成方法

Also Published As

Publication number Publication date
TW201528426A (zh) 2015-07-16
US8980746B2 (en) 2015-03-17
US20150050808A1 (en) 2015-02-19
KR102383378B1 (ko) 2022-04-05
SG10201404749QA (en) 2015-03-30
CN104377162B (zh) 2017-05-10
TWI638423B (zh) 2018-10-11
KR20150020100A (ko) 2015-02-25

Similar Documents

Publication Publication Date Title
KR102335506B1 (ko) 쓰루 실리콘 비아 금속화
US8716105B2 (en) Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
US10727121B2 (en) Thin film interconnects with large grains
EP2248164B1 (en) Microstructure modification in copper interconnect structure
US8138084B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
CN104377162A (zh) 用于穿硅通路金属化的粘合层
US8508018B2 (en) Barrier layers
KR20170002606A (ko) 수퍼 컨포멀 도금
US8736055B2 (en) Methods and layers for metallization
US8779589B2 (en) Liner layers for metal interconnects
KR20130121042A (ko) 피쳐 필을 위한 반도체 리플로우 프로세싱
US8969195B2 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
KR20130121041A (ko) 고 종횡비 필을 위한 반도체 리플로우 프로세싱
WO2012130730A1 (en) Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
WO2002037558A1 (en) Semiconductor device and its manufacturing method
US20220415818A1 (en) Integrated circuit interconnect structures with graphene cap
CN103426816A (zh) 用于高深宽比填充的半导体反流处理
TWI625773B (zh) 用於特徵塡充的半導體重流處理
TWI587367B (zh) 用於金屬化之方法及層

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant