TW201528426A - 用於直通矽晶穿孔金屬化之黏著層 - Google Patents

用於直通矽晶穿孔金屬化之黏著層 Download PDF

Info

Publication number
TW201528426A
TW201528426A TW103127654A TW103127654A TW201528426A TW 201528426 A TW201528426 A TW 201528426A TW 103127654 A TW103127654 A TW 103127654A TW 103127654 A TW103127654 A TW 103127654A TW 201528426 A TW201528426 A TW 201528426A
Authority
TW
Taiwan
Prior art keywords
layer
copper
forming
germanium
filled
Prior art date
Application number
TW103127654A
Other languages
English (en)
Other versions
TWI638423B (zh
Inventor
Artur Kolics
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW201528426A publication Critical patent/TW201528426A/zh
Application granted granted Critical
Publication of TWI638423B publication Critical patent/TWI638423B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

為了達成以下內容並且依照本發明之目的，提供一種在矽晶圓中形成填銅矽穿孔特徵部的方法。在晶圓中蝕刻矽穿孔。在矽穿孔內形成絕緣體層。在矽穿孔內形成阻障層。在阻障層上方沉積不具有氧化物的矽、鍺、或SiGe黏著層。在黏著層上方沉積晶種層，然後使晶圓回火。以銅或銅合金來填充特徵部。使堆疊體回火。

Description

用於直通矽晶穿孔金屬化之黏著層
本發明係關於一種在半導體晶圓上形成半導體裝置的方法。更具體而言，本發明係關於穿孔金屬化之形成。
包含矽(Si)穿孔的矽半導體被用於從成像產品與記憶體到高速邏輯與高電壓裝置產品的種種技術。一種重度仰賴形成穿過矽半導體晶圓之穿孔的技術為三維(3D，three dimensional)積體電路(IC，integrated circuit)。3D積體電路係藉由堆疊薄化半導體晶圓晶片並且使其與矽穿孔(TSV，Through Silicon Vias)互連而產生。
為了達成以上內容並且依照本發明之目的，提供一種在矽晶圓中形成填銅矽穿孔特徵部的方法。在晶圓中蝕刻矽穿孔。在矽穿孔內形成絕緣體層。在矽穿孔內形成阻障層。在阻障層上方沉積不具有氧化物的矽、鍺、或SiGe黏著層。在黏著層上方沉積晶種層。在此步驟之後進行回火。這些特徵部填充以銅或銅合金，並且經過第二次回火。
在本發明之另一態樣中，提供一種在矽層中形成填銅特徵部的方法。在矽層中的特徵部內形成阻障層。在阻障層上方沉積矽、鍺、或SiGe黏著層。在黏著層上方沉積晶種層。這些特徵部填充以銅或銅合金，以及使晶圓回火。
以下，將在與下列圖式配合的本發明詳細說明中更詳細地描述本發明的這些與其他特徵。
以下，將參考如隨附圖式所示之數個本發明較佳實施例來對本發明進行詳細說明。在下列說明中，為了提供對本發明的徹底瞭解而提出許多具體細節。然而，熟習本項技藝者可明白在不具有其中某些或所有這些具體細節的情況下仍可實施本發明。在其他情況下，為了不使本發明產生不必要的混淆，已不詳述為人所熟知的製程步驟及/或結構。
圖1係本發明之一實施例的高階流程圖。設置矽穿孔(步驟104)。在矽穿孔上方形成絕緣體層(大多為氧化矽或者以氧化矽為基礎)(步驟108)。在矽穿孔上方形成阻障層(步驟112)。在阻障層上方形成黏著層(步驟116)。在黏著層上方形成晶種層(步驟120)，然後使晶圓回火(步驟124)。填充矽穿孔(步驟128)。使此堆疊體回火(步驟132)。使此堆疊體接受平坦化處理(步驟136)。
在本發明之一較佳實施例中，於基板中設置矽穿孔(步驟104)。圖2A係具有基板204之堆疊體200的概略橫剖面圖，此基板具有矽穿孔208。矽穿孔208可整個穿過矽基板204或者部分穿過矽基板204。通常，若矽穿孔208不整個穿過矽基板204的話，則提供後續的製程來移除未被矽穿孔208穿過的矽基板204之部分，以便使矽穿孔208穿過剩餘的基板204。較佳地，矽穿孔208具有小於15μm的寬度。更佳地，矽穿孔208具有大於8：1的縱橫比。較佳地，矽穿孔208具有大於5μm的深度。
在矽穿孔208上方形成絕緣體層(步驟108)。圖2B係在將絕緣體層212形成於矽穿孔208上方後之堆疊體200的概略橫剖面圖。氧化矽，最常用的介電質，可藉由化學氣相沉積(CVD，chemical vapor deposition)製程或原子層沉積(ALD，atomic layer deposition)製程進行沉積，或者在氧化環境中由Si進行熱成長，以形成絕緣體層212。
在穿孔上方形成阻障層(步驟112)。圖2C係在將阻障層216形成於絕緣體層212上方後之堆疊體200的概略橫剖面圖。較佳地，阻障層216包含氮化鎢、TiN、TiW、TiSN、WSiN、或RuTiN至少其中一者。更佳地，阻障層216包含 ＞ 10%鎢(以重量計)。阻障層216亦可藉由物理氣相沉積(PVD，physical vapor deposition)、CVD、或ALD製程進行沉積；然而，後兩者較佳，因為CVD與ALD更可在極高縱橫比穿孔(＞ 17：1)中提供鍍覆，所以可對此層提供較高的正形性(conformality)。在其他實施例中，阻障層216包含W、Ti、Ta、N、Si、O、或C其中一或多者的組合。
在阻障層上方形成黏著層(步驟116)。較佳地，黏著層係藉由無電沉積(ELD，electroless deposition)、原子層沉積(ALD)、或化學氣相沉積(CVD)製程沉積矽、鍺、或矽鍺(SiGe)層而形成。此種黏著層可藉由使用SiH4 、GeH4 、或其他含氫之矽及/或鍺化合物而形成。此種層的厚度可從20Å分佈至500Å，較佳係介於50Å到100Å。圖2D係在將黏著層220形成於阻障層216上方後之堆疊體200的概略橫剖面圖。
在黏著層上方形成晶種層(步驟120)。在本實施例中，晶種層係藉由無電沉積(ELD)或電鍍(ECP，electroplating)而形成。在晶種層沉積的一範例中，ELD溶液具有介於4.0與12.5之間的pH，更佳係介於7.5與10.5之間。此沉積係在介於室溫到95℃的溫度下完成，更佳係介於65℃到85℃。此溶液包含至少一或多種金屬化合物(例如但不限於金屬的氯化物或硫酸鹽)、pH調整劑(亦可作為錯合劑)、額外的錯合劑(若需要時)、以及一或多種還原劑。此無電電鍍溶液亦可包含其他添加劑，例如界面活性劑、安定劑、應力消除劑等等。圖2E係在將晶種層224形成於黏著層220上方後之堆疊體200的概略橫剖面圖。
在晶種層形成於黏著層上之後，使晶圓回火(步驟124)。在本實施例中，此回火處理係在150℃至450℃之範圍內的溫度下執行1分鐘至60分鐘的時間。更佳地，此回火處理係在250℃至400℃的溫度下進行介於5分鐘至30分鐘的時間。
然後填充穿孔(步驟128)。在填充製程的一範例中，用於填充的電鍍銅或銅合金溶液為酸性並且在介於15℃至90℃的溫度下操作，更佳係介於20℃與45℃之間。此溶液包含至少一或多種金屬化合物(例如但不限於金屬的氯化物或硫酸鹽)、pH調整劑以及出自抑制劑、促進劑及均勻劑之群組的必要添加劑，以提供由下而上之填充。圖2F係在以銅或銅合金填充物228填充穿孔後之堆疊體200的概略橫剖面圖。在其他實施例中，ELD、化學氣相沉積(CVD)、或原子層沉積(ALD)可用以提供此銅或銅合金填充物228。
使堆疊體200接受另一回火處理(步驟132)。在本實施例中，此回火處理係在150℃至450℃之範圍內的溫度下執行1分鐘到60分鐘的時間。更佳地，此回火處理係在250℃至400℃的溫度下進行介於5分鐘至30分鐘的時間。
然後使堆疊體200平坦化(步驟136)。在本實施例中，位於矽穿孔208(場(field))之外的銅或銅合金填充物228具有小於8000Å的厚度。此平坦化製程可用以使堆疊體200平坦化，以移除位於矽穿孔208上方的銅或銅合金填充物228、晶種層224、黏著層220、阻障層216、以及絕緣體層212。化學機械研磨(CMP，chemical mechanical polishing)為此種平坦化製程的一範例。圖2G係在已使用CMP製程對堆疊體200進行平坦化後之堆疊體200的概略橫剖面圖。
本發明之實施例允許以降低的成本來進行矽穿孔之填充。此外，各種實施例可提供均勻的阻障層，即使此處之TSV的縱橫比為20：1或更高。
本發明之其他實施例可提供額外的襯墊、阻障或晶種層。實施例可使用Co或Ni合金的ELD阻障層，此處的合金化(alloying)元素較佳係包含Co、Ni、Fe、W、Mo、P、B、Re、Mn、Cr、Ge、Sn、In、Ga、或Cu。本發明之實施例係使用包含Co、Ni、或Cu合金的無電襯墊或晶種層，此處的合金化元素較佳係包含Co、Ni、Fe、W、Mo、P、B、Re、Mn、Cr、Ge、Sn、In、或Ga。在其他實施例中，電鍍晶種可為在習知用於填充TSV結構之酸性電鍍溶液中具有低溶解度的金屬或金屬合金。例如，此晶種可為Cu或Cu合金，但不限於CuNi、CuCo、CuMn、CuSn、以及CuAg，且可為其他金屬合金組合，例如Ni、NiCo、Pd、Ru等等。此允許電鍍層幾乎與電鍍晶種相同。
於其他實施例中，在填充穿孔(步驟128)之前不進行回火的情況下，可於填充穿孔(步驟128)之後提供單次回火。此種回火可用以提升黏著層220與晶種層224之間的相互擴散(interdiffusion)，以及使銅或銅合金填充物的晶粒成長。
矽、鍺、或SiGe黏著層並非絕緣體層，因此較佳係不具有氧化物，此係因為氧化矽為絕緣體之故。更佳地，若此黏著層為矽的話，其為純矽，或者若此黏著層為鍺的話，其為純鍺，或者若此黏著層為SiGe的話，其為純SiGe，然而，亦可使用經過植入的Si或Ge(於此情況中，植入濃度係小於1%)。矽與鍺能夠遷移到銅內。矽、鍺、或SiGe黏著層能夠藉由回火而遷移到銅內，以改善黏著性。
其他實施例可填充非為矽穿孔的深特徵部。然而，此種特徵部較佳應為夠寬且夠深以容納各種層。
雖然本發明已就數個較佳實施例進行說明，但仍存在落入本發明之範圍的修改、置換、以及各種替代等效設計。吾人亦應注意到存在許多用以實現本發明之方法與設備的替代方式。因此，應將下列隨附請求項理解為包含所有此種落入本發明之真實精神與範圍的修改、置換、以及各種替代等效設計。
104‧‧‧設置矽穿孔
108‧‧‧在穿孔上方形成絕緣體層
112‧‧‧在穿孔上方形成阻障層
116‧‧‧在阻障層上方形成黏著層
120‧‧‧在黏著層上方形成晶種層
124‧‧‧回火
128‧‧‧填充穿孔
132‧‧‧回火
136‧‧‧平坦化
200‧‧‧堆疊體
204‧‧‧基板
208‧‧‧矽穿孔
212‧‧‧絕緣體層
216‧‧‧阻障層
220‧‧‧黏著層
224‧‧‧晶種層
228‧‧‧銅或銅合金填充物
在隨附圖式的圖形中，係藉由範例來說明本發明，並且不作為限制，以及其中相同的參考符號係指涉類似的元件，其中：
圖1係本發明之一實施例的流程圖。
圖2A-G係使用本發明製程之結構形成的示意圖。
104‧‧‧設置矽穿孔
108‧‧‧在穿孔上方形成絕緣體層
112‧‧‧在穿孔上方形成阻障層
116‧‧‧在阻障層上方形成黏著層
120‧‧‧在黏著層上方形成晶種層
124‧‧‧回火
128‧‧‧填充穿孔
132‧‧‧回火
136‧‧‧平坦化

Claims (19)

  1. 一種在矽晶圓中形成填銅矽穿孔特徵部的方法，包含下列步驟： 在該晶圓中蝕刻矽穿孔； 在該等矽穿孔內形成一絕緣體層； 在該等矽穿孔內形成一阻障層； 在該阻障層上方沉積一不具有氧化物的矽、鍺、或SiGe黏著層； 在該黏著層上方沉積一晶種層； 使該堆疊體回火； 以銅或銅合金填充該等特徵部；及 使該堆疊體回火。
  2. 如申請專利範圍第1項所述之在矽晶圓中形成填銅矽穿孔特徵部的方法，更包含提供該矽晶圓的化學機械研磨。
  3. 一種在矽層中形成填銅特徵部的方法，包含下列步驟： 在該矽層中的特徵部內形成一阻障層； 在該阻障層上方沉積一矽、鍺、或SiGe黏著層； 在該黏著層上方沉積一晶種層； 以銅或銅合金填充該等特徵部；及 使該堆疊體回火。
  4. 如申請專利範圍第3項所述之在矽層中形成填銅特徵部的方法，其中以銅或銅合金填充該等特徵部的該步驟為無電沉積製程或電鍍製程。
  5. 如申請專利範圍第4項所述之在矽層中形成填銅特徵部的方法，更包含在形成該阻障層之前，於該等特徵部內沉積一絕緣體層。
  6. 如申請專利範圍第5項所述之在矽層中形成填銅特徵部的方法，其中該等特徵部為矽穿孔特徵部。
  7. 如申請專利範圍第6項所述之在矽層中形成填銅特徵部的方法，更包含蝕刻該矽層中的特徵部。
  8. 如申請專利範圍第7項所述之在矽層中形成填銅特徵部的方法，其中該黏著層不具有氧化物。
  9. 如申請專利範圍第8項所述之在矽層中形成填銅特徵部的方法，其中在填充該等特徵部之後，執行該回火步驟。
  10. 如申請專利範圍第9項所述之在矽層中形成填銅特徵部的方法，在該回火步驟之後，提供化學機械研磨。
  11. 如申請專利範圍第8項所述之在矽層中形成填銅特徵部的方法，其中在沉積該晶種層之後並且在填充該等特徵部之前，執行該回火步驟。
  12. 如申請專利範圍第11項所述之在矽層中形成填銅特徵部的方法，更包含在填充該等特徵部之後，提供化學機械研磨。
  13. 如申請專利範圍第12項所述之在矽層中形成填銅特徵部的方法，更包含在填充該等特徵部之後，提供第二次回火步驟。
  14. 如申請專利範圍第1項所述之在矽晶圓中形成填銅矽穿孔特徵部的方法，其中該等特徵部為矽穿孔特徵部。
  15. 如申請專利範圍第1項所述之在矽晶圓中形成填銅矽穿孔特徵部的方法，更包含蝕刻該矽層中的特徵部。
  16. 如申請專利範圍第1項所述之在矽晶圓中形成填銅矽穿孔特徵部的方法，其中該黏著層不具有氧化物。
  17. 如申請專利範圍第1項所述之在矽晶圓中形成填銅矽穿孔特徵部的方法，其中在填充該等特徵部之後，執行該回火步驟。
  18. 如申請專利範圍第17項所述之在矽晶圓中形成填銅矽穿孔特徵部的方法，在該回火步驟之後，提供化學機械研磨。
  19. 如申請專利範圍第1項所述之在矽晶圓中形成填銅矽穿孔特徵部的方法，其中在沉積該晶種層之後並且在填充該等特徵部之前，執行該回火步驟。
TW103127654A 2013-08-13 2014-08-12 用於直通矽晶穿孔金屬化之黏著層 TWI638423B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/966,168 US8980746B2 (en) 2013-08-13 2013-08-13 Adhesion layer for through silicon via metallization
US13/966,168 2013-08-13

Publications (2)

Publication Number Publication Date
TW201528426A true TW201528426A (zh) 2015-07-16
TWI638423B TWI638423B (zh) 2018-10-11

Family

ID=52467137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127654A TWI638423B (zh) 2013-08-13 2014-08-12 用於直通矽晶穿孔金屬化之黏著層

Country Status (5)

Country Link
US (1) US8980746B2 (zh)
KR (1) KR102383378B1 (zh)
CN (1) CN104377162B (zh)
SG (1) SG10201404749QA (zh)
TW (1) TWI638423B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899260B2 (en) 2016-01-21 2018-02-20 Micron Technology, Inc. Method for fabricating a semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10352991B2 (en) 2015-07-21 2019-07-16 Fermi Research Alliance, Llc Edgeless large area ASIC
US10075657B2 (en) 2015-07-21 2018-09-11 Fermi Research Alliance, Llc Edgeless large area camera system
US9881833B1 (en) * 2016-10-26 2018-01-30 International Business Machines Corporation Barrier planarization for interconnect metallization
US11133218B1 (en) * 2020-01-23 2021-09-28 Tae Young Lee Semiconductor apparatus having through silicon via structure and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075291A (en) * 1998-02-27 2000-06-13 Micron Technology, Inc. Structure for contact formation using a silicon-germanium alloy
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
US7368379B2 (en) * 2005-08-04 2008-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for semiconductor devices
US7276796B1 (en) * 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
US8232647B2 (en) * 2008-02-21 2012-07-31 International Business Machines Corporation Structure and process for metallization in high aspect ratio features
US20100090342A1 (en) 2008-10-15 2010-04-15 Hui-Lin Chang Metal Line Formation Through Silicon/Germanium Soaking
KR20120092624A (ko) * 2009-11-09 2012-08-21 미츠비시 가스 가가쿠 가부시키가이샤 실리콘 관통 비아 프로세스에서의 실리콘 기판 이면 에칭용 에칭액 및 이것을 이용한 실리콘 관통 비아를 가지는 반도체 칩의 제조 방법
CN102468220B (zh) * 2010-11-08 2013-12-25 中国科学院微电子研究所 一种金属互连结构及其形成方法
US8487425B2 (en) * 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV
US8753975B1 (en) * 2013-02-01 2014-06-17 Globalfoundries Inc. Methods of forming conductive copper-based structures using a copper-based nitride seed layer without a barrier layer and the resulting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899260B2 (en) 2016-01-21 2018-02-20 Micron Technology, Inc. Method for fabricating a semiconductor device

Also Published As

Publication number Publication date
US20150050808A1 (en) 2015-02-19
KR20150020100A (ko) 2015-02-25
US8980746B2 (en) 2015-03-17
CN104377162B (zh) 2017-05-10
TWI638423B (zh) 2018-10-11
CN104377162A (zh) 2015-02-25
KR102383378B1 (ko) 2022-04-05
SG10201404749QA (en) 2015-03-30

Similar Documents

Publication Publication Date Title
KR102335506B1 (ko) 쓰루 실리콘 비아 금속화
JP6652245B2 (ja) コバルトベースの複数のインターコネクトおよびそれらの複数の製造方法
US9245798B2 (en) Semiconductor reflow processing for high aspect ratio fill
US8716105B2 (en) Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
US8772158B2 (en) Multi-layer barrier layer stacks for interconnect structures
TWI638423B (zh) 用於直通矽晶穿孔金屬化之黏著層
US8508018B2 (en) Barrier layers
CN107836034A (zh) 用于互连的钌金属特征部填充
WO2012087714A2 (en) Cobalt metal barrier layers
KR101581050B1 (ko) 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조
US9613907B2 (en) Low resistivity damascene interconnect
US9184134B2 (en) Method of manufacturing a semiconductor device structure
WO2012087578A2 (en) Liner layers for metal interconnects
US8728931B2 (en) Multi-layer barrier layer for interconnect structure
TWI576961B (zh) 用於高深寬比塡充的半導體重流處理
CN109904133A (zh) 互连结构及其制造方法
CN103426816B (zh) 用于高深宽比填充的半导体反流处理
WO2012130730A1 (en) Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
TWI625773B (zh) 用於特徵塡充的半導體重流處理
JP2012169480A (ja) 半導体装置及びその製造方法
CN115527991A (zh) 具有石墨烯帽的集成电路互连结构