TWI625773B - 用於特徵塡充的半導體重流處理 - Google Patents
用於特徵塡充的半導體重流處理 Download PDFInfo
- Publication number
- TWI625773B TWI625773B TW102112722A TW102112722A TWI625773B TW I625773 B TWI625773 B TW I625773B TW 102112722 A TW102112722 A TW 102112722A TW 102112722 A TW102112722 A TW 102112722A TW I625773 B TWI625773 B TW I625773B
- Authority
- TW
- Taiwan
- Prior art keywords
- feature
- conductive layer
- layer
- workpiece
- seed
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種用於至少部分填充工件上的特徵的方法通常包括以下步驟:獲得包括特徵的工件;將第一共形導電層沉積在特徵中;和熱處理工件以使第一共形導電層在特徵中重流。
Description
本揭示案涉及用於在微電子工件的特徵(例如,溝槽和過孔(via),特別是鑲嵌(Damascene)應用中的溝槽和過孔)中電化學沉積導電材料(例如金屬,例如,銅(Cu)、鈷(Co)、鎳(Ni)、金(Au)、銀(Ag)、錳(Mn)、錫(Sn)、鋁(Al)和以上各物的合金)的方法。
積體電路是形成在半導體材料和覆蓋半導體材料表面的介電材料之內的元件的互連整體。可形成在半導體內的元件包括MOS電晶體、雙極型電晶體、二極體和擴散電阻器。可形成在介電質之內的元件包括薄膜電阻器和電容器。元件通過形成在介電質之內的導體路徑互連。通常,具有由介電層分隔的連續層的兩層以上的導體路徑用作互連。在現行實務中,氧化銅和氧化矽通常分別用於導體和介電質。
銅互連體中的沉積物(deposit)通常包括介電層、阻擋層、種晶層、銅填充和銅覆蓋(cap)。因為銅易於擴散到介電材料中,所以阻擋層用於使銅沉積物與介電材料分隔開。然而,應理解,除了對於除銅來說可以不需要阻擋層之外,對於其他金屬互連體也可以不需要阻擋層。阻擋層通常
由耐火金屬或耐火化合物構成,例如,鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)等。其他合適的阻擋層材料可包括錳(Mn)和氮化錳(MnN)。通常使用稱為物理氣相沉積(PVD)的沉積技術形成阻擋層,但也可通過使用其他沉積技術(例如,化學氣相沉積(CVD)或原子層沉積(ALD))形成阻擋層。
種晶層可沉積在阻擋層上。然而,還應理解,直接在阻擋層上(direct on barrier)(DOB)沉積也在本揭示案的範圍內,該直接在阻擋層上(DOB)沉積例如在由合金或共沉積(co-deposited)金屬構成的阻擋層以及在所屬領域的技術人員所熟知和/或所使用的其他阻擋層上的沉積,互連金屬可沉積在由合金或共沉積金屬構成的該阻擋層上而不需要單獨的種晶層,該互連金屬例如鈦釕(TiRu)、鉭釕(TaRu)、鎢釕(WRu)。
在一個非限制實例中,種晶層可為銅種晶層。作為另一非限制實例,種晶層可為銅合金種晶層,例如,銅錳合金、銅鈷合金或銅鎳合金。在將銅沉積於特徵中的情況下,對於種晶層有數個示例性選擇。第一,種晶層可為PVD銅種晶層。參見例如用於說明包括PVD銅種晶沉積的工藝的圖3。種晶層還可通過使用其他沉積技術(例如CVD或ALD)形成。
第二,種晶層可為堆疊膜,例如,襯墊層及PVD種晶層。襯墊層是用在阻擋層與PVD種晶之間緩解不連續種晶問題並改善PVD種晶粘附力的材料。襯墊通常是貴金屬,例
如釕(Ru)、鉑(Pt)、鈀(Pd)和鋨(Os),但該系列還可包括鈷(Co)和鎳(Ni)。當前,CVD Ru和CVD Co是常見的襯墊;然而,襯墊層也可通過使用其他沉積技術(例如,ALD或PVD)形成。
第三,種晶層可為二次種晶層。二次種晶層類似於襯墊層,是因為二次種晶層通常由貴金屬(例如Ru、Pt、Pd和Os)形成,但該系列還可包括Co及Ni和最常見的CVD Ru及CVD Co。(像種晶層及襯墊層一樣,二次種晶層還可通過使用其他沉積技術(例如ALD或PVD)形成)。不同之處在於:二次種晶層用作種晶層,而襯墊層是介於阻擋層與PVD種晶之間的中間層。參見例如用於說明包括二次種晶沉積的工藝的圖5及圖6,該二次種晶沉積之後分別是圖5中的ECD種晶沉積,如下文所描述,及圖6中的快閃物沉積(flash deposition)。(「快閃物(flash)」沉積主要是在特徵的區域(field)上及底部處,沒有顯著沉積在特徵的側壁上)。
在已根據上述實例中的一個實例沉積種晶層之後,特徵可包括種晶層增強(SLE)層,該種晶層增強(SLE)層是沉積金屬(例如,厚度約2nm的銅)的薄層。SLE層也被稱為電化學沉積種晶(或ECD種晶)。參見例如用於說明包括PVD種晶沉積及ECD種晶沉積的工藝的圖4。參見例如用於說明包括二次種晶沉積及ECD種晶沉積的工藝的圖5。如圖4及圖5中所見,ECD種晶可為共形沉積(conformally deposited)層。
通常使用包括濃度很低的銅乙二胺(EDA)絡合物
的鹼性化學品(basic chemistry)沉積ECD銅種晶。還可使用其他銅絡合物(例如,檸檬酸銅、酒石酸銅和尿素銅等)沉積ECD銅種晶,且可在約2到約11、約3到約10的pH範圍內或在約4到約10的pH範圍內沉積ECD銅種晶。
在已根據上述實例中的一個實例沉積種晶層之後(該種晶層也可包括可選的ECD種晶),例如,可使用酸性沉積化學品在特徵中執行習知的ECD填充及覆蓋。習知的ECD銅酸性化學品可包括例如硫酸銅、硫酸、甲磺酸、鹽酸和有機添加劑(例如,促進劑(accelerator)、抑制劑(suppressor)及調平劑(leveler))。已發現銅的電化學沉積是沉積銅金屬化層最經濟的方式。除了在經濟上可行外,ECD沉積技術提供實質上自下而上(例如,非共形)金屬填充,該金屬填充在機械上和電氣上適用於互連結構。
習知的ECD填充,尤其是小特徵中的ECD填充,可導致較低品質互連。舉例來說,習知ECD銅填充可產生空隙,尤其是在尺寸小於30nm的特徵中產生空隙。作為使用習知的ECD沉積形成的空隙類型的一個實例,特徵的開口可夾斷(pinch off)。其他類型的空隙還可因在小特徵中使用習知的ECD銅填充工藝而產生。該空隙及使用習知的ECD銅填充形成的沉積物的其他固有性質可增加互連體的電阻,從而降低元件的電氣性能並使銅互連體的可靠性退化。
因此,存在對用於特徵的改善的、實質上無空隙金屬填充工藝的需要。該實質上無空隙金屬填充可用於小特徵中,例如,具有小於30nm的開口尺寸的特徵。
提供此發明內容從而以簡化形式來介紹構思的選擇,在下文具體實施方式中進一步描述所述構思。本發明內容不意在識別所要求保護的標的的關鍵特徵,也不意在用作確定所要求保護的標的的範圍的輔助內容。
根據本揭示案的一個實施方式,提供一種用於至少部分填充工件上的特徵的方法。方法通常包括以下步驟:獲得包括特徵的工件;將第一共形導電層沉積在特徵中;和熱處理工件以使第一共形導電層在特徵中重流(reflow)。
根據本揭示案的另一實施方式,提供一種用於至少部分填充工件上的特徵的方法。方法通常包括以下步驟:獲得包括特徵的工件;將阻擋層沉積在特徵中;和在阻擋層之後將第一導電層沉積在特徵中,其中第一導電層為種晶層。方法進一步包括以下步驟:在第一導電層之後將第二導電層沉積在特徵中,其中第二導電層為共形導電層;和使工件退火以使第二導電層在特徵中重流。
根據本揭示案的另一實施方式,提供一種工件。工件通常包括具有小於30nm的尺寸的至少一個特徵和特徵中的實質上無空隙的導電層。
102~110‧‧‧步驟
112‧‧‧工件
114‧‧‧阻擋層
115‧‧‧種晶層
116‧‧‧ECD種晶材料
118‧‧‧填充物
120‧‧‧材料
122‧‧‧特徵
在結合附圖考慮時,通過參考以下詳細描述將更易於理解本揭示案的前述態樣及許多伴隨優點,其中:圖1為描繪本揭示案示例性實施方式的處理步驟及示例性特徵發展過程的示意性流程圖;
圖2為可結合已有技術工藝使用的示例性處理步驟與根據本揭示案實施方式的工藝的比較圖;圖3為描繪使用已有技術主要鑲嵌工藝的處理步驟和示例性特徵發展過程的示意性流程圖,包括阻擋層沉積、種晶沉積及習知ECD填充和覆蓋沉積;圖4為描繪使用已有技術SLE(也稱為ECD種晶)工藝的處理步驟及示例性特徵發展過程的示意性流程圖,包括阻擋層沉積、種晶沉積、ECD種晶沉積和習知的ECD填充及覆蓋沉積;圖5為描繪使用已有技術ECD種晶工藝的處理步驟和示例性特徵發展過程的示意性流程圖,包括阻擋層沉積、二次種晶沉積、ECD種晶沉積和習知ECD填充及覆蓋沉積;圖6為描繪具有快閃層的二次種晶工藝方面的已有技術沉積的處理步驟和示例性特徵發展過程的示意性流程圖,包括阻擋層沉積、二次種晶沉積、快閃物沉積和習知的ECD填充及覆蓋沉積;圖7為描繪本揭示案的若干示例性實施方式的處理步驟及示例性特徵發展過程的示意性流程圖;圖8為根據本揭示案實施例針對各種示例性晶片在鑲嵌特徵中沉積的示例性處理步驟的圖表描繪,該鑲嵌特徵具有約30nm的特徵直徑;圖9為從圖8中描述的示例性晶片中獲得的120微米長的線電阻器(line resistor)電阻結果的圖表描繪;圖10為從圖8中描述的示例性晶片中獲得的1米長的
線電阻器電阻結果的圖表描繪;圖11為從圖8中描述的示例性晶片中獲得的1米長的電阻器阻容延遲結果的圖表描繪;和圖12包括用於根據本揭示案實施方式的鑲嵌特徵的實質上無空隙間隙填充的透射電子顯微鏡(TEM)圖像,該鑲嵌特徵具有約30nm的特徵直徑。
本揭示案的實施方式涉及工件(例如半導體晶片)、用於處理工件的元件或處理元件以及處理該工件的方法。術語工件、晶片或半導體晶片意指任何平坦的介質或物件,包括半導體晶片和其他基板或晶片、玻璃、掩模和光學或記憶體介質、MEMS基板或任何其他具有微電子、微機械或微機電元件的工件。
本文所述的工藝將用於工件特徵中的金屬沉積或金屬合金沉積,該特徵包括溝槽和過孔。在本揭示案的一個實施方式中,工藝可用於小特徵中,例如具有小於30nm的特徵直徑的特徵。然而,應理解,本文所述的工藝可適用於任何特徵尺寸。本申請中所論述的尺寸大小是在特徵的頂部開口處的蝕刻後特徵尺寸。本文所述的工藝可應用於例如鑲嵌應用中的各種形態的銅、鈷、鎳、金、銀、錳、錫、鋁和合金沉積。在本揭示案的實施方式中,鑲嵌特徵可選自由具有以下大小的特徵組成的群組:小於30nm、約5nm到小於30nm、約10nm到小於30nm、約15nm到約20nm、約20nm到小於30nm、小於20nm、小於10nm及約5nm到約10nm。
應理解,本文中所使用的描述性術語「微特徵工件」及「工件」包括先前已經在處理過程中沉積並形成在給定點的所有結構和層,並且並不僅限於圖1中所描繪的那些結構和層。
應理解,也可修改本文所述的工藝用於高深寬比特徵(例如,穿透矽的過孔(TSV)特徵中的過孔)中的金屬或金屬合金沉積。
儘管在本申請中通常描述為金屬沉積,但應理解,術語「金屬」也慮及金屬合金。該金屬及金屬合金可用于形成種晶層或用於完全或部分填充特徵。示例性銅合金可包括但不限於銅錳和銅鋁。作為非限制實例,與主要合金金屬(例如Cu、Co、Ni、Ag、Au等)相比,合金成分配比可在約0.5%到約6%的次要合金金屬的範圍內。
如上所述,金屬互連體的習知製造可包括將阻擋層適當沉積在介電材料上以防止金屬擴散到介電材料中。合適的阻擋層可包括例如Ta、Ti、TiN、TaN、Mn或MnN。合適的阻擋層沉積方法可包括PVD、ALD及CVD;然而,PVD是用於阻擋層沉積的最常見工藝。阻擋層通常用於使銅或銅合金與介電材料分隔開;然而,應理解,在其他金屬互連體的情況下,擴散可能不是問題並且可不需要阻擋層。
阻擋層沉積之後可以是可選的種晶層沉積。在將金屬沉積於特徵中的情況下,對於種晶層有數個選擇。如上所述,種晶層可為(1)種晶層(作為非限制實例,是PVD銅種晶層)。種晶層可為金屬層,例如,銅、鈷、鎳、金、銀、
錳、錫、鋁、釕和以上各物的合金。種晶層還可為(2)襯墊層與種晶層(作為非限制實例,是CVD Ru襯墊層及PVD銅種晶層)的堆疊膜,或(3)二次種晶層(作為非限制實例,是CVD或ALD Ru二次種晶層)。然而,應理解,本公開內容也慮及沉積所述示例性種晶層的其他方法。
如上文所論述,襯墊層是用在阻擋層與種晶層之間緩解不連續的種晶問題並改善種晶層粘附力的材料。襯墊通常是貴金屬,例如Ru、Pt、Pd和Os,但該系列還可包括Co和Ni。當前,CVD Ru和CVD Co是常見的襯墊;然而,襯墊層也可通過使用其他沉積技術(例如,PVD或ALD)形成。對於鑲嵌應用,襯墊層的厚度可在大約5Å到50Å的範圍內。
同樣如上文所論述,二次種晶層類似於襯墊層,是因為二次種晶層通常由貴金屬(例如Ru、Pt、Pd和Os)形成,但該系列還可包括Co及Ni和最常見的CVD Ru及CVD Co。不同之處在於:二次種晶層用作種晶層,而襯墊層是介於阻擋層與種晶層之間的中間層。二次種晶層還可通過使用其他沉積技術(例如PVD或ALD)形成。
可在合成氣體環境(forming gas)(例如,氮氣中有3%-5%的氫氣或氦氣中有3%-5%的氫氣)中,在介於約100℃到約500℃之間的溫度下熱處理或退火襯墊或二次種晶沉積物,以去除任何表面氧化物、使二次種晶層或襯墊層緻密並改善沉積物的表面性質。可通過在氣態氮(N2氣體)或其他鈍化環境中浸漬來另外鈍化襯墊或二次種晶沉積物,以防止表面氧化。襯墊或二次種晶的鈍化描述於2013年1月22日發
佈的美國專利第8357599號中。
在已沉積種晶層(例如,PVD銅種晶、包括CVD Ru襯墊或CVD Ru二次種晶的PVD銅種晶或另一沉積金屬或金屬合金、層組合或沉積技術的非限制實例中的一個非限制實例)後,特徵可包括在種晶層之後的共形金屬層。然而,還應理解,共形金屬層可直接沉積在阻擋層上,即沒有種晶層。
在本揭示案的一個實施方式中,使用ECD種晶工藝沉積共形層,然後可使用包括熱處理步驟的被稱為ECD種晶「附加」沉積(或ECD種晶「附加」)的工藝來修改該共形層。在本揭示案的其他實施方式中,可使用CVD、ALD或其他沉積技術沉積共形層,然後可使共形層經受熱處理步驟。根據本揭示案的實施方式,共形層在經受熱處理或退火時是「可流動的」或能夠移動的。
在此實施方式中,ECD種晶「附加」通常是指ECD金屬種晶沉積加上熱處理步驟(例如退火步驟)。在本揭示案的一個實施方式中,熱處理步驟可導致一些或全部種晶沉積的重流。ECD種晶層中溫度的增加有助於層中原子的移動性並增強原子填充結構的能力。
與習知ECD金屬填充(使用酸性化學品)相對比,ECD種晶「附加」沉積類似於ECD種晶沉積(使用鹼性化學品),但增加了熱處理步驟。此外,代替僅沉積種晶層,可執行ECD種晶「附加」以便部分填充或完全填充特徵。可通過ECD種晶「附加」工藝實現小特徵的實質無空隙填充,如下文更詳細地描述的那樣(參見圖12中小特徵中的實質無空隙
填充的圖像)。
在用於ECD種晶「附加」沉積的ECD腔室中使用的化學品可包括鹼性化學品,例如,在約8到約11的範圍內的pH下的Cu(乙二胺)2,在本揭示案的一個實施方式中pH為約8到約10,且在本揭示案的一個實施方式中pH為約9.3。然而,應理解,使用適當有機添加劑的酸性化學品也可用於實現共形ECD種晶沉積。
在ECD種晶沉積之後,接著可使工件經受旋轉(spin)、沖洗及乾燥(SRD)工藝或其他清潔工藝。然後在足夠溫暖以使種晶重流的溫度下加熱ECD種晶,但該溫度並未過熱以致工件或工件上的元件損壞或退化。舉例來說,溫度可在約100℃到約500℃的範圍內以用於特徵中的種晶重流。適當的熱處理溫度或退火溫度在約100℃到約500℃的範圍內,且可用能夠將持續溫度維持在約200℃到約400℃的範圍內並至少維持在約250℃到約350℃的溫度範圍內的設備實現該等適當的熱處理溫度或退火溫度。
可使用合成氣體或惰性氣體、純氫氣或還原性氣體(例如,氨氣(NH3))執行熱處理工藝或退火工藝。在重流期間,沉積形狀改變,使得金屬沉積物可彙集(pool)在特徵的底部,如圖7中所示。除了在熱處理工藝期間的重流外,金屬沉積物還可產生較大晶粒並降低薄膜電阻係數。惰性氣體可用於冷卻加熱後的工件。
在已完成ECD種晶「附加」沉積及熱處理工藝以部分填充或完全填充特徵之後,習知的酸性化學品可用於完成
間隙填充及覆蓋沉積的沉積工藝。酸性化學品金屬沉積步驟通常用於填充大結構並用於維持後續拋光步驟所需的適當薄膜厚度,是因為該酸性化學品金屬沉積步驟通常是比ECD種晶工藝更快的工藝,節省時間並降低處理成本。
如圖1及圖7中所見,可重複ECD種晶沉積及重流步驟以確保完成用ECD種晶填充特徵。就那點來說,本文所述的工藝可包括一或多個ECD種晶沉積、清潔(例如SDR)和熱處理迴圈。
參照圖1,描繪了重流工藝100和由該重流工藝產生的示例性特徵。工件112在示例性實施方式中可為含有至少一個特徵122的晶體矽工件上的介電材料。在示例性步驟102中,特徵122內襯有阻擋層114和種晶層115。在示例性步驟104中,工件112的特徵122已接收種晶層115上的一層ECD種晶材料116。在示例性退火步驟106中,在適當溫度下使工件退火以誘導示例性重流步驟108促進部分填充或完全填充。在退火步驟期間,ECD種晶材料116流到特徵122中以形成填充物118,同時工件112或包括在工件112中的特徵的不利影響的情況下使得該不利影響最小。在示例性實施方式中,可重複ECD種晶沉積步驟104、退火步驟106和重流步驟108以獲得填充118的所期望特性。重複步驟的次數可取決於結構。一旦填充物118達到的期望的尺寸,則可使用示例性覆蓋步驟110來完成將額外材料120沉積在特徵之上的工藝,以為額外工件112處理做準備。
現參照圖2,提供處理流程實例,其中本揭示案的實
施方式可結合其他工件表面沉積工藝使用並融入到其他工件表面沉積工藝中。將首先描述先前開發的工藝。第一,TSV工藝包括阻擋層、種晶層和習知ECD填充的沉積。第二,ECD種晶(也稱為SLE)工藝包括阻擋層、種晶層、ECD種晶層和習知ECD填充的沉積。第三,伴隨襯墊的ECD種晶(SLE)工藝包括阻擋層、襯墊層、種晶層、ECD種晶層和習知ECD填充的沉積。第四,伴隨二次種晶的ECD種晶(SLE)工藝包括阻擋層、二次種晶層、ECD種晶層和習知ECD填充的沉積。第五,伴隨二次種晶和快閃物的ECD種晶(SLE)工藝包括阻擋層、二次種晶層、快閃層、ECD種晶層和習知ECD填充的沉積。第六,ECD種晶(DOB)工藝包括阻擋層、ECD種晶層和習知ECD填充的沉積。該ECD種晶(DOB)工藝是DOB工藝是因為沒有沉積二次種晶、襯墊或種晶層;相反,ECD種晶層直接沉積在可電鍍的(platable)阻擋層上。
仍參考圖2,現將描述根據本揭示案實施方式的工藝。第七,ECD種晶附加(DOB)工藝包括阻擋層、ECD種晶「附加」沉積物和習知ECD填充和/或覆蓋的沉積。與上述第六實例相同,該ECD種晶附加(DOB)工藝也是DOB工藝,是因為沒有沉積二次種晶、襯墊或種晶層;相反,ECD種晶層直接沉積在可電鍍的阻擋層上。第八,ECD種晶附加工藝包括阻擋層、二次種晶層、ECD種晶「附加」沉積物和習知ECD填充和/或覆蓋的沉積。第九,沒有ECD的ECD種晶附加工藝包括阻擋層、二次種晶層、和ECD種晶「附加」沉積物的沉積。第十,沒有二次種晶的ECD種晶附加工藝包括阻擋層、
種晶層、ECD種晶「附加」沉積物和習知ECD填充和/或覆蓋的沉積。第十一,伴隨襯墊及種晶的ECD種晶附加工藝包括阻擋層、襯墊層、種晶層、ECD種晶「附加」沉積物及習知ECD填充和/或覆蓋的沉積。
參考圖7,提供根據本揭示案實施方式的另一示例性工藝。在第一步驟中,在ECD種晶步驟前熱處理或退火具有阻擋層及二次種晶層的工件以去除任何表面氧化物、使沉積物緻密並改善沉積物的表面性質。圖7中所示的種晶層為二次種晶層,但應理解,該二次種晶層也可為種晶層或襯墊層與種晶層的堆疊膜。合適的熱處理條件或退火條件可包括有可能在合成氣體或純氫氣中在介於約200℃到約400℃之間的溫度歷時約一(1)分鐘到約十(10)分鐘。如上文所述,可在惰性氣體(例如,N2、氬氣(Ar)或氦氣(He))中替代性地熱處理工件。還可使用還原性氣體,例如,氨氣(NH3)。
在第二步驟中,將工件轉移到沉積腔室用於ECD種晶層的共形沉積。所沉積薄膜的厚度根據金屬沉積物的期望性質和特徵尺寸而變化。
在第三步驟中,旋轉工件、用去離子(DI)水沖洗工件並乾燥(SRD)工件,以清潔工件。
在第四步驟中,在200℃到400℃的範圍內的溫度下熱處理或退火工件以使金屬重流到特徵中。
在第五步驟中,工件可經歷步驟2、步驟3和步驟4的有順序再處理,直到獲得工件上特徵的期望填充輪廓為止。
在第六步驟中,使工件經受習知的ECD酸性化學品沉積以達到期望的厚度。接著為後續處理而準備好工件,該後續處理可包括額外熱處理、化學機械拋光和其他工藝。
工藝的替代實施方式可包括本文已描述步驟的變型,且該等步驟、組合和排列可另外融入為以下額外步驟。在本揭示案中設想,可在具有或沒有有機添加劑(例如,抑制劑、促進劑和/或調平劑)的在例如約4到約10、約3到約10或約2到約11的pH範圍內的鹼性溶液或酸性溶液中執行共形「種晶」沉積。可使用多個沉積步驟、清潔(例如SRD)步驟和熱處理步驟或退火步驟來執行重流,或可在單個步驟中然後通過在適當溫度下的熱處理或退火進行重流。
ECD種晶「附加」沉積對小特徵的開發很重要,這是因為熱處理步驟或退火步驟及重流步驟提供實質無空隙的種晶沉積。如下文更詳細描述,特徵中的空隙形成增加電阻(降低元件的電氣性能)並使互連體的可靠性退化。
通過使用本文所述的工藝實現其他優點。在這一方面,單個工具(例如,由Applied Materials,Inc.製造的Raider®電化學沉積、清潔(例如SRD)和熱處理或退火工具)可用於ECD種晶沉積步驟(或在重複時的多個ECD種晶沉積步驟)、清潔步驟(或在重複時的多個清潔步驟)、熱處理步驟(或在重複時的多個熱處理步驟)並用於最終ECD步驟。此外,結果顯示使用本文所述的工藝對小特徵的實質無空隙的間隙填充,導致較低的電阻及阻容(RC)延遲值。此外,本文所述的工藝提供填充近似小於約30nm的級別的小特徵的能力
,然而使用習知工藝可能無法實現填充。ECD種晶「附加」沉積在大於30nm的特徵中也是有利的。
如上文所述,可施加ECD種晶的一或多個層,然後將該ECD種晶的一或多個層暴露于升高溫度以填充更深的特徵或高深寬比的特徵。參照圖8,提供兩個示例性ECD種晶附加工藝(包括退火步驟)(晶片4及晶片5),與用於具有約30nm的特徵直徑的鑲嵌特徵中的沉積的兩個習知ECD種晶工藝(沒有退火步驟)[晶片1及晶片7]相比。參照圖9到圖11,結果顯示,與ECD種晶的單個步驟(即,沒有退火步驟)相比,ECD種晶在鑲嵌特徵中的增量沉積(incremental deposition)導致電阻和阻容(RC)延遲值降低,其中一些或全部沉積步驟之後是退火步驟。
所有晶片1、晶片4、晶片5及晶片7包括以下初始處理條件:沉積10Å ALD TaN阻擋層,接著沉積30Å CVD Ru的種晶層(二次種晶),並然後使工件經受300℃下的退火與10分鐘的氮氣鈍化。
然後通過分別在2.1amp-min和0.5amp-min下的ECD銅種晶的單個步驟電鍍晶片1和晶片7,然後使用習知的酸性ECD銅沉積工藝使晶片1和晶片7完成填充和覆蓋。合成的工件產生厚的ECD銅種晶(晶片1)和薄的ECD銅種晶(晶片7)。
使晶片4和晶片5經受ECD種晶「附加」條件。晶片4包括三個ECD銅種晶步驟,每個步驟在0.7amp-min下,其中前兩個步驟中的每一個步驟之後都有300℃退火並在第三步
驟後沒有退火,接著使用習知的酸性ECD銅沉積工藝完成填充和覆蓋。與具有接近30nm的特徵尺寸的晶片4相關聯的顯微圖像提供在圖12中。儘管在第三步驟後沒有退火,但應理解,最終退火步驟也在本揭示案的範圍內。
晶片5包括四個ECD銅種晶步驟,每個步驟在0.5amp-min下,其中前三個步驟中的每一個步驟之後都有300℃退火並在第四步驟後沒有退火,接著使用習知的酸性ECD銅沉積工藝完成填充和覆蓋。像晶片4一樣,應理解,最終退火步驟也在本揭示案的範圍內。
現參照圖9到圖11,提供晶片1、晶片4、晶片5和晶片7的比較電阻及RC延遲資料。如在圖9到圖11中可見,與使用先前開發的技術形成的工件(晶片1及晶片7)相比,根據本文所述方法使用ECD種晶「附加」形成的工件(晶片4及晶片5)具有顯著降低的電阻及電阻式/電容式(RC)延遲。
參照圖9及圖10,與使用ECD種晶形成但沒有ECD種晶附加退火迴圈的工件相比,根據本揭示案實施方式形成的工件實現在以下範圍內的電阻值降低:0到約40%、大於0到約30%、大於0到約20%、約10%到約20%及約10%到約15%。
參照圖11,與使用ECD種晶形成但沒有ECD種晶附加退火迴圈的工件相比,根據本揭示案實施方式形成的工件實現RC延遲值降低。較低RC延遲可導致對特徵中的低K金屬間介電質的較低損傷或沒有損傷。
雖然已說明及描述說明性實施方式,但將理解,可在不背離本揭示案的精神及範圍的情況下在本文中作出各種
變化。
Claims (17)
- 一種用於至少部分填充一工件上的一特徵的方法,該方法包括以下步驟:(a)獲得包括一特徵的一工件,其中該特徵包括一導電種晶層;(b)將一第一共形導電層電化學沉積在該特徵中;以及(c)熱處理該工件以使該第一共形導電層重流(reflow)到該特徵中,以將該第一共形導電層彙集(pool)在該特徵的底部,以至少部分填充該特徵。
- 根據請求項1所述的方法,其中熱處理該工件的步驟減少該特徵填充中的空隙。
- 根據請求項1所述的方法,其中該特徵包括位於該特徵中之一阻擋層,其中在沉積該導電種晶層之前沉積該阻擋層。
- 根據請求項1所述的方法,其中用於該種晶層的金屬選自由銅、鈷、鎳、金、銀、錳、錫、鋁、釕和以上金屬的合金所組成之群組。
- 根據請求項1所述的方法,其中用於該第一共形導電層的金屬選自由銅、鈷、鎳、金、銀、錳、錫、鋁和以上金屬的合金所組成之群組。
- 根據請求項1所述的方法,進一步包括以下步驟:在該第一共形導電層之後沉積一第二共形導電層,並且熱處理該工件以使該第二共形導電層重流。
- 根據請求項6所述的方法,進一步包括以下步驟:在該第二共形導電層之後沉積一第三共形導電層,並且熱處理該工件以使該第三共形導電層重流。
- 根據請求項1所述的方法,其中該種晶層選自由種晶、二次種晶(secondary seed)和種晶與襯墊的一堆疊膜所組成之群組。
- 根據請求項1所述的方法,其中該重流的第一共形導電層部分地或者完全地填充該特徵。
- 根據請求項1所述的方法,其中使用包括至少一種銅絡合物的一化學品沉積該第一共形導電層,該至少一種銅絡合物選自由銅乙二胺、檸檬酸銅、酒石酸銅和尿素銅所組成的群組。
- 根據請求項1所述的方法,進一步包括以下步驟:將一覆蓋層沉積在該重流的第一共形導電層上。
- 根據請求項11所述的方法,其中在一酸性化學品中沉積該覆蓋層。
- 根據請求項1所述的方法,其中該熱處理溫度選自由以下範圍內的溫度組成的群組:在約100℃到約500℃的範圍內、在約200℃到約400℃的範圍內及在約250℃到約350℃的範圍內。
- 根據請求項1所述的方法,其中該特徵直徑選自由小於30nm、約5nm到小於30nm、約10nm到小於30nm、約15nm到約20nm、及約20nm到小於30nm、小於20nm、小於10nm及約5nm到約10nm所組成之群組。
- 根據請求項1所述的方法,其中與未經熱處理該工件的步驟形成的一工件相比,該經熱處理工件具有選自由以下範圍組成的群組的一電阻值降低:大於0到約40%、大於0到約30%、大於0到約20%、約10%到約20%及約10%到約15%。
- 一種用於至少部分填充一工件上的一特徵的方法,該方法包括以下步驟:(a)獲得包括一特徵的一工件,其中該特徵包括一阻擋層及一導電層;(b)在該阻擋層之後將一第一共形導電層電化學沉積在該特徵中; (c)退火該工件,以使該第一共形導電層重流(reflow)到該特徵中,以將第一共形導電層彙集(pool)在該特徵的底部,以至少部分填充該特徵;以及(d)在該第一共形導電層之後將一第二導電層電化學沉積在該特徵中。
- 一種工件,包括:(a)至少一個特徵,該至少一個特徵具有小於30nm的一尺寸;以及(b)一實質無空隙的導電層,該實質無空隙的導電層設置在該特徵中並至少部分填充該特徵,其中該實質無空隙的導電層係藉由將一第一共形導電層電化學沉積在該特徵中,並熱處理該工件以使該第一共形導電層重流(reflow)到該特徵中,以將第一共形導電層彙集(pool)在該特徵的底部。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261638851P | 2012-04-26 | 2012-04-26 | |
US61/638,851 | 2012-04-26 | ||
US13/801,786 US10665503B2 (en) | 2012-04-26 | 2013-03-13 | Semiconductor reflow processing for feature fill |
US13/801,786 | 2013-03-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201405643A TW201405643A (zh) | 2014-02-01 |
TWI625773B true TWI625773B (zh) | 2018-06-01 |
Family
ID=50550105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102112722A TWI625773B (zh) | 2012-04-26 | 2013-04-10 | 用於特徵塡充的半導體重流處理 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI625773B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113380763A (zh) * | 2021-05-13 | 2021-09-10 | 中国科学院微电子研究所 | 一种铜互连结构及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6228759B1 (en) * | 2000-05-02 | 2001-05-08 | Advanced Micro Devices, Inc. | Method of forming an alloy precipitate to surround interconnect to minimize electromigration |
US6368966B1 (en) * | 1998-06-30 | 2002-04-09 | Semitool, Inc. | Metallization structures for microelectronic applications and process for forming the structures |
US6998337B1 (en) * | 2003-12-08 | 2006-02-14 | Advanced Micro Devices, Inc. | Thermal annealing for Cu seed layer enhancement |
US20080213994A1 (en) * | 2007-03-01 | 2008-09-04 | Ramanan Chebiam | Treating a liner layer to reduce surface oxides |
US20090160055A1 (en) * | 2007-12-19 | 2009-06-25 | Lavoie Adrien R | IC solder reflow method and materials |
-
2013
- 2013-04-10 TW TW102112722A patent/TWI625773B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6368966B1 (en) * | 1998-06-30 | 2002-04-09 | Semitool, Inc. | Metallization structures for microelectronic applications and process for forming the structures |
US6228759B1 (en) * | 2000-05-02 | 2001-05-08 | Advanced Micro Devices, Inc. | Method of forming an alloy precipitate to surround interconnect to minimize electromigration |
US6998337B1 (en) * | 2003-12-08 | 2006-02-14 | Advanced Micro Devices, Inc. | Thermal annealing for Cu seed layer enhancement |
US20080213994A1 (en) * | 2007-03-01 | 2008-09-04 | Ramanan Chebiam | Treating a liner layer to reduce surface oxides |
US20090160055A1 (en) * | 2007-12-19 | 2009-06-25 | Lavoie Adrien R | IC solder reflow method and materials |
Also Published As
Publication number | Publication date |
---|---|
TW201405643A (zh) | 2014-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10665503B2 (en) | Semiconductor reflow processing for feature fill | |
US11990368B2 (en) | Doped selective metal caps to improve copper electromigration with ruthenium liner | |
US10062607B2 (en) | Methods for producing interconnects in semiconductor devices | |
KR102335506B1 (ko) | 쓰루 실리콘 비아 금속화 | |
US20150325477A1 (en) | Super conformal metal plating from complexed electrolytes | |
US20140103534A1 (en) | Electrochemical deposition on a workpiece having high sheet resistance | |
KR20130121042A (ko) | 피쳐 필을 위한 반도체 리플로우 프로세싱 | |
WO2015165179A1 (zh) | 一种用于半导体铜互连工艺的电镀铜膜的处理方法 | |
KR102383378B1 (ko) | 실리콘 관통 비아 금속화를 위한 접착층 | |
WO2007092868A2 (en) | Method for preparing a metal feature surface prior to electroless metal deposition | |
TWI576961B (zh) | 用於高深寬比塡充的半導體重流處理 | |
US10134674B2 (en) | Structure and method for improved stabilization of cobalt cap and/or cobalt liner in interconnects | |
TWI625773B (zh) | 用於特徵塡充的半導體重流處理 | |
TWI653367B (zh) | 具有高薄片電阻之工件上的電化學沉積 | |
CN103426816B (zh) | 用于高深宽比填充的半导体反流处理 |