CN103426816B - 用于高深宽比填充的半导体反流处理 - Google Patents

用于高深宽比填充的半导体反流处理 Download PDF

Info

Publication number
CN103426816B
CN103426816B CN201310150489.6A CN201310150489A CN103426816B CN 103426816 B CN103426816 B CN 103426816B CN 201310150489 A CN201310150489 A CN 201310150489A CN 103426816 B CN103426816 B CN 103426816B
Authority
CN
China
Prior art keywords
electrically conductive
conductive layers
workpiece
reflux
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310150489.6A
Other languages
English (en)
Other versions
CN103426816A (zh
Inventor
伊斯梅尔·T·埃迈什
罗伯特·C·林克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/801,860 external-priority patent/US9245798B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN103426816A publication Critical patent/CN103426816A/zh
Application granted granted Critical
Publication of CN103426816B publication Critical patent/CN103426816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

用于高深宽比填充的半导体反流处理,一种用于至少部分填充工件上的部件的方法包括以下步骤:获得包括部件的工件,所述部件具有在约10到约80的范围内的高深宽比;将第一共形导电层沉积在部件中;和热处理工件以使第一共形导电层在部件中反流。

Description

用于高深宽比填充的半导体反流处理
技术领域
本公开内容涉及用于在微电子工件上的具有高深宽比(aspect ratio)的部件中(例如,在穿透硅过孔(Through Silicon Via)(TSV)部件中)电化学沉积导电材料(例如金属,例如,铜(Cu)、钴(Co)、镍(Ni)、金(Au)、银(Ag)、锰(Mn)、锡(Sn)、铝(Al)及以上各物的合金)的方法。
背景技术
TSV沉积通常针对产生穿过工件的垂直互连体,用于与其他工件上的互连体的上下连接。在TSV集成(TSV integration)的一个非限制实例中,沉积金属以填充TSV过孔,然后研磨晶片的背部直到暴露过孔的底部为止,从而产生用于过孔的第二连接点。然而,应理解,其他类型的TSV集成也在本公开内容的范围内。
典型TSV部件具有直径可在约1微米到约15微米的范围内和深度可在约20微米到约120微米的深度范围内的尺寸。部件开口通常较大以使电镀能够达到显著深度。即使考虑到较大开口,TSV部件通常仍具有非常高的深宽比。
TSV工艺可包括过孔蚀刻、绝缘体及阻挡层沉积、种晶层沉积、金属填充及化学机械抛光(CMP)。TSV部件中的沉积物可包括介电层、阻挡层、种晶层及填充层。在一个实例中,TSV沉积物可包括种晶层中的铜、填充层中的铜或以上两者中的铜。
因为铜易于扩散到介电材料中,所以阻挡层可用于使铜沉积物与介电材料分隔开。然而,应理解,除了对于铜来说可以不需要阻挡层之外,对于其他金属沉积物来说,也可以不需要阻挡层。阻挡层通常由耐火金属或耐火化合物构成,例如,钛(Ti)、钽(Ta)、氮化钛(TiN),氮化钽(TaN)等。其他合适的阻挡层材料可包括锰(Mn)及氮化锰(MnN)。
通常使用称为物理气相沉积(PVD)的沉积技术形成阻挡层,但也可通过使用其他沉积技术(例如,化学气相沉积(CVD)或原子层沉积(ALD))形成阻挡层。在TSV应用中,阻挡层厚度通常可为约到约(约50nm到约400nm)。
种晶层可沉积在阻挡层上。然而,还应理解,直接在阻挡层上(direct onbarrier)(DOB)沉积也在本公开内容的范围内,所述直接在阻挡层上(DOB)沉积例如是在由合金或共沉积(co-deposited)金属构成的阻挡层以及在所属领域的技术人员所熟知和/或所使用的其他阻挡层上的沉积,互连金属可沉积在由合金或共沉积金属构成的所述阻挡层上而不需要单独的种晶层,所述互连金属例如是钛钌(TiRu)、钽钌(TaRu)、钨钌(WRu)。
在一个非限制实例中,种晶层可为铜种晶层。作为另一非限制实例,种晶层可为铜合金种晶层,例如,铜锰合金、铜钴合金或铜镍合金。在将铜沉积于部件中的情况下,对于种晶层有数个示例性选择。第一,种晶层可为PVD铜种晶层。参见例如用于说明包括PVD铜种晶沉积的工艺的图3。种晶层还可通过使用其他沉积技术(例如CVD或ALD)形成。
第二,种晶层可为堆叠膜,例如,衬垫层及PVD种晶层。衬垫层是用在阻挡层与PVD种晶之间缓解不连续种晶问题并改善PVD种晶粘附力的材料。衬垫通常是贵金属,例如钌(Ru)、铂(Pt)、钯(Pd)和锇(Os),但该系列还可包括钴(Co)和镍(Ni)。当前,CVD Ru及CVD Co是常见的衬垫;然而,衬垫层也可通过使用其他沉积技术(例如,ALD或PVD)形成。
第三,种晶层可为二次种晶层。二次种晶层类似于衬垫层,是因为二次种晶层通常由贵金属(例如Ru、Pt、Pd和Os)形成,但该系列还可包括Co及Ni和最常见的CVD Ru及CVDCo。(像种晶层及衬垫层一样,二次种晶层还可通过使用其他沉积技术(例如ALD或PVD)形成)。不同之处在于:二次种晶层用作种晶层,而衬垫层是介于阻挡层与PVD种晶之间的中间层。参见例如用于说明包括二次种晶沉积的工艺的图5及图6,所述二次种晶沉积之后分别是图5中的ECD种晶沉积,如下文所描述的那样,和图6中的快闪物沉积(flashdeposition)。(“快闪物”沉积主要是在部件的区域(field)上及底部处,没有显著沉积在部件侧壁上)。
在TSV应用中,种晶层厚度通常可为约到约(约200nm到约800nm)。由于过孔的高深宽比,在过孔的侧面及底部可靠地沉积种晶层(尤其是使用PVD技术)可能很具挑战性。就这一方面,种晶层中的不连续经常产生,这能够导致典型缺陷(例如,过孔中夹断(pinch-off)和底侧壁空隙(void))。
在已根据上述实例中的一个实例沉积种晶层之后,部件可包括种晶层增强(SLE)层,所述种晶层增强(SLE)层是沉积金属(例如,厚度约(100nm)的铜)的薄层。SLE层也被称为电化学沉积种晶(或ECD种晶)。参见例如用于说明包括PVD种晶沉积及ECD种晶沉积的工艺的图4。参见例如用于说明包括二次种晶沉积及ECD种晶沉积的工艺的图5。如图4及图5中所见,ECD种晶可为共形沉积(conformally deposited)层。
通常使用包括浓度很低的铜乙二胺(EDA)络合物的碱性化学品(basicchemistry)沉积ECD铜种晶。还可使用其他铜络合物(例如,柠檬酸铜、酒石酸铜、尿素铜等)沉积ECD铜种晶,且可在约2到约11、约3到约10的pH范围内或在约4到约10的pH范围内沉积ECD铜种晶。
在已根据上述实例中的一个实例沉积种晶层之后(所述种晶层可能也包括可选的ECD种晶),例如,可使用酸性沉积化学品在部件中执行传统的ECD填充及覆盖(cap)。传统的ECD铜酸性化学品可包括例如硫酸铜、硫酸、甲磺酸、盐酸及有机添加剂(例如,促进剂(accelerator)、抑制剂(suppressor)及调平剂(leveler))。已发现铜的电化学沉积是沉积铜金属化层最经济的方式。除了在经济上可行外,ECD沉积技术提供实质上自下而上(例如,非共形)金属填充,所述金属填充在机械上和电气上适用于互连结构。
已证明传统的ECD填充,尤其是具有高深宽比的部件(像TSV部件)中的传统ECD填充是很困难的。举例来说,部件的高深宽比和种晶层中的不连续极大地增加了过孔中的底侧壁空隙形成和部件顶部处夹断的机会。为了避免过孔中的空隙形成和夹断,TSV过孔中的传统ECD填充由于填充TSV过孔所需金属的量的缘故而通常是缓慢的过程,有时花费几小时来部分填充过孔,并仍证明由于过孔中的空隙形成的缘故而难以填充。
因此,存在对用于高深宽比部件(例如,TSV部件)的改善的部件填充工艺的需要。
发明内容
提供此发明内容从而以简化形式来介绍构思的选择,在下文具体实施方式中进一步描述所述构思。本发明内容不意在识别所要求保护的客体的关键特征,亦不意在用作确定所要求保护的客体的范围的辅助内容。
根据本公开内容的一个实施方式,提供一种用于至少部分填充工件上的部件的方法。所述方法通常包括以下步骤:获得包括部件的工件,所述部件具有在约10到约80的范围内的高深宽比;将第一共形导电层沉积在所述部件中;和热处理所述工件以使所述第一共形导电层在所述部件中反流(reflow)。
根据本公开内容的另一实施方式,提供一种用于至少部分填充工件上的部件的方法。所述方法通常包括以下步骤:获得包括部件的工件,所述部件具有在约10到约80的范围内的高深宽比;将阻挡层沉积在所述部件中;将第一导电层在所述阻挡层之后沉积在所述部件中,其中所述第一导电层为种晶层;将第二导电层在所述第一导电层之后沉积在所述部件中,其中所述第二导电层为共形导电层;和使所述工件退火以使所述第二导电层在所述部件中反流。
根据本公开内容的另一实施方式,提供一种工件。所述工件通常包括具有在约10到约80的范围内的高深宽比的至少一个部件和设置在所述部件中的实质无空隙导电层。
附图说明
在结合附图考虑时,通过参考以下详细描述将更易于理解本公开内容的前述方面及许多伴随的优点,其中:
图1为描绘本公开内容示例性实施方式的处理步骤及示例性特征发展过程的示意性流程图;
图2为可结合已有技术工艺使用的示例性处理步骤与根据本公开内容实施方式的工艺的比较图;
图3为描绘使用已有技术TSV工艺的处理步骤和示例性特征发展过程的示意性流程图,包括阻挡层沉积、种晶沉积和传统的ECD填充及覆盖沉积;
图4为描绘使用已有技术SLE(也称为ECD种晶)工艺的处理步骤及示例性特征发展过程的示意性流程图,包括阻挡层沉积、种晶沉积、ECD种晶沉积和传统的ECD填充及覆盖沉积;
图5为描绘使用已有技术ECD种晶工艺的处理步骤和示例性特征发展过程的示意性流程图,包括阻挡层沉积、二次种晶沉积、ECD种晶沉积和传统的ECD填充及覆盖沉积;
图6为描绘使用具有快闪层的二次种晶工艺方面的已有技术沉积的处理步骤和示例性特征发展过程的示意性流程图,包括阻挡层沉积、二次种晶沉积、快闪物沉积和传统的ECD填充及覆盖沉积;
图7为描绘本公开内容的若干示例性实施方式的处理步骤及示例性特征发展过程的示意性流程图;
图8为根据本公开内容实施例针对各种示例性晶片在镶嵌(Damascene)部件中沉积的示例性处理步骤的图表描绘,所述镶嵌部件具有约30nm的特征直径;
图9为从图8中描述的示例性晶片中获得的120微米长的线电阻器(lineresistor)电阻结果的图表描绘;
图10为从图8中描述的示例性晶片中获得的1米长的线电阻器电阻结果的图表描绘;
图11为从图8中描述的示例性晶片中获得的1米长的电阻器阻容延迟结果的图表描绘;和
图12包括用于根据本公开内容实施方式的镶嵌部件的实质上无空隙间隙填充的透射电子显微镜(TEM)图像,所述镶嵌部件具有约30nm的特征直径。
具体实施方式
本公开内容的实施方式是针对工件(例如半导体晶片)、用于处理工件的器件或处理组件以及处理所述工件的方法。术语工件、晶片或半导体晶片意指任何平坦的介质或物件,包括半导体晶片和其他基板或晶片、玻璃、掩模和光学或存储介质、MEMS基板或任何其他具有微电、微机械或微机电器件的工件。
本文所述的工艺将用于工件的高深宽比部件(例如,穿透硅过孔(TSV)部件中的过孔)中的金属沉积或金属合金沉积。在本公开内容的实施方式中,根据本公开内容实施方式的TSV特征尺寸包括在约0.5微米到约15微米的范围内、在约0.5微米到约10微米的范围内、或在约0.5微米到约2微米的范围内的直径,和在约20微米到约120微米的范围内的深度。深宽比可在约10到约80的范围内。
本文所述的工艺可应用于例如高深宽比应用中的各种形态的铜、钴、镍、金、银、锰、锡、铝及合金沉积。
应理解,本文中所使用的描述性术语“微特征工件”及“工件”包括先前已经在处理过程中沉积并形成在给定点的所有结构和层,并且所述术语并不仅限于图1中所描绘的那些结构和层。
应理解,也可修改本文所述的工艺用于较小部件中(例如,镶嵌部件中)的金属或金属合金沉积。
尽管在本申请中通常描述为金属沉积,但应理解,术语“金属”也虑及(contemplate)金属合金。所述金属及金属合金可用于形成种晶层或用于完全或部分填充部件。示例性铜合金可包括但不限于铜锰和铜铝。作为非限制实例,与主要合金金属(例如Cu、Co、Ni、Ag、Au等)相比,合金成分配比可在约0.5%到约6%次要合金金属的范围内。
如上所述,金属互连体的传统制造可包括将阻挡层适当沉积在介电材料上以防止金属扩散到介电材料中。合适的阻挡层可包括例如Ta、Ti、TiN、TaN、Mn或MnN。合适的阻挡层沉积方法可包括PVD、ALD及CVD;然而,PVD是用于阻挡层沉积的最常见工艺。阻挡层通常用于使铜或铜合金与介电材料分隔开;然而,应理解,在其他金属互连体的情况下,扩散可能不是问题并且可不需要阻挡层。
在TSV应用中,阻挡层厚度通常可为约到约(约50nm到约400nm)。如上文所论述,在TSV沉积中,由于过孔的高深宽比,在过孔的侧面及角落可靠地沉积阻挡层可能很具挑战性。
阻挡层沉积之后可以是可选的种晶层沉积。在将金属沉积于部件中的情况下,对于种晶层有数个选择。如上所述,种晶层可为(1)种晶层(作为非限制实例,是PVD铜种晶层)。种晶层可为金属层,例如,铜、钴、镍、金、银、锰、锡、铝、钌及以上各物的合金。种晶层还可为(2)衬垫层与种晶层(作为非限制实例,是CVD Ru衬垫层及PVD铜种晶层)的堆叠膜,或(3)二次种晶层(作为非限制实例,是CVD或ALD Ru二次种晶层)。然而,应理解,本公开内容也虑及沉积这些示例性种晶层的其他方法。
在TSV应用中,种晶层(无论是否是种晶层、堆叠膜或二次种晶层的非限制实例中的一个实例)厚度通常可约为到约(约200nm到约400nm)。如上文所论述,由于过孔的高深宽比,(尤其使用PVD技术)在过孔的侧面及角落可靠地沉积种晶层也可能很具挑战性。在这一方面,可发现种晶层中的不连续,所述不连续可导致典型缺陷(例如,过孔中夹断和底侧壁空隙)。
如上文所论述,衬垫层是用在阻挡层与种晶层之间缓解不连续的种晶问题并改善种晶层粘附力的材料。衬垫通常是贵金属,例如Ru、Pt、Pd和Os,但该系列还可包括Co和Ni。当前,CVD Ru和CVD Co是常见的衬垫;然而,衬垫层也可通过使用其他沉积技术(例如,PVD或ALD)形成。用于TSV应用的衬垫层的厚度可在约到约(约5nm到约30nm)的厚度范围内。
同样如上文所论述,二次种晶层类似于衬垫层,是因为二次种晶层通常由贵金属(例如Ru、Pt、Pd和Os)形成,但该系列还可包括Co及Ni和最常见的CVD Ru及CVD Co。不同之处在于:二次种晶层用作种晶层,而衬垫层是介于阻挡层与种晶层之间的中间层。二次种晶层还可通过使用其他沉积技术(例如PVD或ALD)形成。TSV应用中的二次种晶层的厚度可在约到约(约5nm到约30nm)的厚度范围内。
可在合成气体(forming gas)环境(例如,氮气中有3%-5%的氢气或氦气中有3%-5%的氢气)中,在介于约100℃到约500℃之间的温度下热处理或退火衬垫或二次种晶沉积物,以移除任何表面氧化物、使二次种晶层或衬垫层致密、并改善沉积物的表面性质。可通过在气态氮(N2气体)或其他钝化环境中浸渍来另外钝化衬垫或二次种晶沉积物,以防止表面氧化。衬垫或二次种晶的钝化描述于2013年1月22日发布的美国专利第8357599号中。
在已沉积种晶层(例如,PVD铜种晶、包括CVD Ru衬垫或CVD Ru二次种晶的PVD铜种晶、或另一沉积金属或金属合金,层组合或沉积技术的非限制实例中的一个非限制实例)后,部件可包括在种晶层之后的共形金属层。然而,还应理解,共形金属层可直接沉积在阻挡层上,即没有种晶层。
在本公开内容的一个实施方式中,使用ECD种晶工艺沉积共形层,然后可使用包括热处理步骤的被称为ECD种晶“附加”沉积(或ECD种晶“附加”)的工艺来修改所述共形层。在本公开内容的其他实施方式中,可使用CVD、ALD或其他沉积技术来沉积共形层,然后可使共形层经受热处理步骤。根据本公开内容的实施方式,共形层在经受热处理或退火时是“可流动的”或能够移动的。
在此实施方式中,ECD种晶“附加”通常是指ECD金属种晶沉积加上热处理步骤(例如退火步骤)。在本公开内容的一个实施方式中,热处理步骤可导致一些或全部种晶沉积的反流。ECD种晶层中温度的增加有助于层中原子的移动性并增强原子填充结构的能力。
与传统ECD金属填充(使用酸化学品)相对比,ECD种晶“附加”沉积类似于ECD种晶沉积(使用碱性化学品),但增加了热处理步骤。此外,代替仅沉积种晶层,可执行ECD种晶“附加”以便部分填充或完全填充部件。可通过ECD种晶“附加”工艺实现TSV部件的部分或完全填充,如下文更详细地描述的那样。
在用于ECD种晶“附加”沉积的ECD腔室中使用的化学品可包括碱性化学品,例如,在约8到约11的范围内的pH下的Cu(乙二胺)2,在本公开内容的一个实施方式中pH为约8到约10,且在本公开内容的一个实施方式中pH为约9.3。然而,应理解,使用适当有机添加剂的酸性化学品也可用于实现共形ECD种晶沉积。
在ECD种晶沉积之后,接着可使工件经受旋转(spin)、冲洗及干燥(SRD)工艺或其他清洁工艺。然后在足够温暖以使种晶反流的温度下加热ECD种晶,但该温度并未过热以致工件或工件上的元件损坏或退化。举例来说,温度可在约100℃到约500℃的范围内以用于部件中的种晶反流。适当的热处理温度或退火温度在约100℃到约500℃的范围内,且可用能够将持续温度维持在约200℃到约400℃的范围内并至少维持在约250℃到约350℃的温度范围内的设备实现所述适当的热处理温度或退火温度。
可使用合成气体或惰性气体、纯氢气或还原气体(例如,氨气(NH3))执行热处理工艺或退火工艺。在反流期间,沉积的形状改变,使得金属沉积物可汇集在部件的底部,如图7中所示。除了在热处理工艺期间的反流外,金属沉积物还可产生较大晶粒并降低薄膜电阻系数。惰性气体可用于冷却加热后的工件。
在已完成ECD种晶“附加”沉积及热处理工艺以部分填充或完全填充部件并降低原始深宽比之后,传统的酸性化学品可用于完成间隙填充和覆盖沉积的沉积工艺。酸性化学品金属沉积步骤通常用于填充大结构并用于维持后续抛光步骤所需的适当薄膜厚度,是因为所述酸性化学品金属沉积步骤通常是比ECD种晶工艺更快的工艺,节省时间并降低处理成本。
如图1和图7中所见,可重复ECD种晶沉积和反流步骤以确保完成用ECD种晶填充部件。就那点来说,本文所述的工艺可包括一或多个ECD种晶沉积、清洁(例如SDR)和热处理循环。
参照图1,描绘了反流工艺100和由所述反流工艺产生的示例性部件。工件112在示例性实施方式中可为含有至少一个部件122的晶体硅工件上的介电材料。在示例性步骤102中,部件122内衬有阻挡层114和种晶层115。在示例性步骤104中,工件112的部件122已接收种晶层115上的一层ECD种晶材料116。在示例性退火步骤106中,在适当温度下使工件退火以诱导示例性反流步骤108促进部分填充或完全填充。在退火步骤期间,ECD种晶材料116流到部件122中以形成填充物118,同时在有对工件112或包括在工件112中的部件的不利影响的情况下使得该不利影响最小。在示例性实施方式中,可重复ECD种晶沉积步骤104、退火步骤106和反流步骤108以获得填充物118的期望特性。重复步骤的次数可取决于结构。一旦填充物118达到期望尺寸,则可使用示例性覆盖步骤110来完成将额外材料120沉积在部件之上的工艺,以为额外工件112处理做准备。(应注意,覆盖通常用于镶嵌工艺中而不是TSV工艺中)。
现参照图2,提供工艺流程实例,其中本公开内容的实施方式可结合其他工件表面沉积工艺使用并融入到其他工件表面沉积工艺中。将首先描述先前开发的工艺。第一,TSV工艺包括阻挡层、种晶层和传统ECD填充的沉积。第二,ECD种晶(也称为SLE)工艺包括阻挡层、种晶层、ECD种晶层和传统ECD填充的沉积。第三,伴随衬垫的ECD种晶(SLE)工艺包括阻挡层、衬垫层、种晶层、ECD种晶层和传统ECD填充的沉积。第四,伴随二次种晶的ECD种晶(SLE)工艺包括阻挡层、二次种晶层、ECD种晶层和传统ECD填充的沉积。第五,伴随二次种晶和快闪物的ECD种晶(SLE)工艺包括阻挡层、二次种晶层、快闪层、ECD种晶层和传统ECD填充的沉积。第六,ECD种晶(DOB)工艺包括阻挡层、ECD种晶层和传统ECD填充的沉积。所述ECD种晶(DOB)工艺是DOB工艺是因为没有沉积二次种晶、衬垫或种晶层;相反,ECD种晶层直接沉积在可电镀的(platable)阻挡层上。
仍参考图2,现将描述根据本公开内容实施方式的工艺。第七,ECD种晶附加(DOB)工艺包括阻挡层、ECD种晶“附加”沉积物和传统ECD填充和/或覆盖的沉积。像上述第六实例一样,所述ECD种晶附加(DOB)工艺也是DOB工艺,是因为没有沉积二次种晶、衬垫或种晶层;相反,ECD种晶层直接沉积在可电镀的阻挡层上。第八,ECD种晶附加工艺包括阻挡层、二次种晶层、ECD种晶“附加”沉积物和传统ECD填充和/或覆盖的沉积。第九,没有ECD的ECD种晶附加工艺包括阻挡层、二次种晶层、和ECD种晶“附加”沉积物的沉积。第十,没有二次种晶的ECD种晶附加工艺包括阻挡层、种晶层、ECD种晶“附加”沉积物和传统ECD填充和/或覆盖的沉积。第十一,伴随衬垫和种晶的ECD种晶附加工艺包括阻挡层、衬垫层、种晶层、ECD种晶“附加”沉积物和传统ECD填充和/或覆盖的沉积。
参考图7,提供根据本公开内容实施方式的另一示例性工艺。在第一步骤中,在ECD种晶步骤之前热处理或退火具有阻挡层和二次种晶层的工件以移除任何表面氧化物、使沉积物致密并改善沉积物的表面性质。图7中所示的种晶层为二次种晶层,但应理解,所述二次种晶层也可为种晶层或衬垫层与种晶层的堆叠膜。合适的热处理条件或退火条件可包括有可能在合成气体或纯氢气中在介于约200℃到约400℃之间的温度历时约一(1)分钟到约十(10)分钟。如上文所述,可在惰性气体(例如,N2、氩气(Ar)或氦气(He))中替代性地热处理工件。还可使用还原气体,例如,氨气(NH3)。
在第二步骤中,将工件转移到沉积腔室用于ECD种晶层的共形沉积。所沉积薄膜的厚度根据金属沉积物的期望性质和特征尺寸而变化。
在第三步骤中,旋转工件、用去离子(DI)水冲洗工件并干燥(SRD)工件,以清洁工件。
在第四步骤中,在200℃到400℃的范围内的温度下热处理或退火工件以使金属反流到部件中。
在第五步骤中,工件可经历步骤2、步骤3和步骤4的有顺序再处理,直到获得工件上部件的期望填充轮廓为止。
在第六步骤中,使工件经受传统的ECD酸性化学品沉积以达到期望的厚度。接着为后续处理而准备好工件,所述后续处理可包括额外热处理、化学机械抛光和其他工艺。
工艺的替代实施方式可包括本文已描述步骤的变型,且所述步骤、组合和排列可另外融入以下额外步骤。在本公开内容中设想,可在具有或没有有机添加剂(例如,抑制剂、促进剂和/或调平剂)的在例如约4到约10、约3到约10或约2到约11的pH范围内的碱性溶液或酸性溶液中执行共形“种晶”沉积。可使用多个沉积步骤、清洁(例如SRD)步骤和热处理步骤或退火步骤来执行反流,或可在单个步骤中然后通过在适当温度下的热处理或退火进行反流。
使用ECD种晶“附加”工艺填充高深宽比部件(例如TSV部件)包括以下优点:第一,使用ECD种晶“附加”工艺至少部分填充TSV部件能够降低部件的深宽比,以降低夹断、空隙形成、缓慢电镀的可能性以及使用传统的ECD填充化学品在高深宽比部件中完成填充的其他负面后果。
第二,ECD种晶“附加”能够用于填充整个高深宽比部件,从而降低部件中普遍的空隙形成和夹断。
第三,ECD种晶“附加”可用于改善种晶层的固有性质。在这一方面,ECD种晶“附加”沉积对TSV部件的开发很重要,是因为热处理步骤或退火步骤及反流步骤提供TSV部件改善并提供实质无空隙的种晶沉积。如下文通过参考使用本文所述的工艺在镶嵌部件中的沉积更详细地描述的那样,如图9到图12中所示,部件中的空隙形成可使电阻增大(降低器件的电气性能)并使互连体的可靠性退化。
第四,在DOB配置中,种晶层(例如,PVD种晶层)变为可选层。
通过使用本文所述的工艺实现其他优点。在这一方面,单个工具(例如,由AppliedMaterials,Inc.制造的电化学沉积、清洁(例如SRD)和热处理或退火工具)可用于ECD种晶沉积步骤(或在重复时的多个ECD种晶沉积步骤)、清洁步骤(或在重复时的多个清洁步骤)、热处理步骤(或在重复时的多个热处理步骤)并用于最终ECD步骤。此外,结果显示使用本文所述的工艺对TSV部件的实质无空隙的间隙填充,导致较低的电阻和阻容(RC)延迟值。
此外,本文所述的工艺提供填充TSV部件的能力,然而使用传统的工艺可能无法实现填充。在这一方面,本文所述的工艺提供使用ECD种晶“附加”技术来至少部分填充TSV部件的能力,所述TSV部件具有与过孔深度相比相对较小的过孔开口,例如对于约40微米的过孔深度来说低至约0.5微米的部件开口,从而具有约80的深宽比。由于此高深宽比,使用传统的工艺不能实现所述填充。在这种方案下,部件可包括ALD阻挡层和ALD或CVD二次种晶,或衬垫层和CVD或ALD种晶。在这种方案下,ECD种晶“附加”可用于部分地或完全地填充过孔。
如上文所述,可施加ECD种晶的一或多个层,然后将所述ECD种晶的一或多个层暴露于升高温度以填充更深的部件或高深宽比的部件。参照图8,提供两个示例性ECD种晶附加工艺(包括退火步骤)(晶片4和晶片5),与用于具有约30nm的特征直径的小镶嵌部件中的沉积的两个传统ECD种晶工艺(没有退火步骤)[晶片1和晶片7]相比较。参照图9到图11,结果显示,与ECD种晶的单个步骤(即,没有退火步骤)相比,ECD种晶在镶嵌部件中的增量沉积(incremental deposition)导致电阻和阻容(RC)延迟值降低,其中一些或全部沉积步骤之后是退火步骤。
所有晶片1、晶片4、晶片5和晶片7包括以下初始处理条件:沉积ALD TaN阻挡层,接着沉积CVD Ru的种晶层(二次种晶),然后使工件经受300℃下的退火与10分钟的氮气钝化。
然后通过分别在2.1amp-min和0.5amp-min下的ECD铜种晶的单个步骤电镀晶片1和晶片7,然后使用传统的酸性ECD铜沉积工艺使晶片1和晶片7完成填充和覆盖。合成的工件产生厚的ECD铜种晶(晶片1)和薄的ECD铜种晶(晶片7)。
使晶片4和晶片5经受ECD种晶“附加”条件。晶片4包括三个ECD铜种晶步骤,每个步骤在0.7amp-min下,其中前两个步骤中的每一个步骤之后都有300℃退火并且在第三步骤后没有退火,接着使用传统的酸性ECD铜沉积工艺完成填充和覆盖。与具有接近30nm的特征尺寸的晶片4相关联的显微图像提供在图12中。尽管在第三步骤后没有退火,但应理解,最终退火步骤也在本公开内容的范围内。
晶片5包括四个ECD铜种晶步骤,每个步骤在0.5amp-min下,其中前三个步骤中的每一个步骤之后都有300℃退火并且在第四步骤后没有退火,接着使用传统的酸性ECD铜沉积工艺完成填充和覆盖。像晶片4一样,应理解,最终退火步骤也在本公开内容的范围内。
现参照图9到图11,提供晶片1、晶片4、晶片5和晶片7的比较电阻及RC延迟数据。如在图9到图11中可见,与使用先前开发的技术形成的工件(晶片1和晶片7)相比,根据本文所述方法使用ECD种晶“附加”形成的工件(晶片4和晶片5)具有显著降低的电阻和电阻式/电容式(RC)延迟。
参照图9及图10,与使用ECD种晶形成但没有ECD种晶附加退火循环的工件相比,根据本公开内容实施方式形成的工件实现在以下范围内的电阻值降低:0到约40%、大于0到约30%、大于0到约20%、约10%到约20%和约10%到约15%。
参照图11,与使用ECD种晶形成但没有ECD种晶附加退火循环的工件相比,根据本公开内容实施方式形成的工件实现RC延迟值降低。较低RC延迟可导致对部件中的低K金属间电介质的较低损伤或没有损伤。
虽然已说明并描述了说明性实施方式,但将理解,可在不背离本公开内容的精神和范围的情况下在本文中作出各种变化。

Claims (18)

1.一种用于至少部分填充工件上的部件的方法,所述方法包括以下步骤:
(a)获得包括部件的工件,所述部件具有在10到80的范围内的高深宽比;
(b)将第一共形导电层电化学沉积在所述部件中;
(c)热处理所述工件以使所述第一共形导电层在250℃到350℃的温度范围内反流到所述部件中,以便以反流的导电层至少部分地填充所述部件;
(d)在所述反流的第一共形导电层之后电化学沉积第二共形导电层;和
(e)热处理所述工件以使所述第二共形导电层反流到所述部件中。
2.根据权利要求1所述的方法,其中热处理所述工件的步骤减少所述部件填充中的空隙。
3.根据权利要求1所述的方法,所述方法进一步包括以下步骤:在沉积所述第一共形导电层之前,将阻挡层沉积在所述部件中。
4.根据权利要求1所述的方法,所述方法进一步包括以下步骤:在沉积所述第一共形导电层之前,将导电种晶层沉积在所述部件中。
5.根据权利要求4所述的方法,其中用于所述种晶层的金属选自由以下各物组成的群组:铜、钴、镍、金、银、锰、锡、铝、钌和以上各物的合金。
6.根据权利要求1所述的方法,其中用于所述第一共形导电层的金属选自由以下各物组成的群组:铜、钴、镍、金、银、锰、锡、铝、和以上各物的合金。
7.根据权利要求1所述的方法,所述方法进一步包括以下步骤:在所述第二共形导电层之后沉积第三共形导电层,并且热处理所述工件以使所述第三共形导电层反流。
8.根据权利要求4所述的方法,其中所述种晶层选自由以下各物组成的群组:种晶、二次种晶、和种晶与衬垫的堆叠膜。
9.根据权利要求1所述的方法,其中所反流的第二共形导电层部分地或者完全地填充所述部件。
10.根据权利要求1所述的方法,其中使用包括至少一个铜络合物的化学品沉积所述第一共形导电层,所述至少一个铜络合物选自由铜乙二胺、柠檬酸铜、酒石酸铜和尿素铜组成的群组。
11.根据权利要求1所述的方法,所述方法进一步包括以下步骤:将覆盖层沉积在所反流的第一共形导电层上。
12.根据权利要求11所述的方法,其中在酸性化学品中沉积所述覆盖层。
13.根据权利要求1所述的方法,其中所述部件具有一开口尺寸,所述开口尺寸在0.5微米到15微米的范围内。
14.根据权利要求1所述的方法,其中所述部件具有一开口尺寸,所述开口尺寸在0.5微米到10微米的范围内。
15.根据权利要求1所述的方法,其中所述部件具有一开口尺寸,所述开口尺寸在0.5微米到2微米的范围内。
16.根据权利要求3所述的方法,其中所述第一共形导电层直接沉积在所述阻挡层上。
17.一种用于至少部分填充工件上的部件的方法,所述方法包括以下步骤:
(a)获得包括部件的工件,所述部件具有在10到80的范围内的高深宽比;
(b)将阻挡层沉积在所述部件中;
(c)在所述阻挡层之后沉积种晶层;
(d)在所述种晶层之后将第一共形导电层电化学沉积到所述部件中,以便以反流的导电层至少部分地填充所述部件;
(e)使所述工件退火以使所述第一共形导电层在所述部件中反流,并提供反流的第一共形导电层;
(f)在所述反流的第一共形导电层之后电化学沉积第二共形导电层;和
(g)热处理所述工件以使所述第二共形导电层反流到所述部件中。
18.一种微电子工件,所述微电子工件包括:
(a)至少一个部件,所述部件具有在10到80的范围内的高深宽比;和
(b)设置在所述部件中的实质无空隙的导电层,其中所述实质无空隙的导电层通过如下步骤形成:将第一共形导电层电化学沉积在所述部件中;使所述工件退火以使所述第一共形导电层反流到所述部件中;在250℃到350℃的温度范围内提供反流的第一共形导电层以便以反流的导电层至少部分地填充所述部件;在所述反流的第一共形导电层之后电化学沉积第二共形导电层;以及热处理所述工件以使所述第二共形导电层反流到所述部件中。
CN201310150489.6A 2012-04-26 2013-04-26 用于高深宽比填充的半导体反流处理 Active CN103426816B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261638856P 2012-04-26 2012-04-26
US61/638,856 2012-04-26
US13/801,860 US9245798B2 (en) 2012-04-26 2013-03-13 Semiconductor reflow processing for high aspect ratio fill
US13/801,860 2013-03-13

Publications (2)

Publication Number Publication Date
CN103426816A CN103426816A (zh) 2013-12-04
CN103426816B true CN103426816B (zh) 2018-03-09

Family

ID=49651369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310150489.6A Active CN103426816B (zh) 2012-04-26 2013-04-26 用于高深宽比填充的半导体反流处理

Country Status (1)

Country Link
CN (1) CN103426816B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637862B (zh) * 2013-11-14 2019-10-18 盛美半导体设备(上海)有限公司 半导体结构形成方法
KR102377372B1 (ko) * 2014-04-02 2022-03-21 어플라이드 머티어리얼스, 인코포레이티드 인터커넥트들을 형성하기 위한 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077780A (en) * 1997-12-03 2000-06-20 Advanced Micro Devices, Inc. Method for filling high aspect ratio openings of an integrated circuit to minimize electromigration failure
CN1582491A (zh) * 2001-11-08 2005-02-16 先进微装置公司 形成可靠铜互连器的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1112125B1 (en) * 1998-06-30 2006-01-25 Semitool, Inc. Metallization structures for microelectronic applications and process for forming the structures
US6998337B1 (en) * 2003-12-08 2006-02-14 Advanced Micro Devices, Inc. Thermal annealing for Cu seed layer enhancement
CN101651117B (zh) * 2008-08-14 2011-06-15 北京北方微电子基地设备工艺研究中心有限责任公司 大马士革互连工艺中的铜金属填充方法
CN101740420B (zh) * 2008-11-05 2011-11-09 中芯国际集成电路制造(上海)有限公司 铜支柱制作工艺

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077780A (en) * 1997-12-03 2000-06-20 Advanced Micro Devices, Inc. Method for filling high aspect ratio openings of an integrated circuit to minimize electromigration failure
CN1582491A (zh) * 2001-11-08 2005-02-16 先进微装置公司 形成可靠铜互连器的方法

Also Published As

Publication number Publication date
CN103426816A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
US10665503B2 (en) Semiconductor reflow processing for feature fill
JP6998945B2 (ja) ルテニウムライナーと共に銅のエレクトロマイグレーションを改善するドープされた選択的な金属キャップ
KR102335506B1 (ko) 쓰루 실리콘 비아 금속화
CN103426815B (zh) 用于部件填充的半导体反流处理
US20040004288A1 (en) Semiconductor device and manufacturing method of the same
KR101502691B1 (ko) 하이브리드 확산 장벽층의 형성 방법 및 그 반도체 디바이스
CN104051336A (zh) 用于在半导体装置中产生互连的方法
US6630741B1 (en) Method of reducing electromigration by ordering zinc-doping in an electroplated copper-zinc interconnect and a semiconductor device thereby formed
CN106463361A (zh) 超共形电镀
TWI638423B (zh) 用於直通矽晶穿孔金屬化之黏著層
US20150033980A1 (en) Methods and materials for anchoring gapfill metals
CN103426816B (zh) 用于高深宽比填充的半导体反流处理
US6974767B1 (en) Chemical solution for electroplating a copper-zinc alloy thin film
TWI576961B (zh) 用於高深寬比塡充的半導體重流處理
US7538024B2 (en) Method of fabricating a dual-damascene copper structure
TWI653367B (zh) 具有高薄片電阻之工件上的電化學沉積
US9275894B2 (en) Method for forming semiconductor device structure
TWI625773B (zh) 用於特徵塡充的半導體重流處理
US7875979B2 (en) Metal line of semiconductor device having a diffusion barrier including CRxBy and method for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant