CN106463361A - 超共形电镀 - Google Patents

超共形电镀 Download PDF

Info

Publication number
CN106463361A
CN106463361A CN201580021601.3A CN201580021601A CN106463361A CN 106463361 A CN106463361 A CN 106463361A CN 201580021601 A CN201580021601 A CN 201580021601A CN 106463361 A CN106463361 A CN 106463361A
Authority
CN
China
Prior art keywords
metal
ecd
layer
feature
workpiece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580021601.3A
Other languages
English (en)
Inventor
克里斯·帕贝利科
罗伊·沙维夫
约翰·L·克洛克
埃迈什·T·伊斯梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN106463361A publication Critical patent/CN106463361A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C25D3/32—Electroplating: Baths therefor from solutions of tin characterised by the organic bath constituents used
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用于至少部分地填充工件上的特征的方法，所述方法包括使用电镀电解液在工件上形成的种晶层上电化学沉积金属化层，所述电镀电解液具有至少一种电镀金属离子，约6至约13的pH范围，有机添加剂，以及第一金属络合剂与第二金属络合剂。

Description

超共形电镀
相关申请
本申请为2014年5月9日提交的美国专利申请第14/274611号的部分连续案(continuation-in-part；CIP)，所述美国专利申请的全部公开内容以引用的方式明确并入本文。
技术领域
本公开内容涉及用于在微电子工件的特征(诸如沟槽及通孔，尤其是在镶嵌应用中)中电化学沉积导电材料的方法，所述导电材料例如为金属，诸如铜(Cu)、钴(Co)、镍(Ni)、金(Au)、银(Ag)、锡(Sn)、铝(Al)以及上述金属的合金。
背景技术
集成电路为半导体材料内和覆盖半导体材料表面的介电材料内所形成的器件的互连组件。于半导体内形成的器件可包括金属-氧化物半导体晶体管、双极晶体管、二极管以及扩散电阻。于电介质内形成的器件可包括薄膜电阻及电容器。所述器件通过于电介质内形成的导体路径互连。通常，两个或更多个层次的导体路径被用作互连件，其中连续的层次通过介电层分离。在目前的实践中，铜和氧化硅分别常用于导体和低K电介质。
铜互连中的沉积物通常包括介电层、阻挡层、种晶层、铜填充层以及铜帽。尤其是在小特征中，使用酸性电镀电解液的常规ECD填充可产生较低质量的互连。例如，常规ECD铜填充可能产生空隙，尤其是在具有小于30nm大小的特征中。作为使用常规ECD沉积形成的一种类型空隙的一个范例，可夹断特征的开口。也可能由于在小特征中使用常规ECD铜填充工艺而产生其它类型的空隙。此类空隙和使用常规ECD铜填充形成的沉积物的其它本质特性可增加互连电阻，从而潜在地降低器件的电气效能并劣化铜互连的可靠性。
因此，需要一种用于特征的经改良的、实质上无空隙的金属填充工艺。此类实质上无空隙金属填充可用于小特征，例如具有小于30nm开口大小的特征。
发明内容
提供概述以简化的形式介绍一些概念，并在下文的详细描述中进一步描述所述概念。所述概述不旨在认定所请求保护的主题的关键特征，且不欲用作确定所请求保护的主题的范围的辅助。
根据本公开内容的一个实施方式，提供一种用于至少部分地填充工件上的特征的方法。所述方法包括在使用电镀电解液在工件上形成的种晶层上电化学沉积金属化层，所述电镀电解液具有至少一种电镀金属离子，约6至约13的pH范围，有机添加剂，以及第一金属络合剂与第二金属络合剂。
根据本公开内容的另一个实施方式，提供一种用于至少部分地填充工件上的特征的方法。所述方法包括：获得包括特征的工件；以及在使用电镀电解液在工件上形成的种晶层上电化学沉积超共形(superconformal)金属化层，所述电镀电解液具有至少一种电镀金属离子，约6至约13的pH范围，以及加速剂，且进一步包括第一金属络合剂与第二金属络合剂。
在本文描述的任何方法中，特征直径可小于30nm。
在本文描述的任何方法中，金属化层可为电化学沉积的金属超共形层。
在本文描述的任何方法中，金属化层可被退火。
在本文描述的任何方法中，第一金属络合剂可选自由EDTA、EDA、氨、甘胺酸、柠檬酸盐、酒石酸盐以及尿素组成的组。
在本文描述的任何方法中，第二金属络合剂可选自由EDTA、EDA、氨、甘胺酸、柠檬酸盐、酒石酸盐以及尿素组成的组。
在本文描述的任何方法中，有机添加剂可为加速剂。
在本文描述的任何方法中，用于金属化层的金属可选自由铜、钴、镍、金、银、锡、铝以及上述金属的合金组成的组。
在本文描述的任何方法中，工件可进一步包括特征中的介于种晶层与工件的介电表面之间的阻挡层。
在本文描述的任何方法中，用于种晶层的金属可选自由铜、钴、镍、金、银、锰、锡、铝、钌以及上述金属的合金组成的组。
在本文描述的任何方法中，种晶层可选自由种晶、二次种晶以及种晶与衬垫(liner)的堆叠膜组成的组。
附图说明
当结合附图时，参照以下详细描述，本公开内容的前述方面和许多伴随的优势将变得更加易于理解，其中：
图1A为描绘本公开内容的示例性实施方式的工艺以及示例性特征生成的示意性流程图；
图1B为描绘根据先前开发工艺的工艺以及示例性特征生成的比较示意性流程图；
图2为具有高深宽比的镶嵌特征中的倒角空隙的示意图；
图3为描绘本公开内容的另一个示例性实施方式的工艺以及示例性特征生成的示意性流程图；
图4A为描绘本公开内容的另一个示例性实施方式的工艺以及示例性特征生成的示意性流程图；
图4B为描绘根据先前开发工艺的工艺以及示例性特征生成的比较示意性流程图；
图5与图6为根据本公开内容的实施方式使用ECD超共形铜化学品的多个特征的扫描电子显微镜(scanning electron microscopy；SEM)图像；
图7包括根据本公开内容的实施方式用于具有约30nm的特征大小的镶嵌特征的实质上无空隙间隙填充的透射电子显微镜(transmission electron microscopy；TEM)图像；
图8为各种实验性碱性铜电解液的极化行为的图示；以及
图9A至图14C为显示各种实验性碱性铜电解液的特征沉积结果的扫描电子显微镜(scanning electron microscopy；SEM)图像。
具体实施方式
本公开内容的实施方式针对工件(诸如半导体晶片、器件或用于处理工件的处理组件)以及处理所述工件的方法。术语工件、晶片或半导体晶片指任何平坦介质或制品，包括半导体晶片以及其它基板或晶片、玻璃、掩膜和光学或存储介质、MEMS基板，或具有微电子、微机械或微机电器件的任何其它工件。
本文描述的工艺用于工件的特征中的金属或金属合金沉积，所述特征包括沟槽和通孔。在本公开内容的一个实施方式中，可在小特征中使用所述工艺，所述小特征例如具有小于30nm的特征临界尺寸的特征。然而，本文描述的工艺可适用于任何特征大小。本申请中所论述的尺寸大小可为特征的顶部开口处的蚀刻后特征尺寸。本文描述的工艺可例如在镶嵌应用中应用于各种形式的铜、钴、镍、金、银、锡、铝以及合金沉积。在本公开内容的实施方式中，镶嵌特征可选自由具有小于30nm的大小的特征组成的组。
本文所使用的描述性术语“微特征工件”以及“工件”包括在处理中于给定点处先前沉积和形成的所有结构和层，且并不受限于如诸图中所描绘的那些结构和层。
可修改本文所描述的工艺，以使得在镶嵌特征或高深宽比特征(例如，硅穿孔(through silicon via；TSV)特征中的通孔)中进行金属或金属合金沉积时具有有利效应。
尽管在本申请中一般描述为金属沉积，但术语“金属”还涵盖金属合金以及共同沉积材料。此类金属、金属合金以及共同沉积材料可用于形成种晶层或完全地或部分地填充特征。示例性铜合金可包括但不限于铜锰和铜铝。作为非限制性范例，合金组成比率可处于相较于主要合金金属(例如，Cu、Co、Ni、Ag、Au等)而言为约0.5％至约6％次要合金金属的范围内。
如上文所描述，金属互连的常规制造可包括在介电材料上适宜的沉积阻挡层以防止金属扩散至介电材料中。适宜的阻挡层可包括例如Ta、Ti、TiN、TaN、Mn或MnN。适宜的阻挡层沉积方法可包括PVD、ALD以及CVD；然而，PVD为用于阻挡层沉积的最常见工艺。阻挡层通常用于将铜或铜合金与介电材料隔离；然而，在其它金属互连情况下，可无扩散问题且可不需要阻挡层。
阻挡层沉积可继之以可选的种晶层沉积。然而，可在阻挡层上直接沉积超共形金属层(即，不具有种晶层)。
可在阻挡层上沉积种晶层。在特征中沉积铜的情况下，存在用于种晶层的多种示例性选择。第一，种晶层可为例如使用PVD沉积技术的铜种晶层。作为另一非限制性范例，种晶层可为铜合金种晶层，诸如铜锰、铜钴或铜镍合金。也可通过使用其它沉积技术(诸如CVD或ALD)形成种晶层。
第二，种晶层可为堆叠膜，例如衬垫层和PVD种晶层。衬垫层为阻挡层与PVD种晶之间使用的材料，以减轻间断种晶问题并改良PVD种晶的黏附。衬垫通常为贵金属，诸如钌(Ru)、铂(Pt)、钯(Pd)以及锇(Os)，但所述清单也可包括钴(Co)和镍(Ni)。目前，CVD Ru和CVD Co为常见衬垫；然而，也可通过使用其它沉积技术(诸如ALD或PVD)形成衬垫层。
第三，种晶层可为二次种晶层。二次种晶层类似于衬垫层，因为所述层通常由诸如Ru、Pt、Pd以及Os的贵金属形成，但所述清单也可包括Co和Ni，且最常见为CVD Ru和CVD Co。(类似于种晶和衬垫层，也可通过使用其它沉积技术(诸如ALD或PVD)形成二次种晶层。)区别在于二次种晶层充当种晶层，而衬垫层为阻挡层与PVD Cu种晶之间的中间层。
可在形成气体环境中(例如，氮中3％至5％氢，或氦中3％至5％氢)于约100℃至约500℃之间的温度下热处理或退火衬垫或二次种晶沉积物，以移除任何表面氧化物和/或表面污染物，增加二次种晶或衬垫层的密度，和/或改良沉积物的表面特性。可通过浸没在气态氮(N2气体)或其它钝化环境中来额外地钝化衬垫或二次种晶沉积物以防止表面氧化。
在已沉积种晶层(诸如PVD铜种晶的非限制性范例之一，PVD铜种晶包括CVD Ru衬垫，或CVD Ru二次种晶，或另一沉积金属或金属合金、层组合，或沉积技术)后，可利用导体金属填充或部分填充特征。
在具有高深宽比(例如，大于约5:1或大于7:1)的通孔中，发明人已发现，在双镶嵌工艺中，通孔易受倒角处的空隙影响。参照例如图2中的示例性倒角空隙。类似地，具有凹形轮廓的高深宽比接线可在窄开口处或接线末端展现出夹断。另外，通孔链可在通孔的窄开口处展现出夹断。
为解决这些问题，本公开内容的实施方式提供超共形沉积工艺以减小夹断和空隙形成。在本公开内容的另一个实施方式中，电镀后退火工艺可进一步改良特征中的空隙减少。
根据本公开内容的一个实施方式，用于超共形沉积的工艺包括在约6至约13的pH范围内的络合金属沉积工艺中使用有机添加剂(诸如加速剂、抑制剂、平整剂以及它们的任何组合)。在ECD种晶工艺中通常使用碱性pH和络合金属沉积工艺。如上所述，ECD种晶层通常为共形层，例如图1B所示的共形ECD种晶层。
通常使用碱性电解液沉积示例性ECD铜种晶，所述碱性电解液包括非常稀的铜乙二胺(ethylenediamine；EDA)络合物。作为其它非限制性范例，ECD种晶层可为使用碱性电解液沉积的钴或镍种晶层，所述碱性电解液包括非常稀的钴或镍乙二胺络合物。在一个实施方式中，ECD种晶化学品的pH可处于约6至约12的范围内。
可使用碱性电解液沉积ECD超共形层，所述碱性电解液包括非常稀的金属络合物，类似于用于ECD种晶的化学品。例如，ECD超共形层可为使用碱性电解液沉积的铜、钴或镍层，所述碱性电解液包括非常稀的金属乙二胺络合物和有机添加剂。也可使用除金属乙二胺(EDA)络合物以外的其它络合剂，所述其它络合剂包括但不限于乙二胺四乙酸(ethylenediaminetetraacetic acid；EDTA)、氨、甘胺酸、柠檬酸盐、酒石酸盐以及尿素。
针对ECD超共形沉积的适宜的pH范围可处于约6至约13的范围内，在本公开内容的一个实施方式中为约6至约12，且在本公开内容的一个实施方式中为约9.3。然而，也可使用其它化学品实现共形ECD超共形沉积。
适宜的浴温可处于约18摄氏度至约60摄氏度的范围内。在本公开内容的一个实施方式中，适宜的浴温可处于约30摄氏度至约60摄氏度的范围内。升高的浴温可改良特征中的添加剂的热力学以及吸附。
在特征中例如使用酸性沉积化学品的常规酸性ECD填充和帽中通常使用有机添加剂。常规ECD铜酸性化学品可包括例如硫酸铜、硫酸、甲烷磺酸、盐酸以及有机添加剂(诸如加速剂、抑制剂以及平整剂)。已发现铜的电化学沉积为沉积铜金属化层的成本有效的方式。除经济上可行外，ECD沉积技术中的有机添加剂使用提供了机械上以及电气上适用于互连结构的实质自下而上(例如，非共形)的金属填充。
用于常规ECD填充中的有机添加剂一般并不用于ECD种晶沉积工艺中，因为在ECD种晶沉积工艺中通常需要共形沉积(非自下而上填充)(参看图1B)。然而，根据本公开内容的实施方式，发明人已发现，与ECD种晶电解液一起使用此类添加剂具有促进某种自下而上填充(称为“超共形”沉积)(此与纯共形沉积不同)的有利效应，以便有效减小通孔中的深宽比。(将图示超共形ECD沉积的图1A与图示共形ECD种晶沉积的图1B比较。)
因此，由本文描述的工艺实现的超共形ECD沉积可为具有共形沉积以及自下而上填充特性两者的混合层，如图1A可见。结果是具有减小深宽比的特征，所述特征具有较不易感于倒角处的空隙形成影响的有利效应。
参照图1A，根据本公开内容的一个实施方式，使用一种化学品沉积ECD超共形层，所述化学品具有约6至约13范围内的pH、络合剂以及有机添加剂与无机添加剂(诸如抑制剂、平整剂以及加速剂)。用于ECD超共形层的此化学品的结果为具有两个自下而上填充特性来填充特征的混合种晶层。
参照图3以及图4A，可热处理或退火ECD超共形层以使ECD超共形层回流并至少部分地填充特征。热处理工艺提供进一步空隙减少的有利效应。在图7中的小特征退火后见到代表性的实质无空隙填充的图像。可沉积和热处理或退火后续ECD种晶或超共形层以进一步填充特征。可使用电解液化学品沉积后续层，所述电解液化学品包括有机添加剂或不包括有机添加剂。
根据本公开内容的实施方式的适宜的添加剂可包括加速剂、抑制剂以及平整剂中的一个或多个。在本公开内容的一个实施方式中，适宜的添加剂包括加速剂和平整剂。
适宜的加速剂包括聚二硫二丙烷磺酸钠(SPS)、3-巯基-1-丙烷磺酸(MPS)、N,N-二甲基-二硫代甲酰胺丙烷磺酸钠盐、3-(2-苯并噻唑基硫代)-1-丙烷磺酸钠盐、3-S-异硫脲丙基磺酸内盐(UPS)、8-羟基-7-碘基-5-喹啉磺酸、1-丙烷磺酸、3-(乙氧基-硫代甲酰)-硫醇钠盐(OPX)以及其它适宜的加速剂。作为非限制性范例，可以约2至约40ppm范围内的浓度将加速剂添加至ECD超共形化学品中。作为另一个非限制性范例，可以约2至约4ppm范围内的浓度将加速剂添加至ECD超共形化学品中。
另外，可使用碘化钾(KI)或氯化氢(HCl)增强金属表面对抑制剂的吸附。根据本公开内容的实施方式，可以约1至约10ppm的浓度范围将KI添加至ECD超共形化学品中。作为非限制性范例，可以约10ppm的浓度将KI添加至ECD超共形化学品中。根据本公开内容的实施方式，可以约10至约50ppm的浓度范围将HCl添加至ECD超共形化学品中。
适宜的平整剂包括市售NP5200抑制剂以及平整剂(DOW Chemicals)、聚乙烯亚胺(polyethyleneimide；PEI)、聚乙二醇(polyethylene glycol；PEG)、1-(2-羟乙基)-2-咪唑啶硫酮4-巯基吡啶；以及聚合胺。根据本公开内容的实施方式，可以约1.0至约2.0ml/L的浓度范围将平整剂添加至ECD超共形化学品中。
除添加剂外，可自标准浓度增加铜浓度以改良质量输送。根据本公开内容的实施方式，ECD超共形化学品中的铜浓度可处于约2mM至约20mM的浓度范围内。
可控制工艺条件以进一步减少空隙形成，所述工艺条件诸如温度和脉冲测试。例如，处于约225℃至约300℃范围内的降低的回流温度可帮助减少空隙形成。另外，脉冲波形可帮助改良至特征中的质量输送。
在已根据上文所描述的条件沉积ECD超共形层后，ECD超共形层可被退火以便回流。在热处理前，工件可经历旋转、冲洗以及干燥(spin,rinse,and dry；SRD)工艺或其它清洗工艺。可随后将ECD超共形层加热至适当退火温度以使得所述层回流，但所述温度对于工件或工件上的器件并非过热以免损坏或劣化工件或工件上的器件。例如，温度可处于约100℃至约500℃范围内以便特征中的种晶回流。适宜热处理或退火温度处于约100℃至约500℃范围内，且可利用能够将持续温度维持在约200℃至约400℃范围内以及至少在约250℃至约350℃的温度范围内的装备来完成。
可使用形成或惰性气体、纯氢或还原气体(诸如氨(NH3))执行热处理或退火工艺。在回流期间，沉积形状改变，且金属沉积物可汇聚于特征底部，如图3和图4A所示。除热处理工艺期间的回流外，金属沉积也可生长出较大颗粒，并降低薄膜电阻率。惰性气体可用于在加热后冷却工件。
在已完成热处理工艺以部分地或者完全地填充特征后，可使用常规酸性化学品完成间隙填充和帽沉积的沉积工艺。酸性化学品金属沉积大体上用于填充大结构，且维持后续抛光所需要的适当薄膜厚度，因为常规酸性化学品填充通常为比ECD种晶或超共形沉积更快的工艺，从而节省时间并减小处理成本。
如图3和图4A所见，可重复ECD超共形沉积和回流以确保完全的特征填充。本文所描述的工艺可包括一个或多个ECD超共形沉积、清洗(诸如SRD)以及热处理循环。
范例1-常规添加剂系统
使用含0.002M铜的稀释铜ECD种晶电解液，发明人发现与ECD种晶电解液组合的常规添加剂系统(加速剂、抑制剂以及平整剂)正产生改良的间隙填充结果。因此，进一步调查来自个别添加剂的响应。
范例2-经改进的添加剂系统
在调查来自个别添加剂的响应后，发现在含0.002M铜的稀释铜ECD种晶电解液中，加速剂(SPS或OPX)与平整剂(NP5200)的混合物在间隙填充结果方面提供一些优势。发现加速剂提供加速效应，且发现平整剂在ECD种晶电解液中提供抑制效应。
加速剂与平整剂的添加剂组合产生自下而上填充的讯号。然而，一些较大结构并未填充。ECD种晶电解液于接近质量输送限制状态操作。
范例3-脉冲测试
为解决上文范例2中论述的质量输送问题，调查了波形脉冲测试。对化学品施加10ms“接通”继之以10ms“断开”的标准脉冲，所述化学品包括0.002M铜、2ppm加速剂及1.0ml/l平整剂，且具有9.3的pH。相比较地，对相同化学品施加10ms“接通”继之以40ms“断开”的增大脉冲。铜扩散到粗略为40nm乘160nm的结构中大致耗费约0.05ms(具有5.3×10[-6]cm2/s的铜扩散系数和0.002M的铜浓度)。脉冲波形的变化并未明显影响自下而上填充。
范例4-质量输送
为解决上文范例2论述的质量输送问题，铜浓度将增加至0.1M。将使用与(1)2ppm加速剂和1.0ml/L平整剂以及(2)2ppm加速剂和2.0ml/L平整剂的添加剂浓度组合的增加的铜浓度实现改良的自下而上填充结果，如图5和图6中的预测SEM图像所示。
根据本公开内容的另一个实施方式，用于超共形沉积的工艺包括约6至约13的pH范围以及使用至少两种络合剂和有机添加剂(诸如上文所描述的加速剂)的络合金属沉积工艺。在ECD种晶工艺的一些应用中，仅使用一种络合剂。然而，发明人已发现，两种络合剂可具有提供有利结果的协同效应。
作为非限制性范例，ECD超共形层可为使用碱性电解液沉积的铜、钴或镍层，所述碱性电解液包括(作为非限制性范例)金属乙二胺(EDA)络合物和金属乙二胺四乙酸(EDTA)络合物。作为另一个非限制性范例，络合剂的另一个组合包括EDTA和酒石酸盐。
也可使用除EDA与EDTA以及EDTA与酒石酸盐以外的其它络合剂组合。在本公开内容的一个实施方式中，成对络合剂中的每种络合剂具有独特的特性。例如，一种络合物可非常稳定(例如，EDTA)而另一个可较不稳定(例如，EDA或酒石酸盐)。
可使用包括组合的Cu(EDA)2/Cu(EDTA)络合物的碱性电解液沉积示例性ECD铜种晶。当组合CuEDA与CuEDTA络合物时，发明人已观察到，CuEDTA的强极化对小特征提供抑制效应。CuEDA与CuEDTA的组合随后提供Cu的来源以填充特征并促进电镀。结果为超共形沉积，如图9A至图9E中可见。
作为其它非限制性范例，ECD金属层可为使用碱性电解液沉积的钴或镍层，所述碱性电解液包括非常稀的Co(EDA)2/Co(EDTA)或Ni(EDA)2/Ni(EDTA)络合物。
用于ECD超共形沉积的适宜的pH范围可处于约6至约13的范围内，在本公开内容的一个实施方式中为约6至约12，且在本公开内容的一个实施方式中为约9.3。然而，也可使用其它电解液实现共形ECD超共形沉积。
在本公开内容的一个实施方式中，两种络合物的比率可为任何适宜比率，且可在x％与(100-x)％之间变化。混合物可具有过量的任一种络合剂，以确保所期望的金属络合物部分的稳定化学计量。在本公开内容的一个实施方式中，较不稳定络合剂比较稳定络合剂的比率为1或更小。
水溶液中的铜离子还原反应的电位和动能取决于铜-配位体络合物的形成常数。对于铜离子还原的平衡电位ECu可由Nerst方程式表示，如下所示。
E＝E0-(0.0502/2)LOG(稳定常数)
络合物的稳定常数越高，还原电位越负。在本公开内容的一个实施方式中，较稳定Cu络合物(诸如EDTA)可增强Cu电镀对场的抑制，而较不稳定Cu络合物充当用于在特征中超共形电镀(具有自下而上填充，与共形填充不同)的Cu离子的来源。
范例5
针对Cu(EDA)2/Cu(EDTA)络合物的极化行为
使用ECD种晶电解液电镀Cu，所述ECD种晶电解液包括以下各种Cu络合物：(1)仅Cu(EDA)2；(2)仅Cu(EDTA)；以及(3)组合的Cu(EDA)2/Cu(EDTA)，每种电解液具有9.3的pH、10mM的Cu浓度，且电镀处于1mA/cm2的电流密度。另外，使用相同的三种ECD种晶电解液电镀Cu，其中每种ECD种晶电解液添加加速剂A。
结果显示Cu(EDTA)的强极化。另外，EDTA/EDA Cu络合物混合物显示出约200mV的去极化。比较图8中的图形数据。
范例6
具有加速剂A的Cu(EDA)2/Cu(EDTA)络合物
使用ECD种晶电解液电镀Cu，所述ECD种晶电解液包括以下各种Cu络合物：(1)仅Cu(EDA)2(图9A)；(2)Cu(EDA)2加上加速剂A(图9B)；(3)仅Cu(EDTA)(图9C)；(4)Cu(EDTA)加上加速剂A(图9D)；以及(5)组合的Cu(EDA)2/Cu(EDTA)加上加速剂A(图9E)。每种电解液具有9.3的pH、10mM的Cu浓度，且电镀处于1mA/cm2的电流密度。对于混合络合物，比率为1:1。在所有络合物中，Cu比配位体的比率为1:2
结果显示了在具有或不具有加速剂A的情况下利用单一络合物的共形沉积。结果显示了，在5倍(50-60nm)或更大特征中，具有加速剂A的混合络合物样本(5)的超共形沉积。将图9E的SEM图像中的超共形沉积与图9A至图9D的其它SEM图像中的共形沉积比较。
范例7
具有Cu浓度及电流变化的Cu(EDA)2/Cu(EDTA)络合物
使用ECD种晶电解液电镀Cu，所述ECD种晶电解液包括以下各种Cu络合物：(1)组合的Cu(EDA)2/Cu(EDTA)加上0.6ml/l浓度的加速剂A、4mM浓度的Cu以及0.3mA/cm2的电流密度(图10A)；(2)组合的Cu(EDA)2/Cu(EDTA)加上0.6ml/l浓度的加速剂A、4mM浓度的Cu以及1.0mA/cm2的电流密度(图10B)；(3)组合的Cu(EDA)2/Cu(EDTA)加上0.6ml/l浓度的加速剂A、20mM浓度的Cu以及0.3mA/cm2的电流密度(图10C)；以及(4)组合的Cu(EDA)2/Cu(EDTA)加上0.6ml/l浓度的加速剂A、20mM浓度的Cu以及1.0mA/cm2的电流密度(图10D)。每种电解液具有9.3的pH。混合络合物比率为1:1。在所有络合物中，Cu与配位体比率为1:2。
结果显示了，在5倍(50-60nm)或更大特征中，具有20mM浓度的Cu以及1.0mA/cm2的电流密度的具有加速剂A的混合络合物样本(4)的超共形沉积。将图10D的SEM图像中的超共形沉积与图10A至图10C的其它SEM图像中的共形沉积比较。
范例8
共形电镀
使用ECD种晶电解液电镀Cu，所述ECD种晶电解液包括以下各种Cu络合物：(1)组合的Cu(EDA)2/Cu(EDTA)加上0.6ml/l浓度的加速剂A、4mM浓度的Cu以及0.3mA/cm2的电流密度(图11A)；(2)组合的Cu(EDA)2/Cu(EDTA)加上0.6ml/l浓度的加速剂A、4mM浓度的Cu以及1.0mA/cm2的电流密度(图11B)；(3)组合的Cu(EDA)2/Cu(EDTA)加上0.6ml/l浓度的加速剂A、20mM浓度的Cu以及0.3mA/cm2的电流密度(图11C)；以及(4)组合的Cu(EDA)2/Cu(EDTA)加上0.6ml/l浓度的加速剂A、20mM浓度的Cu以及1.0mA/cm2的电流密度(图11D)。每种电解液具有9.3的pH。混合络合物比率为1:1。在所有络合物中，Cu比配位体比率为1:2。
结果显示了，缺少加速剂的共形电镀，以及包含加速剂A的混合络合物电解液的超共形沉积。比较图11B和图11C中的SEM图像中的超共形沉积与图11A和图11D中的其它SEM图像中的共形沉积。
范例9
浓度对超ECD结果的影响
使用ECD种晶电解液电镀Cu，所述ECD种晶电解液包括两种Cu络合物：Cu(EDA)2与Cu(EDTA)，电解液具有9.3的pH以及1mA/cm2的电流密度。Cu(EDA)2与Cu(EDTA)络合物中的配位体比Cu比率为2:1。Cu(EDA)2与Cu(EDTA)络合物比率为1。Cu浓度自4mM变化至20mM(分别参照图12A和图12B)。另外，关于第二个20mM样本，电流密度增加了2倍(参见图12C)。
结果显示出，增加Cu浓度增加了电镀效率。比较图12B中的TEM图像中的超共形沉积与图12A中的TEM图像中的共形沉积。还有，电流密度的2倍增加使电镀产生不明显的变化。比较图12B中的SEM图像中的超共形沉积与图12C中的SEM图像中的超共形沉积。
范例10
络合物比率对超ECD结果的影响
使用ECD种晶电解液电镀Cu，所述ECD种晶电解液包括两种Cu络合物：Cu(EDA)2与Cu(EDTA)，电解液具有9.3的pH以及1mA/cm2的电流密度。Cu(EDA)2与Cu(EDTA)络合物两者中的配位体比Cu比率皆为2:1。Cu(EDA)2-Cu浓度为10mM。Cu(EDA)2与Cu(EDTA)络合物比率自0.7(图13A)增加至1.0(图13B)、增加至2.0(图13D)。在图13C中仅使用Cu(EDTA)。
结果显示，增大Cu(EDA)2比Cu(EDTA)络合物比率减少了沟槽中的超共形电镀。比较图13A、图13B以及图13D。因此，有利的Cu(EDA)2比Cu(EDTA)比率为1或小于1。
范例11
过量EDTA浓度对超ECD结果的影响
使用ECD种晶电解液电镀Cu，所述ECD种晶电解液包括两种Cu络合物：Cu(EDA)2与Cu(EDTA)，电解液具有9.3的pH以及1mA/cm2的电流密度。Cu(EDA)2比Cu(EDTA)的比率为1。Cu(EDTA)络合物中的配位体比Cu比率自2:1(图14A)变化至3:1(图14B)、变化至4:1(图14C)。
结果显示，增加Cu(EDTA)络合物中的配位体比Cu比率对电镀结果具有不明显的影响。比较图14A至图14C。
尽管已图示和描述了说明性实施方式，但是在不脱离本公开内容的精神和范围的情况下，可以实施各种变化。

Claims (12)

1.一种用于至少部分地填充工件上的特征的方法，所述方法包含以下步骤：
使用电镀电解液在工件上形成的种晶层上电化学沉积金属化层，所述电镀电解液具有至少一种电镀金属离子，约6至约13的pH范围，有机添加剂，以及第一金属络合剂与第二金属络合剂。
2.如权利要求1所述的方法，其中所述特征直径小于30nm。
3.如权利要求1所述的方法，其中所述金属化层为电化学沉积的金属超共形层。
4.如权利要求1所述的方法，其中所述金属化层被退火。
5.如权利要求1所述的方法，其中所述第一金属络合剂选自由EDTA、EDA、氨、甘胺酸、柠檬酸盐、酒石酸盐以及尿素组成的组。
6.如权利要求1所述的方法，其中所述第二金属络合剂选自由EDTA、EDA、氨、甘胺酸、柠檬酸盐、酒石酸盐以及尿素组成的组。
7.如权利要求1所述的方法，其中所述有机添加剂为加速剂。
8.如权利要求1所述的方法，其中用于所述金属化层的金属选自由铜、钴、镍、金、银、锡、铝以及上述金属的合金组成的组。
9.如权利要求1所述的方法，其中所述工件进一步包括在所述特征中介于所述种晶层与所述工件的介电表面之间的阻挡层。
10.如权利要求1所述的方法，其中用于所述种晶层的金属选自由铜、钴、镍、金、银、锰、锡、铝、钌以及上述金属的合金组成的组。
11.如权利要求1所述的方法，其中所述种晶层选自由种晶、二次种晶以及种晶与衬垫的堆叠膜组成的组。
12.一种用于至少部分地填充工件上的特征的方法，所述方法包含以下步骤：
(a)获得包括特征的工件；以及
(b)使用电镀电解液在工件上形成的种晶层上电化学沉积超共形金属化层，所述电镀电解液具有至少一种电镀金属离子，约6至约13的pH范围，以及加速剂，且进一步包括第一金属络合剂与第二金属络合剂。
CN201580021601.3A 2014-05-09 2015-05-08 超共形电镀 Pending CN106463361A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/274,611 US20150325477A1 (en) 2014-05-09 2014-05-09 Super conformal metal plating from complexed electrolytes
US14/274,611 2014-05-09
PCT/US2015/030000 WO2015172089A1 (en) 2014-05-09 2015-05-08 Super conformal plating

Publications (1)

Publication Number Publication Date
CN106463361A true CN106463361A (zh) 2017-02-22

Family

ID=54368490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580021601.3A Pending CN106463361A (zh) 2014-05-09 2015-05-08 超共形电镀

Country Status (5)

Country Link
US (1) US20150325477A1 (zh)
KR (1) KR20170002606A (zh)
CN (1) CN106463361A (zh)
TW (1) TW201602423A (zh)
WO (1) WO2015172089A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109722689A (zh) * 2019-01-17 2019-05-07 首都航天机械有限公司 一种铝合金法兰盘窄深槽镀铜层均匀性控制方法
CN110021553A (zh) * 2018-01-09 2019-07-16 上海新微技术研发中心有限公司 一种通孔结构及其方法
CN110592624A (zh) * 2019-10-29 2019-12-20 珠海市万顺睿通科技有限公司 一种含有复配磺酸盐光亮剂的pcb板银电镀液

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711400B1 (en) 2016-06-07 2017-07-18 International Business Machines Corporation Interconnect structures with enhanced electromigration resistance
US9859215B1 (en) 2016-08-17 2018-01-02 International Business Machines Corporation Formation of advanced interconnects
US9852990B1 (en) 2016-08-17 2017-12-26 International Business Machines Corporation Cobalt first layer advanced metallization for interconnects
US9716063B1 (en) * 2016-08-17 2017-07-25 International Business Machines Corporation Cobalt top layer advanced metallization for interconnects
US10115670B2 (en) 2016-08-17 2018-10-30 International Business Machines Corporation Formation of advanced interconnects including set of metal conductor structures in patterned dielectric layer
US9941212B2 (en) 2016-08-17 2018-04-10 International Business Machines Corporation Nitridized ruthenium layer for formation of cobalt interconnects
JP6998945B2 (ja) 2016-10-02 2022-01-18 アプライド マテリアルズ インコーポレイテッド ルテニウムライナーと共に銅のエレクトロマイグレーションを改善するドープされた選択的な金属キャップ
EP3431637A1 (en) * 2017-07-18 2019-01-23 IMEC vzw Porous solid materials and methods for fabrication
US10438846B2 (en) * 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
US10811353B2 (en) * 2018-10-22 2020-10-20 International Business Machines Corporation Sub-ground rule e-Fuse structure
US11854876B2 (en) * 2019-12-20 2023-12-26 Asm Ip Holding B.V. Systems and methods for cobalt metalization

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138638A (zh) * 1995-06-20 1996-12-25 阿托特德国有限公司 电解沉积出金属层的方法和装置
US6197181B1 (en) * 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
CN1798868A (zh) * 2002-04-03 2006-07-05 应用材料股份有限公司 电镀淀积方法
US20140103534A1 (en) * 2012-04-26 2014-04-17 Applied Materials, Inc. Electrochemical deposition on a workpiece having high sheet resistance

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236159B2 (en) * 1999-04-13 2012-08-07 Applied Materials Inc. Electrolytic process using cation permeable barrier
US20060189129A1 (en) * 2000-03-21 2006-08-24 Semitool, Inc. Method for applying metal features onto barrier layers using ion permeable barriers
US7135404B2 (en) * 2002-01-10 2006-11-14 Semitool, Inc. Method for applying metal features onto barrier layers using electrochemical deposition
US20050067297A1 (en) * 2003-09-26 2005-03-31 Innovative Technology Licensing, Llc Copper bath for electroplating fine circuitry on semiconductor chips
WO2006102180A2 (en) * 2005-03-18 2006-09-28 Applied Materials, Inc. Contact metallization methods and processes
US8703615B1 (en) * 2008-03-06 2014-04-22 Novellus Systems, Inc. Copper electroplating process for uniform across wafer deposition and void free filling on ruthenium coated wafers
KR102312018B1 (ko) * 2013-12-09 2021-10-13 아베니 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138638A (zh) * 1995-06-20 1996-12-25 阿托特德国有限公司 电解沉积出金属层的方法和装置
US6197181B1 (en) * 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
CN1798868A (zh) * 2002-04-03 2006-07-05 应用材料股份有限公司 电镀淀积方法
US20140103534A1 (en) * 2012-04-26 2014-04-17 Applied Materials, Inc. Electrochemical deposition on a workpiece having high sheet resistance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021553A (zh) * 2018-01-09 2019-07-16 上海新微技术研发中心有限公司 一种通孔结构及其方法
CN109722689A (zh) * 2019-01-17 2019-05-07 首都航天机械有限公司 一种铝合金法兰盘窄深槽镀铜层均匀性控制方法
CN110592624A (zh) * 2019-10-29 2019-12-20 珠海市万顺睿通科技有限公司 一种含有复配磺酸盐光亮剂的pcb板银电镀液
CN110592624B (zh) * 2019-10-29 2021-08-24 佛山市仁昌科技有限公司 一种含有复配磺酸盐光亮剂的pcb板银电镀液

Also Published As

Publication number Publication date
WO2015172089A1 (en) 2015-11-12
KR20170002606A (ko) 2017-01-06
TW201602423A (zh) 2016-01-16
US20150325477A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
CN106463361A (zh) 超共形电镀
US9704717B2 (en) Electrochemical plating methods
TWI721061B (zh) 用於積體電路中之小及大特徵的鈷或鎳及銅整合
KR102335506B1 (ko) 쓰루 실리콘 비아 금속화
US8691687B2 (en) Superfilled metal contact vias for semiconductor devices
JP2019531604A (ja) ルテニウムライナーと共に銅のエレクトロマイグレーションを改善するドープされた選択的な金属キャップ
US20050139478A1 (en) Apparatus and method for electrolytically depositing copper on a semiconductor workpiece
TWI696725B (zh) 用於在反應性金屬膜上電化學沉積金屬的方法（一）
US20130168255A1 (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
TWI681085B (zh) 用於在反應性金屬膜上電化學沉積金屬的方法（二）
Kim et al. Electroless nickel alloy deposition on SiO2 for application as a diffusion barrier and seed layer in 3D copper interconnect technology
JP5901630B2 (ja) メタライゼーション処理、混合物、および、電子デバイス
US20150322587A1 (en) Super conformal plating
CN104241197A (zh) 在具有高薄层电阻的工件上的电化学沉积
KR20130121041A (ko) 고 종횡비 필을 위한 반도체 리플로우 프로세싱
Inoue et al. Study of low resistance TSV using electroless plated copper and tungsten-alloy barrier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170222

WD01 Invention patent application deemed withdrawn after publication