TW201602423A - 超共形鍍覆 - Google Patents

超共形鍍覆 Download PDF

Info

Publication number
TW201602423A
TW201602423A TW104114757A TW104114757A TW201602423A TW 201602423 A TW201602423 A TW 201602423A TW 104114757 A TW104114757 A TW 104114757A TW 104114757 A TW104114757 A TW 104114757A TW 201602423 A TW201602423 A TW 201602423A
Authority
TW
Taiwan
Prior art keywords
metal
layer
workpiece
ecd
seed
Prior art date
Application number
TW104114757A
Other languages
English (en)
Inventor
帕貝里可克里斯
夏維羅伊
克羅克約翰Ｌ
艾密許伊斯梅爾Ｔ
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201602423A publication Critical patent/TW201602423A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C25D3/32—Electroplating: Baths therefor from solutions of tin characterised by the organic bath constituents used
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Abstract

一種用於至少部分地填充工件上之特徵的方法，該方法包括使用鍍覆電解液在工件上形成的晶種層上電化學沉積金屬化層，該鍍覆電解液具有至少一種鍍覆金屬離子，約6至約13之pH範圍，有機添加劑，及第一金屬錯合劑與第二金屬錯合劑。

Description

超共形鍍覆 【相關申請案之交互參照】
本申請案為2014年5月9日提交之美國專利申請案第14/274611號之部分連續案(continuation-in-part；CIP)，該美國專利申請案之全部揭示內容以引用之方式明確併入本文。
本發明係關於用於在微電子工件之特徵(諸如溝槽及通孔，尤其是在鑲嵌應用中)中電化學沉積導電材料的方法，該導電材料為例如金屬，諸如銅(Cu)、鈷(Co)、鎳(Ni)、金(Au)、銀(Ag)、錫(Sn)、鋁(Al)及上述之合金。
積體電路係於半導體材料內及覆蓋半導體材料表面的介電材料內所形成之元件的互連整體。於半導體內形成的元件可包括金氧半導體電晶體、雙極電晶體、二極體及擴散電阻。於介電質內形成的元件可包括薄膜電阻及電容器。該等元件藉由於介電質內形成的導體路徑互連。通常，兩個或更多個層次的導體路徑被用作互連件，其中相繼的層次藉由介電層分離。在當前實踐中，銅及氧化矽分別常用於導體及低K介電質。
銅互連中的沉積物通常包括介電層、阻障層、晶種層、銅填充層及銅帽。尤其是在小特徵中使用酸性鍍覆電解液的習知ECD填充可產生較低品質的互連。舉例而言，習知ECD銅填充可能產生孔隙，尤其是在具有小於30nm大小的特徵中。作為使用習知ECD沉積形成的一種類型孔隙的一個實例，可夾斷特徵的開口。亦可能由於在小特徵中使用習知ECD銅填充製程而產生其他類型 的孔隙。此類孔隙及使用習知ECD銅填充形成的沉積物之其他本質特性可增加互連電阻，從而潛在地降低元件之電氣效能並劣化銅互連之可靠性。
因此，需要一種用於特徵的經改良、實質無孔隙金屬填充製程。此類實質無孔隙金屬填充可用於小特徵，例如具有小於30nm之開口大小的特徵。
提供此「發明內容」，以簡化形式引入一系列概念，並在下文「實施方式」中進一步描述該等概念。「發明內容」不旨在認定所請求標的之關鍵特徵，且不欲用作決定所請求標的之範疇的輔助。
根據本發明之一個實施例，提供一種用於至少部分地填充工件上之特徵的方法。該方法包括使用鍍覆電解液在工件上形成的晶種層上電化學沉積金屬化層，該鍍覆電解液具有至少一種鍍覆金屬離子，約6至約13之pH範圍，有機添加劑，及第一金屬錯合劑與第二金屬錯合劑。
根據本發明之另一個實施例，提供一種用於至少部分地填充工件上之特徵的方法。該方法包括：獲得包括特徵之工件；及使用鍍覆電解液在工件上形成的晶種層上電化學沉積超共形金屬化層，該鍍覆電解液具有至少一種鍍覆金屬離子，約6至約13之pH範圍，及加速劑，且進一步包括第一金屬錯合劑與第二金屬錯合劑。
在本文描述之任何方法中，特徵直徑可小於30nm。
在本文描述之任何方法中，金屬化層可為電化學沉積的金屬超共形層。
在本文描述之任何方法中，金屬化層可被退火。
在本文描述之任何方法中，第一金屬錯合劑可選自由EDTA、EDA、氨、甘胺酸、檸檬酸鹽、酒石酸鹽及尿素組成的群組。
在本文描述之任何方法中，第二金屬錯合劑可選自由EDTA、EDA、氨、甘胺酸、檸檬酸鹽、酒石酸鹽及尿素組成的群組。
在本文描述之任何方法中，有機添加劑可為加速劑。
在本文描述之任何方法中，用於金屬化層的金屬可選自由銅、鈷、鎳、金、銀、錫、鋁及上述之合金組成的群組。
在本文描述之任何方法中，工件可進一步包括特徵中介於晶種層與工件之介電表面之間的阻障層。
在本文描述之任何方法中，用於晶種層的金屬可選自由銅、鈷、鎳、金、銀、錳、錫、鋁、釕及上述之合金組成的群組。
在本文描述之任何方法中，晶種層可選自由晶種、二次晶種及晶種與襯墊之堆疊膜組成的群組。
當結合附圖時，參看以下詳細描述，本發明之前述態樣及許多伴隨優勢將變得更加易於理解，在該等圖式中：第1A圖係描繪本發明之示例性實施例之製程及示例性特徵生成的示意性流程圖；第1B圖係描繪根據先前開發製程的製程及示例性特徵生成的比較示意性流程圖；第2圖係具有高深寬比的鑲嵌特徵中的倒角孔隙之示意圖；第3圖係描繪本發明之另一示例性實施例之製程及示例性特徵生成的示意性流程圖；第4A圖係描繪本發明之另一示例性實施例之製程及示例性特徵生成的示意性流程圖； 第4B圖係描繪根據先前開發製程的製程及示例性特徵生成的比較示意性流程圖；第5圖與第6圖係根據本發明之實施例使用ECD超共形銅化學品的複數個特徵之掃描電子顯微鏡(scanning electron microscopy；SEM)影像；第7圖包括根據本發明之實施例用於具有約30nm之特徵大小的鑲嵌特徵之實質無孔隙間隙填充之透射電子顯微鏡(transmission electron microscopy；TEM)影像；第8圖係各種實驗鹼性銅電解液的極化行為之圖形表示；以及第9A圖至第14C圖係圖示各種實驗鹼性銅電解液的特徵沉積結果之掃描電子顯微鏡(scanning electron microscopy；SEM)影像。
本發明之實施例係針對工件(諸如半導體晶圓、元件或用於處理工件的處理總成)及處理該等工件之方法。術語工件、晶圓或半導體晶圓係指任何平坦介質或製品，包括半導體晶圓及其他基板或晶圓、玻璃、遮罩及光學或記憶介質、MEMS基板，或具有微電子、微機械或微機電元件的任何其他工件。
本文描述之製程係用於工件之特徵中的金屬或金屬合金沉積，該等特徵包括溝槽及通孔。在本發明之一個實施例中，可在小特徵中使用該製程，該等小特徵例如具有小於30nm之特徵臨界尺寸的特徵。然而，本文描述之製程可適用於任何特徵大小。本申請案中所論述之尺寸大小可為特徵之頂部開口處的蝕刻後特徵尺寸。本文描述之製程可例如在鑲嵌應用中應用於各種形式之銅、鈷、鎳、金、銀、錫、鋁及合金沉積。在本發明之實施例中，鑲嵌特徵可選自由具有小於30nm之大小的特徵組成的群組。
本文所使用之描述性術語「微特徵工件」及「工件」包括在處理中於給定點處先前沉積及形成的所有結構及層，且並不受限於如諸圖中所描繪之彼等結構及層。
可修改本文所描述之製程，使得在鑲嵌特徵或高深寬比特徵(例如，矽穿孔(through silicon via；TSV)特徵中的通孔)中進行金屬或金屬合金沉積時具有有利效應。
儘管在本申請案中大體描述為金屬沉積，但術語「金屬」亦涵蓋金屬合金及共同沉積材料。此類金屬、金屬合金及共同沉積材料可用於形成晶種層或完全地或部分地填充特徵。示例性銅合金可包括但不限於銅錳及銅鋁。作為非限制性實例，合金組成比率可處於相較於主要合金金屬(例如，Cu、Co、Ni、Ag、Au等)而言為約0.5%至約6%次要合金金屬之範圍內。
如上文所描述，金屬互連之習知製造可包括在介電材料上適宜沉積阻障層以防止金屬擴散至介電材料中。適宜阻障層可包括例如Ta、Ti、TiN、TaN、Mn或MnN。適宜阻障層沉積方法可包括PVD、ALD及CVD；然而，PVD為阻障層沉積的最常見製程。阻障層通常用於將銅或銅合金與介電材料隔離；然而，在其他金屬互連情況下，可無擴散間題且可不需要阻障層。
阻障層沉積可繼之以可選晶種層沉積。然而，可在阻障層上直接沉積超共形金屬層(亦即，不具有晶種層)。
可在阻障層上沉積晶種層。在特徵中沉積銅的情況下，存在對晶種層的多種示例性選擇。第一，晶種層可為例如使用PVD沉積技術的銅晶種層。作為另一非限制性實例，晶種層可為銅合金晶種層，諸如銅錳、銅鈷或銅鎳合金。亦可藉由使用其他沉積技術(諸如CVD或ALD)形成晶種層。
第二，晶種層可為堆疊膜，例如襯墊層及PVD晶種層。襯墊層為阻障層與PVD晶種之間使用的材料，以減輕間斷晶種問題並改良PVD晶種之黏 附。襯墊通常為貴金屬，諸如釕(Ru)、鉑(Pt)、鈀(Pd)及鋨(Os)，但該清單亦可包括鈷(Co)及鎳(Ni)。當前，CVD Ru及CVD Co為常見襯墊；然而，亦可藉由使用其他沉積技術(諸如ALD或PVD)形成襯墊層。
第三，晶種層可為二次晶種層。二次晶種層類似於襯墊層，因為該層通常由諸如Ru、Pt、Pd及Os之貴金屬形成，但該清單亦可包括Co及Ni，且最常見為CVD Ru及CVD Co。(類似於晶種及襯墊層，亦可藉由使用其他沉積技術(諸如ALD或PVD)形成二次晶種層。)區別在於二次晶種層充當晶種層，而襯墊層為阻障層與PVD Cu晶種之間的中間層。
可在形成氣體環境中(例如，氮中3%至5%氫，或氦中3%至5%氫)於約100℃至約500℃之間的溫度下熱處理或退火襯墊或二次晶種沉積物，以移除任何表面氧化物及/或表面污染物，增加二次晶種或襯墊層之密度，及/或改良沉積物之表面特性。可藉由浸沒在氣態氮(N2氣體)或其他鈍化環境中來另外地鈍化襯墊或二次晶種沉積物以防止表面氧化。
在已沉積晶種層(諸如PVD銅晶種之非限制性實例之一，PVD銅晶種包括CVD Ru襯墊，或CVD Ru二次晶種，或另一沉積金屬或金屬合金、層組合，或沉積技術)後，可利用導體金屬填充或部分填充特徵。
在具有高深寬比(例如，大於約5：1或大於7：1)的通孔中，發明者已發現，在雙鑲嵌製程中，通孔可易受倒角處的孔隙影響。參看例如第2圖中的示例性倒角孔隙。類似地，具有凹形輪廓的高深寬比接線可在窄開口處或接線末端展現出夾斷。另外，通孔鏈可在通孔之窄開口處展現出夾斷。
為解決該等問題，本發明之實施例提供超共形沉積製程以減小夾斷及孔隙形成。在本發明之另一實施例中，鍍覆後退火製程可進一步改良特徵中的孔隙減少。
根據本發明之一個實施例，用於超共形沉積的製程包括在約6至約13之pH範圍內的錯合金屬沉積製程中使用有機添加劑(諸如加速劑、抑制劑、平整劑及上述之任何組合)。在ECD晶種製程中通常使用鹼性pH及錯合金屬沉積製程。如上所述，ECD晶種層通常為共形層，例如第1B圖所示之共形ECD晶種層。
通常使用鹼性電解液沉積示例性ECD銅晶種，該鹼性電解液包括非常稀的銅乙二胺(ethylenediamine；EDA)錯合物。作為其他非限制性實例，ECD晶種層可為使用鹼性電解液沉積的鈷或鎳晶種層，該鹼性電解液包括非常稀的鈷或鎳乙二胺錯合物。在一個實施例中，ECD晶種化學品之pH可處於約6至約12之範圍內。
可使用鹼性電解液沉積ECD超共形層，該鹼性電解液包括非常稀的金屬錯合物，類似於用於ECD晶種的化學品。舉例而言，ECD超共形層可為使用鹼性電解液沉積的銅、鈷或鎳層，該鹼性電解液包括非常稀的金屬乙二胺錯合物及有機添加劑。亦可使用除金屬乙二胺(EDA)錯合物以外的其他錯合劑，該等錯合劑包括但不限於乙二胺四乙酸(ethylenediaminetetraacctic acid；EDTA)、氨、甘胺酸、檸檬酸鹽、酒石酸鹽及尿素。
針對ECD超共形沉積的適宜pH範圍可處於約6至約13的範圍內，在本發明之一個實施例中為約6至約12，且在本發明之一個實施例中為約9.3。然而，亦可使用其他化學品實現共形ECD超共形沉積。
適宜浴溫可處於約18攝氏度至約60攝氏度之範圍內。在本發明之一個實施例中，適宜浴溫可處於約30攝氏度至約60攝氏度之範圍內。升高的浴溫可改良特徵中的添加劑之熱力學及吸附。
在特徵中例如使用酸性沉積化學品的習知酸性ECD填充及帽中常見使用有機添加劑。習知ECD銅酸性化學品可包括例如硫酸銅、硫酸、甲烷磺酸、 鹽酸及有機添加劑(諸如加速劑、抑制劑及平整劑)。已發現銅的電化學沉積係沉積銅金屬化層的成本有效方式。除經濟上可行外，ECD沉積技術中的有機添加劑使用提供了機械上及電氣上適用於互連結構的實質自下而上(例如，非共形)金屬填充。
用於習知ECD填充中的有機添加劑一般並不用於ECD晶種沉積製程中，因為在ECD晶種沉積製程中通常需要共形沉積(非自下而上填充)(參看第1B圖)。然而，根據本發明之實施例，發明者已發現，與ECD晶種電解液一起使用此類添加劑具有促進某種自下而上填充(稱為「超共形」沉積)之有利效應，此與純共形沉積不同，以便有效減小通孔中的深寬比。(將圖示超共形ECD沉積的第1A圖與圖示共形ECD晶種沉積的第1B圖比較。)
因此，由本文描述之製程實現的超共形ECD沉積可為具有共形沉積及自下而上填充特性兩者的混合層，如第1A圖可見。結果是具有減小深寬比的特徵，該特徵具有較不易感於倒角處的孔隙形成影響之有利效應。
參看第1A圖，根據本發明之一個實施例，使用一種化學品沉積ECD超共形層，該化學品具有約6至約13範圍內的pH、錯合劑及有機添加劑與無機添加劑(諸如抑制劑、平整劑及加速劑)。用於ECD超共形層的此化學品之結果係具有兩個自下而上填充特性來填充特徵的混合晶種層。
參看第3圖及第4A圖，可熱處理或退火ECD超共形層以使ECD超共形層回流並至少部分地填充特徵。熱處理製程提供進一步孔隙減少之有利效應。在第7圖中的小特徵退火後見到代表性的實質無孔隙填充之影像。可沉積及熱處理或退火後續ECD晶種或超共形層以進一步填充特徵。可使用電解液化學品沉積後續層，該電解液化學品包括有機添加劑或不包括有機添加劑。
根據本發明之實施例的適宜添加劑可包括加速劑、抑制劑及平整劑中的一或更多者。在本發明之一個實施例中，適宜添加劑包括加速劑及平整劑。
適宜加速劑包括聚二硫二丙烷磺酸鈉(SPS)、3-巰基-1-丙烷磺酸(MPS)、N,N-二甲基-二硫代甲醯胺丙烷磺酸鈉鹽、3-(2-苯并噻唑基硫代)-1-丙烷磺酸鈉鹽、3-S-異硫脲丙基磺酸內鹽(UPS)、8-羥基-7-碘基-5-喹啉磺酸、1-丙烷磺酸、3-(乙氧基-硫代甲醯)-硫醇鈉鹽(OPX)及其他適宜加速劑。作為非限制性實例，可以約2至約40ppm範圍內的濃度將加速劑添加至ECD超共形化學品中。作為另一非限制性實例，可以約2至約4ppm範圍內的濃度將加速劑添加至ECD超共形化學品中。
另外，可使用碘化鉀(KI)或氯化氫(HCl)增強金屬表面對抑制劑之吸附。根據本發明之實施例，可以約1至約10ppm之濃度範圍將KI添加至ECD超共形化學品中。作為非限制性實例，可以約10ppm的濃度將KI添加至ECD超共形化學品中。根據本發明之實施例，可以約10至約50ppm之濃度範圍將HCl添加至ECD超共形化學品中。
適宜平整劑包括市售NP5200抑制劑及平整劑(DOW Chemicals)、聚乙烯亞胺(polyethyleneimide；PEI)、聚乙二醇(polyethylene glycol；PEG)、1-(2-羥乙基)-2-咪唑啶硫酮4-巰基吡啶；及聚合胺。根據本發明之實施例，可以約1.0至約2.0ml/L之濃度範圍將平整劑添加至ECD超共形化學品中。
除添加劑外，可自標準濃度增加銅濃度以改良質量輸送。根據本發明之實施例，ECD超共形化學品中的銅濃度可處於約2mM至約20mM之濃度範圍內。
可控制製程條件以進一步減少孔隙形成，該等製程條件諸如溫度及脈衝測試。舉例而言，處於約225℃至約300℃範圍內之降低的回流溫度可幫助減少孔隙形成。另外，脈衝波形可幫助改良至特徵中的質量輸送。
在已根據上文所描述之條件沉積ECD超共形層後，ECD超共形層可被退火以便回流。在熱處理前，工件可經歷旋轉、沖洗及乾燥(spin,rinse,and dry； SRD)製程或其他清洗製程。可隨後將ECD超共形層加熱至適當退火溫度以使得該層回流，但該溫度對於工件或工件上的元件並非過熱以免損壞或劣化工件或工件上的元件。舉例而言，溫度可處於約100℃至約500℃範圍內以便特徵中的晶種回流。適宜熱處理或退火溫度處於約100℃至約500℃範圍內，且可利用能夠將持續溫度維持在約200℃至約400℃範圍內及至少在約250℃至約350℃之溫度範圍內的裝備來完成。
可使用形成或惰性氣體、純氫或還原氣體(諸如氨(NH3))執行熱處理或退火製程。在回流期間，沉積形狀改變，且金屬沉積物可彙聚於特徵底部，如第3圖及第4A圖所示。除熱處理製程期間的回流外，金屬沉積亦可生長出較大顆粒，並降低薄膜電阻率。惰性氣體可用於在加熱後冷卻工件。
在已完成熱處理製程以部分地或者完全地填充特徵後，可使用習知酸性化學品完成間隙填充及帽沉積的沉積製程。酸性化學品金屬沉積大體上用於填充大結構，且維持後續拋光所需要的適當薄膜厚度，因為習知酸性化學品填充通常係比ECD晶種或超共形沉積更快的製程，從而節省時間及減小處理成本。
如第3圖及第4A圖所見，可重複ECD超共形沉積及回流以確保完全的特徵填充。本文所描述之製程可包括一或更多個ECD超共形沉積、清洗(諸如SRD)及熱處理循環。
實例1-習知添加劑系統
使用含0.002M銅之稀釋銅ECD晶種電解液，發明者發現與ECD晶種電解液組合的習知添加劑系統(加速劑、抑制劑及平整劑)正產生改良的間隙填充結果。因此，進一步調查來自個別添加劑的回應。
實例2-經改進的添加劑系統
在調查來自個別添加劑的回應後，發現在含0.002M銅之稀釋銅ECD晶種電解液中，加速劑(SPS或OPX)與平整劑(NP5200)之混合物在間隙填充結果方面提供一些優勢。發現加速劑提供加速效應，且發現平整劑在ECD晶種電解液中提供抑制效應。
加速劑與平整劑之添加劑組合產生自下而上填充的訊號。然而，一些較大結構並未填充。ECD晶種電解液係於接近質量輸送限制狀態操作。
實例3-脈衝測試
為解決上文實例2中論述的質量輸送問題，調查波形脈衝測試。對化學品施加10ms「接通」繼之以10ms「斷開」之標準脈衝，該化學品包括0.002M銅、2ppm加速劑及1.0ml/l平整劑，且具有9.3之pH。相比較地，對相同化學品施加10ms「接通」繼之以40ms「斷開」之增大脈衝。銅擴散到粗略為40nm乘160nm之結構中大致耗費約0.05ms(具有5.3×10[-6]cm2/s之銅擴散係數及0.002M之銅濃度)。脈衝波形的變化並未明顯影響自下而上填充。
實例4-質量輸送
為解決上文實例2論述的質量輸送問題，銅濃度將增加至0.1M。將使用與(1)2ppm加速劑及1.0ml/L平整劑及(2)2ppm加速劑及2.0ml/L平整劑之添加劑濃度組合的增加之銅濃度實現改良的自下而上填充結果，如第5圖及第6圖中的預測SEM影像所示。
根據本發明之另一實施例，針對超共形沉積的製程包括約6至約13之pH範圍及使用至少兩種錯合劑及有機添加劑(諸如上文所描述之加速劑)的錯合金屬沉積製程。在ECD晶種製程之一些應用中，僅使用一種錯合劑。然而，發明者已發現，兩種錯合劑可具有提供有利結果的協同效應。
作為非限制性實例，ECD超共形層可為使用鹼性電解液沉積的銅、鈷或鎳層，該鹼性電解液包括(作為非限制性實例)金屬乙二胺(EDA)錯合物及 金屬乙二胺四乙酸(EDTA)錯合物。作為另一非限制性實例，錯合劑之另一組合包括EDTA及酒石酸鹽。
亦可使用除EDA與EDTA及EDTA與酒石酸鹽以外的其他錯合劑組合。在本發明之一個實施例中，成對錯合劑中的每種錯合劑具有獨特的特性。舉例而言，一種錯合物可非常穩定(例如，EDTA)及另一者可較不穩定(例如，EDA或酒石酸鹽)。
可使用包括組合之Cu(EDA)2/Cu(EDTA)錯合物的鹼性電解液沉積示例性ECD銅晶種。當組合CuEDA與CuEDTA錯合物時，發明者已觀察到，CuEDTA的強極化對小特徵提供抑制效應。CuEDA與CuEDTA之組合隨後為提供Cu之來源以填充特徵並促進鍍覆。結果為超共形沉積，如第9A圖至第9E圖中可見。
作為其他非限制性實例，ECD金屬層可為使用鹼性電解液沉積的鈷或鎳層，該鹼性電解液包括非常稀的Co(EDA)2/Co(EDTA)或Ni(EDA)2/Ni(EDTA)錯合物。
針對ECD超共形沉積的適宜pH範圍可處於約6至約13的範圍內，在本發明之一個實施例中為約6至約12，且在本發明之一個實施例中為約9.3。然而，亦可使用其他電解液實現共形ECD超共形沉積。
在本發明之一個實施例中，兩種錯合物之比率可為任何適宜比率，且可在x%與(100-x)%之間變化。混合物可具有過量的任一種錯合劑，以確保所欲金屬錯合物部分的穩定化學計量。在本發明之一個實施例中，較不穩定錯合劑比較穩定錯合劑之比率為1或更小。
水溶液中的銅離子還原反應之電位及動能取決於銅-配位體錯合物之形成常數。對於銅離子還原的平衡電位ECu可由Nerst方程式表示，如下所示。
E=E0-(0.0502/2)LOG(穩定常數)
錯合物之穩定常數越高，還原電位越負。在本發明之一個實施例中，較穩定Cu錯合物(諸如EDTA)可增強Cu鍍覆對場的抑制，而較不穩定Cu錯合物充當用於在特徵中超共形鍍覆(具有自下而上填充，與共形填充不同)之Cu離子之來源。
實例5 針對Cu(EDA)2/Cu(EDTA)錯合物的極化行為
使用ECD晶種電解液鍍覆Cu，該等ECD晶種電解液包括以下各種Cu錯合物：(1)僅Cu(EDA)2；(2)僅Cu(EDTA)；及(3)組合之Cu(EDA)2/Cu(EDTA)，每種電解液具有9.3之pH、10mM之Cu濃度，且鍍覆處於1mA/cm2之電流密度。另外，使用相同的三種ECD晶種電解液鍍覆Cu，其中每種ECD晶種電解液添加加速劑A。
結果展示Cu(EDTA)的強極化。另外，EDTA/EDA Cu錯合物混合物展示出約200mV之去極化。比較第8圖中的圖形資料。
實例6 具有加速劑A的Cu(EDA)2/Cu(EDTA)錯合物
使用ECD晶種電解液鍍覆Cu，該等ECD晶種電解液包括以下各種Cu錯合物：(1)僅Cu(EDA)2(第9A圖)；(2)Cu(EDA)2加上加速劑A(第9B圖)；(3)僅Cu(EDTA)(第9C圖)；(4)Cu(EDTA)加上加速劑A(第9D圖)；及(5)組合之Cu(EDA)2/Cu(EDTA)加上加速劑A(第9E圖)。每種電解液具有9.3之pH、10mM之Cu濃度，且鍍覆處於1mA/cm2之電流密度。對於混合錯合物，比率為1：1。在所有錯合物中，Cu比配位體之比率為1：2
結果展示，在具有或不具有加速劑A的情況下利用單一錯合物的共形沉積。結果展示，在5倍(50-60nm)或更大特徵中，具有加速劑A的混合錯合物樣 本(5)的超共形沉積。將第9E圖之SEM影像中的超共形沉積與第9A圖至第9D圖之其他SEM影像中的共形沉積比較。
實例7 Cu(EDA)2/Cu(EDTA)錯合物 具有Cu濃度及電流變化
使用ECD晶種電解液鍍覆Cu，該等ECD晶種電解液包括以下各種Cu錯合物：(1)組合之Cu(EDA)2/Cu(EDTA)加上0.6ml/l之加速劑A濃度、4mM之Cu濃度及0.3mA/cm2之電流密度(第10A圖)；(2)組合之Cu(EDA)2/Cu(EDTA)加上0.6ml/l之加速劑A濃度、4mM之Cu濃度及1.0mA/cm2之電流密度(第10B圖)；(3)組合之Cu(EDA)2/Cu(EDTA)加上0.6ml/l之加速劑A濃度、20mM之Cu濃度及0.3mA/cm2之電流密度(第10C圖)；及(4)組合之Cu(EDA)2/Cu(EDTA)加上0.6ml/l之加速劑A濃度、20mM之Cu濃度及1.0mA/cm2之電流密度(第10D圖)。每種電解液具有9.3之pH。混合錯合物比率為1：1。在所有錯合物中，Cu與配位體比率為1：2。
結果展示，在5倍(50-60nm)或更大特徵中，具有20mM之Cu濃度及1.0mA/cm2之電流密度的具有加速劑A的混合錯合物樣本(4)的超共形沉積。將第10D圖之SEM影像中的超共形沉積與第10A圖至第10C圖之其他SEM影像中的共形沉積比較。
實例8 共形鍍覆
使用ECD晶種電解液鍍覆Cu，該等ECD晶種電解液包括以下各種Cu錯合物：(1)組合之Cu(EDA)2/Cu(EDTA)加上0.6ml/l之加速劑A濃度、4mM之Cu濃度及0.3mA/cm2之電流密度(第11A圖)；(2)組合之Cu(EDA)2/Cu(EDTA)加上0.6ml/l之加速劑A濃度、4mM之Cu濃度及1.0mA/cm2之電流密度(第11B圖)； (3)組合之Cu(EDA)2/Cu(EDTA)加上0.6ml/l之加速劑A濃度、20mM之Cu濃度及0.3mA/cm2之電流密度(第11C圖)；及(4)組合之Cu(EDA)2/Cu(EDTA)加上0.6ml/l之加速劑A濃度、20mM之Cu濃度及1.0mA/cm2之電流密度(第11D圖)。每種電解液具有9.3之pH。混合錯合物比率為1：1。在所有錯合物中，Cu比配位體比率為1：2。
結果展示，缺少加速劑的共形鍍覆，及包含加速劑A的混合錯合物電解液的超共形沉積。比較第11B圖及第11C圖中之SEM影像中的超共形沉積與第11A圖及第11D圖中之其他SEM影像中的共形沉積。
實例9 濃度對超ECD結果的影響
使用ECD晶種電解液鍍覆Cu，該ECD晶種電解液包括兩種Cu錯合物：Cu(EDA)2與Cu(EDTA)，電解液具有9.3之pH及1mA/cm2之電流密度。Cu(EDA)2與Cu(EDTA)錯合物中的配位體比Cu比率為2：1。Cu(EDA)2與Cu(EDTA)錯合物比率為1。Cu濃度自4mM變化至20mM(分別參看第12A圖及第12B圖)。另外，關於第二個20mM樣本，電流密度增加了2倍(參看第12C圖)。
結果展示，增加Cu濃度增加了鍍覆效率。比較第12B圖中之TEM影像中的超共形沉積與第12A圖中之TEM影像中的共形沉積。又，電流密度的2倍增加使鍍覆產生不明顯的變化。比較第12B圖中之SEM影像中的超共形沉積與第12C圖中之SEM影像中的超共形沉積。
實例10 錯合物比率對超ECD結果的影響
使用ECD晶種電解液鍍覆Cu，該ECD晶種電解液包括兩種Cu錯合物：Cu(EDA)2與Cu(EDTA)，電解液具有9.3之pH及1mA/cm2之電流密度。Cu(EDA)2與Cu(EDTA)錯合物兩者中的配位體比Cu比率皆為2：1。Cu(EDA)2-Cu 濃度為10mM。Cu(EDA)2與Cu(EDTA)錯合物比率自0.7(第13A圖)增加至1.0(第13B圖)、增加至2.0(第13D圖)。在第13C圖中僅使用Cu(EDTA)。
結果展示，增大Cu(EDA)2比Cu(EDTA)錯合物比率減少了溝槽中的超共形鍍覆。比較第13A圖、第13B圖及第13D圖。因此，有利的Cu(EDA)2比Cu(EDTA)比率為1或小於1。
實例11 過量EDTA濃度對超ECD結果的影響
使用ECD晶種電解液鍍覆Cu，該ECD晶種電解液包括兩種Cu錯合物：Cu(EDA)2與Cu(EDTA)，電解液具有9.3之pH及1mA/cm2之電流密度。Cu(EDA)2比Cu(EDTA)之比率為1。Cu(EDTA)錯合物中的配位體比Cu比率自2：1(第14A圖)變化至3：1(第14B圖)、變化至4：1(第14C圖)。
結果展示，增加Cu(EDTA)錯合物中的配位體比Cu比率對鍍覆結果具有不明顯的影響。比較第14A圖至第14C圖。
儘管已圖示及描述說明性實施例，但是在不脫離本發明之精神及範疇的情況下可實施各種變化。

Claims (12)

  1. 一種用於至少部分地填充一工件上的一特徵的方法，該方法包含以下步驟：使用一鍍覆電解液在一工件上形成的一晶種層上電化學沉積一金屬化層，該鍍覆電解液具有至少一種鍍覆金屬離子，約6至約13之一pH範圍，一有機添加劑，及一第一金屬錯合劑與一第二金屬錯合劑。
  2. 如請求項1所述之方法，其中該特徵直徑小於30nm。
  3. 如請求項1所述之方法，其中該金屬化層為一電化學沉積的金屬超共形層。
  4. 如請求項1所述之方法，其中該金屬化層被退火。
  5. 如請求項1所述之方法，其中該第一金屬錯合劑選自由EDTA、EDA、氨、甘胺酸、檸檬酸鹽、酒石酸鹽及尿素組成的群組。
  6. 如請求項1所述之方法，其中該第二金屬錯合劑選自由EDTA、EDA、氨、甘胺酸、檸檬酸鹽、酒石酸鹽及尿素組成的群組。
  7. 如請求項1所述之方法，其中該有機添加劑為一加速劑。
  8. 如請求項1所述之方法，其中用於該金屬化層的金屬選自由銅、鈷、鎳、金、銀、錫、鋁及上述之合金組成的群組。
  9. 如請求項1所述之方法，其中該工件進一步包括該特徵中介於該晶種層與該工件之一介電表面之間的一阻障層。
  10. 如請求項1所述之方法，其中用於該晶種層的金屬選自由銅、鈷、鎳、金、銀、錳、錫、鋁、釕及上述之合金組成的群組。
  11. 如請求項1所述之方法，其中該晶種層選自由晶種、二次晶種及晶 種與襯墊之一堆疊膜組成的群組。
  12. 一種用於至少部分地填充一工件上的一特徵的方法，該方法包含以下步驟：(a)獲得包括一特徵的一工件；以及(b)使用一鍍覆電解液在一工件上形成的一晶種層上電化學沉積一超共形金屬化層，該鍍覆電解液具有至少一種鍍覆金屬離子，約6至約13之一pH範圍，及一加速劑，且進一步包括一第一金屬錯合劑與一第二金屬錯合劑。
TW104114757A 2014-05-09 2015-05-08 超共形鍍覆 TW201602423A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/274,611 US20150325477A1 (en) 2014-05-09 2014-05-09 Super conformal metal plating from complexed electrolytes

Publications (1)

Publication Number Publication Date
TW201602423A true TW201602423A (zh) 2016-01-16

Family

ID=54368490

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114757A TW201602423A (zh) 2014-05-09 2015-05-08 超共形鍍覆

Country Status (5)

Country Link
US (1) US20150325477A1 (zh)
KR (1) KR20170002606A (zh)
CN (1) CN106463361A (zh)
TW (1) TW201602423A (zh)
WO (1) WO2015172089A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711400B1 (en) 2016-06-07 2017-07-18 International Business Machines Corporation Interconnect structures with enhanced electromigration resistance
US9859215B1 (en) 2016-08-17 2018-01-02 International Business Machines Corporation Formation of advanced interconnects
US9852990B1 (en) 2016-08-17 2017-12-26 International Business Machines Corporation Cobalt first layer advanced metallization for interconnects
US9716063B1 (en) * 2016-08-17 2017-07-25 International Business Machines Corporation Cobalt top layer advanced metallization for interconnects
US10115670B2 (en) 2016-08-17 2018-10-30 International Business Machines Corporation Formation of advanced interconnects including set of metal conductor structures in patterned dielectric layer
US9941212B2 (en) 2016-08-17 2018-04-10 International Business Machines Corporation Nitridized ruthenium layer for formation of cobalt interconnects
JP6998945B2 (ja) 2016-10-02 2022-01-18 アプライド マテリアルズ インコーポレイテッド ルテニウムライナーと共に銅のエレクトロマイグレーションを改善するドープされた選択的な金属キャップ
EP3431637A1 (en) * 2017-07-18 2019-01-23 IMEC vzw Porous solid materials and methods for fabrication
US10438846B2 (en) * 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
CN110021553B (zh) * 2018-01-09 2021-12-14 上海新微技术研发中心有限公司 一种通孔结构及其方法
US10811353B2 (en) * 2018-10-22 2020-10-20 International Business Machines Corporation Sub-ground rule e-Fuse structure
CN109722689B (zh) * 2019-01-17 2020-09-18 首都航天机械有限公司 一种铝合金法兰盘窄深槽镀铜层均匀性控制方法
CN110592624B (zh) * 2019-10-29 2021-08-24 佛山市仁昌科技有限公司 一种含有复配磺酸盐光亮剂的pcb板银电镀液
US11854876B2 (en) * 2019-12-20 2023-12-26 Asm Ip Holding B.V. Systems and methods for cobalt metalization

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1122119C (zh) * 1995-06-20 2003-09-24 阿托特德国有限公司 电解沉积出金属层的方法和装置
US6197181B1 (en) * 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
US8236159B2 (en) * 1999-04-13 2012-08-07 Applied Materials Inc. Electrolytic process using cation permeable barrier
US20060189129A1 (en) * 2000-03-21 2006-08-24 Semitool, Inc. Method for applying metal features onto barrier layers using ion permeable barriers
US7135404B2 (en) * 2002-01-10 2006-11-14 Semitool, Inc. Method for applying metal features onto barrier layers using electrochemical deposition
US20030190426A1 (en) * 2002-04-03 2003-10-09 Deenesh Padhi Electroless deposition method
US20050067297A1 (en) * 2003-09-26 2005-03-31 Innovative Technology Licensing, Llc Copper bath for electroplating fine circuitry on semiconductor chips
WO2006102180A2 (en) * 2005-03-18 2006-09-28 Applied Materials, Inc. Contact metallization methods and processes
US8703615B1 (en) * 2008-03-06 2014-04-22 Novellus Systems, Inc. Copper electroplating process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US20140103534A1 (en) * 2012-04-26 2014-04-17 Applied Materials, Inc. Electrochemical deposition on a workpiece having high sheet resistance
KR102312018B1 (ko) * 2013-12-09 2021-10-13 아베니 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰

Also Published As

Publication number Publication date
WO2015172089A1 (en) 2015-11-12
KR20170002606A (ko) 2017-01-06
CN106463361A (zh) 2017-02-22
US20150325477A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
TW201602423A (zh) 超共形鍍覆
US9704717B2 (en) Electrochemical plating methods
TWI721061B (zh) 用於積體電路中之小及大特徵的鈷或鎳及銅整合
US10665503B2 (en) Semiconductor reflow processing for feature fill
US8691687B2 (en) Superfilled metal contact vias for semiconductor devices
US8574418B2 (en) Electroplating method for coating a substrate surface with a metal
TWI696725B (zh) 用於在反應性金屬膜上電化學沉積金屬的方法（一）
TWI681085B (zh) 用於在反應性金屬膜上電化學沉積金屬的方法（二）
TW201021113A (en) Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method
US20150322587A1 (en) Super conformal plating
TWI576961B (zh) 用於高深寬比塡充的半導體重流處理
KR20140144665A (ko) 높은 시트 저항을 갖는 소재 상의 전기화학적 증착
US7843067B2 (en) Method and structure of integrated rhodium contacts with copper interconnects
TW201727829A (zh) 用於銅金屬化之方法及用於形成鈷或鎳矽化物之方法
TW201405643A (zh) 用於特徵塡充的半導體重流處理