CN110021553B - 一种通孔结构及其方法 - Google Patents

一种通孔结构及其方法 Download PDF

Info

Publication number
CN110021553B
CN110021553B CN201810020289.1A CN201810020289A CN110021553B CN 110021553 B CN110021553 B CN 110021553B CN 201810020289 A CN201810020289 A CN 201810020289A CN 110021553 B CN110021553 B CN 110021553B
Authority
CN
China
Prior art keywords
conductor
hole
substrate
via structure
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810020289.1A
Other languages
English (en)
Other versions
CN110021553A (zh
Inventor
王诗男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201810020289.1A priority Critical patent/CN110021553B/zh
Publication of CN110021553A publication Critical patent/CN110021553A/zh
Application granted granted Critical
Publication of CN110021553B publication Critical patent/CN110021553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请提供一种通孔结构及其制造方法，该方法包括：以自底至上的电镀方式从基板的第一面一侧开始向基板的通孔内部填充第一导电体，通孔贯通基板的第一面和与第一面相对的第二面，第一导电体填充通孔的一部分；在基板的第二面一侧形成导电薄膜，该导电薄膜与第一导电体的位于通孔内的上表面连接并且至少部分地覆盖通孔未被第一导电体填充部分的侧壁；以保形电镀方式以上述导电薄膜为起点向通孔内部填充第二导电体，直至通孔被第一导电体和第二导电体充满。根据本申请，能够减少通孔结构的导电体内空洞、导电体表面凹陷、以及导电体与通孔侧壁间空隙，能够提高通孔的质量和信赖性，也使得后续工艺变得容易。

Description

一种通孔结构及其方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种通孔结构及其方法。
背景技术
近年，电子器件、半导体器件、光学器件的小型化、高速化和多功能化的需求越来越强烈，往往需要把两个或两个以上的芯片在厚度方向堆叠起来。这时，需要通过在芯片之间乃至晶圆之间形成电路的垂直导通，实现芯片之间的电互连。硅通孔(TSV：Through-Silicon Via)技术就是芯片之间电互连的关键技术。硅通孔的形成包括通孔的制造、通孔内导电体填充、以及导电体表面平坦化。通孔内导电体填充经常使用电镀技术。传统的通孔内导电体填充电镀，可以分为保形(conformal)方式和自底至上(bottom-up)方式。
图1是以保形(conformal)电镀方式在通孔内填充导电体工艺的一个示意图。该工艺的流程大致如下：首先，如图1a)所示，在基板(比如硅)10上形成非穿透的硅通孔20；然后，如图1b)所示，在硅通孔的侧壁20a和底面20b的表面分别形成金属薄膜作为种子层25；随后，如图1c)所示，以种子层25为起点电镀，在通孔20中填充导电体30；最后，如图1d)所示，将导电体30的表面30d平坦化，把基板10的底面除掉直至露出导电体30的另一平坦表面30e。图1的保形电镀方式有一个较大的课题。如图1e所示，当通孔20的深宽比(aspectratio)比较高时，在种子层25形成阶段，在通孔的内部侧壁及底部25b形成种子层25的难度很大。这样，就很难在通孔的底部和靠近底部的内部实现电镀。
当通孔的深宽比(aspect ratio)比较高时，往往采用自底至上的电镀方式进行通孔内导电体填充。图2是以自底至上的电镀方式在通孔内填充导电体工艺的一个示意图。该工艺的流程大致如下：首先，如图2a)所示，将做好了通孔20的基板10的表面10a与形成在衬底40表面的种子层50紧密接触；然后，如图2b)所示，以种子层50为起点进行电镀，在通孔20内部自底至上填充无空洞的导电体30。这时，由于各种原因，各孔内的填充速度会产生差异，导致各孔内的导电体30高度不一致。如图2c所示，为了让每个孔内的导电体30都超过孔的上方出口(即超过基板10的表面10b)，就不得不允许电镀速度高的孔内的导电体过度地生长。结果是，各通孔中的导电体超过基板表面10b的高度和大小产生差异。比如，导电体超过基板表面10b的高度最高可能大于100微米。这种过分电镀，使得工艺时间拖长。另一方面，在如图2d所示的导电体30的表面平坦化时，在板表面10b一侧进行导电体30的表面平坦化时，一种常用的方式是化学机械研磨(CMP：Chemical Mechanical Polishing)。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现，上述的以保形(conformal)方式在通孔内填充导电体的工艺和以自底至上方式进行通孔内导电体填充的工艺都有各自的缺点。
其中，在以保形(conformal)方式在通孔内填充导电体的工艺中，如图1c)、图1d)所示，因为电镀是从种子层开始向通孔的内部发展的，容易在导电体之中形成空洞35。其结果，会导致导电体30的性能和长期信赖性变差。
在以自底至上方式进行通孔内导电体填充的工艺中，为了使过高地生长的导电体也达到和基板表面10b相同高度，就不得不对生长速度慢、高度相对低的导电体进行过度的研磨。这样，较矮的导电体30的表面就会产生较大的碟状(dishing)凹陷31。过度研磨的量越大，碟状凹陷31就越严重。这种碟状凹陷严重时会影响电连通的质量。
另外，在较高的导电体30的表面附近就会在导电体和通孔侧壁20a间产生较大的空隙32。产生空隙32的首要原因是：CMP时需要在平行于基板表面10b的方向对导电体30高于基板表面10b的部分(以下成为导电体头部)施加剪切应力。导电体头部受到这种横向应力就会变形。其结果是，与导电体头部相连的导电体30在其表面30d附近被拉伸变细，从而与通孔侧壁20a间产生空隙32。导电体头部越高、越大，CMP时承受的应力就越大。同时，导电体头部越高、越大，CMP时承受应力的时间就越长。所以，导电体头部越高、越大，空隙32也就越宽、越深。导电体和通孔侧壁间的空隙，会导致器件性能变差、后续工艺变得困难。比如，为了在具有硅通孔的基板上形成所需要的器件构造，或者实现电连接，需要在硅通孔表面形成各种薄膜、或形成光刻胶薄膜。这时，由于导电体和通孔侧壁间存在空隙，薄膜会在空隙处断裂、或产生变形，或产生与薄膜其它部分不同的应力。在功能上，其结果是使器件性能变差、长期信赖性变低。在工艺上，刻蚀加工表层薄膜时，会导致不需要加工的空隙断裂处的其它构造受到破坏。
本申请提供一种通孔结构及其制造方法，在该通孔结构的制造方法中，由于采用自底至上电镀的填充方式先行填充了通孔的大部分，减少了导电体内部空洞的产生；而后，采用保形电镀方式填充剩余的通孔，使基板表面需要平坦化的导电体表面的厚度均匀、而且厚度很薄，可以有效地减少表面平坦化时凹陷以及导电体与通孔侧壁间空隙的产生。由此，减少了通孔结构的导电体内空洞、导电体表面凹陷、以及导电体与通孔侧壁间空隙，能够提高通孔的质量和信赖性，也使得后续工艺变得容易。
根据本申请实施例的一个方面，提供一种通孔结构的制造方法，包括：
以自底至上的电镀方式从基板的第一面一侧开始向所述基板的通孔内部填充第一导电体，所述通孔贯通所述基板的所述第一面和与所述第一面相对的第二面，所述第一导电体填充所述通孔的一部分；
在所述基板的所述第二面一侧形成导电薄膜，该导电薄膜与所述第一导电体的位于所述通孔内的上表面连接并且至少部分地覆盖所述通孔未被所述第一导电体填充部分的侧壁；以及
以保形电镀方式以上述导电薄膜为起点向所述通孔内部填充第二导电体，直至所述通孔被所述第一导电体和所述第二导电体充满。
根据本申请实施例的另一个方面，其中，所述第一导电体与所述第二导电体的材料相同。
根据本申请实施例的另一个方面，其中，所述导电薄膜与所述第一导电体的材料相同。
根据本申请实施例的另一个方面，其中，所述第一导电体的上表面与所述基板的所述第二面的距离不大于50微米。
根据本申请实施例的另一个方面，其中，所述第一导电体的所述上表面与所述基板的所述第二面的距离不大于所述通孔在所述第二面上的开口的尺寸。
根据本申请实施例的另一个方面，提供一种通孔结构，包括通孔以及所述通孔内部的填充物，其中，所述通孔贯通基板的第一面和与所述第一面相对的第二面，所述填充物包括：
第一导电体，其下表面与所述基板的所述第一面齐平，并从所述第一面露出；
第二导电体，其上表面与所述基板的所述第二面齐平，并从所述第二面露出；以及
导电薄膜，其连接所述第一导电体在所述通孔内的上表面和所述第二导电体在所述通孔内的下表面，所述导电薄膜还至少部分覆盖所述第二导电体在所述通孔内部的侧表面。
本申请的有益效果在于：减少了通孔结构的导电体内空洞、导电体表面凹陷、以及导电体与通孔侧壁间空隙，能够提高通孔的质量和信赖性，也使得后续工艺变得容易。
参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是以保形电镀方式在通孔内填充导电体工艺的一个示意图；
图2是以自底至上的电镀方式在通孔内填充导电体工艺的一个示意图
图3是本申请实施例1的通孔结构的制造方法的一个示意图；
图4是本申请实施例1的通孔结构的制造方法的各步骤所对应的器件结构的一个示意图。
具体实施方式
参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
在本申请中，为了说明方便，将基片的第一面称为“底面”，将基片的与该“底面”相对的第二面称为“上表面”，由此，“上”方向是指从“底面”指向“上表面”的方向，“下”方向与“上”方向相反，并且，将“上”方向与“下”方向统称为“纵向”，将与基片的“上表面”平行的方向称为“横向”，通孔沿纵向的尺寸被称为“深度”，各导体层沿纵向的尺寸被称为“厚度”。需要说明的是，在本申请中，“上”和“下”的设定是相对而言，仅是为了说明方便，并不代表具体使用或制造该通孔结构的方位。
在本申请中，基片可以是半导体制造领域中常用的晶圆，例如硅晶圆、绝缘体上的硅Silicon-On-Insulator，SOI晶圆、锗硅晶圆、锗晶圆或氮化镓Gallium Nitride，GaN晶圆、SiC晶圆等，也可以是石英、蓝宝石等绝缘性晶圆。另外，该基片也可以是半导体制造领域中常用的晶圆，在晶圆的表面上进一步具有半导体器件、MEMS(Micro ElectroMechanical System)器件所需的各种薄膜以及各种构造。此外，该基片的材料也可以是半导体制造领域中新出现的材料。本申请对此并不限制。
实施例1
本申请实施例1提供一种通孔结构的制造方法。
图3是本实施例的通孔结构的制造方法的一个示意图。如图3所示，该制造方法包括：
步骤301、以自底至上的电镀方式从基板的第一面一侧开始向所述基板的通孔内部填充第一导电体，所述通孔贯通所述基板的所述第一面和与所述第一面相对的第二面，所述第一导电体填充所述通孔的一部分；
步骤302、在所述基板的所述第二面一侧形成导电薄膜，该导电薄膜与所述第一导电体的位于所述通孔内的上表面连接并且至少部分地覆盖所述通孔未被所述第一导电体填充部分的侧壁；以及
步骤303、以保形电镀方式以上述导电薄膜为起点向所述通孔内部填充第二导电体，直至所述通孔被所述第一导电体和所述第二导电体充满。
根据本实施例，在该通孔结构的制造方法中，由于采用自底至上电镀的填充方式先行填充了通孔的大部分，减少了导电体内部空洞的产生；而后，采用保形电镀方式填充剩余的通孔，使基板表面需要平坦化的导电体表面的厚度均匀、而且厚度很薄，可以有效地减少表面平坦化时凹陷以及导电体与通孔侧壁间空隙的产生。由此，减少了通孔结构的导电体内空洞、导电体表面凹陷、以及导电体与通孔侧壁间空隙，能够提高通孔的质量和信赖性，也使得后续工艺变得容易。
本申请实施例的方法还可以包括：
在上述步骤301之前，在所述基板中形成所述通孔。
本申请实施例的方法还可以包括：
在上述步骤303之后，对所述基板的该第二面和所述第二导电体的上表面进行平坦化处理。
下面，以一个具体实施方式来说明本实施例的通孔结构的制造方法。
图4是本实施例的通孔结构的制造方法的各步骤所对应的器件结构的一个示意图。如图4所示，该方法包括：
首先，如图4a)所示，在基板1内形成贯通基板1的第一面1a和第二面1b的通孔2。
基板1可以是半导体制造领域中常用的晶圆，例如硅晶圆、GaN晶圆、SiC晶圆等，也可以是石英、蓝宝石等绝缘性晶圆。另外，该基板也可以是半导体制造领域中常用的晶圆，在晶圆的表面上进一步具有半导体器件、MEMS器件所需的各种薄膜以及各种构造。本实施例对此并不限制。基板1的厚度可以是100-1000微米。
在本实施例中，通孔2可以是复数个，例如2个以上，按设计排列在基板1之内。通孔2的平行于基板第一面1a或第二面1b的横截面可以是圆形、矩形，或是其它的形状，也可以是随着孔深变化的。该横截面的大小，比如是圆形时，其直径可以是5-500微米。一个特例是：基板1是硅晶圆，厚度是650微米，通孔2的横截面是直径约为50微米的圆形。形成通孔2之后，根据需要，可以将通孔侧壁2a进行平滑化处理，还可以在通孔侧壁2a之上形成绝缘层，还可以在通孔侧壁2a之上形成防止导电体和基板1之间相互扩散的阻挡层。通孔2的形成可以采用半导体、以及MEMS领域常用的工艺，比如包括DRIE(Deep Reactive IonEtching)、湿法刻蚀、激光打孔、电钻打孔、喷砂打孔(sand blast)的其中之一的工艺。为了叙述简明，以下假定基板1的材料是硅晶圆。
下一步，如图4b)所示，将形成了通孔2的基板1的第一面1a与形成在衬底4之上的种子层5紧密接触。这种紧密接触可以通过机械性压力实现。
下一步，如图4c)所示，以种子层5为起点进行电镀，在通孔2内部自底至上填充第一导电体3a。这种自底至上的电镀可以形成无空洞的第一导电体3a。可以通过调节电镀条件来减小各通孔内第一导电体3a的高度差异。这一步的电镀，可以停在第一导电体3a的表面尽可能地接近、但是没有超过基板1的第二面1b的位置。这时第一导电体3a的上表面与基板第二面1b的距离不大于50微米，或者，第一导电体3a的上表面与基板第二面1b的距离不大于通孔在第二面1b上的开口的尺寸。第一导电体3a可以是Cu、Ni、Au等各种金属。比如，第一导电体3a是以硫酸铜为主要溶液而电镀的Cu。第一导电体3a的上表面与基板第二面1b的最大距离约20微米。
下一步，如图4d)所示，在基板1的第二面1b一侧形成导电薄膜3b。该导电薄膜3b连接第一导电体3a的位于通孔2内的上表面，并且至少部分覆盖通孔2未被填充部分的侧壁2a。导电薄膜3b也可以至少部分覆盖基板的第二面1b。在此，导电薄膜3b无需完全覆盖第一导电体3a的上表面，也无需完全覆盖通孔2未被填充部分的侧壁2a，也无需完全覆盖基板的第二面1b。在本实施例中，连接第一导电体3a的上表面的导电薄膜3b、至少部分覆盖通孔未被填充部分的侧壁2a的导电薄膜3b、以及至少部分覆盖基板的第二面1b的导电薄膜3b可以是电连通的。导电薄膜3b可以是单一金属，也可以是二种以上金属叠加构成。导电薄膜3b的厚度可以是0.01-10微米。导电薄膜3b可以用化学气相沉积(CVD)、物理气相沉积(PVD)等方式形成。比如，导电薄膜3b在基板的第二面1b上的厚度约为1微米，由金属溅射方式堆积Cu而形成。
下一步，如图4e)所示，以保形电镀方式以上述导电薄膜3b为起点(即，种子层)向通孔2内部填充第二导电体3c，直至所有通孔都被充满。由于连接第一导电体3a的上表面的导电薄膜3b、至少部分覆盖通孔未被填充部分的侧壁2a的导电薄膜3b、以及至少部分覆盖基板的第二面1b的导电薄膜3b是电连通的，通过基板的第二面1b上的导电薄膜3b，就可以通电对通孔内部进行电镀。这时，即使第一导电体3a的上表面没有被导电薄膜3b完全覆盖，第一导电体3a的上表面也会起到种子层的作用，使第一导电体3a的上表面能够连续电镀上第二导电体3c。保形电镀时，调节包括添加剂在内的电镀条件，可以使所有通孔2内都被第二导电体3c填充满，同时在基板的第二面1b上的第二导电体3c的厚度均匀、而且厚度控制在数微米以下。同时，由于未被填充的通孔部分的深度、高宽比都足够小，这里的保形电镀可以实现无空洞填充。第二导电体3c可以是Cu、Ni、Au等各种金属。第二导电体3c的材料可以与第一导电体3a相同，也可以不同。比如，第二导电体3c的材料与第一导电体3a相同，是以硫酸铜为主要溶液而电镀的Cu。
下一步，如图4f)所示，分别将第一导电体3a在基板的第一面1a、以及第二导电体3c在基板的第二面1b上的表面平坦化，得到图4f所示的硅通孔结构6。平坦化的手段，比如是CMP。在基板的第一面1a上，第一导电体3a的量和高度差都比较小，很容易实现碟状凹陷以及导电体与通孔侧壁间空隙都比较小的形态。另一方面，在基板的第二面1b上，因为采用了保形电镀，使得第二导电体3c的厚度均匀、而且厚度很薄。所以，平坦化时就可以避免图2所示的传统工艺的课题，能够实现碟状凹陷以及导电体与通孔侧壁间空隙都比较小的形态。
如图4f)所示，根据本实施例的方法，能够得到一种通孔结构，该通孔结构具有：通孔2以及通孔2内部的填充物3，其中，通孔2贯通基板1的第一面1a和与第一面1a相对的第二面1b，该填充物3包括：第一导电体3a，其下表面与所述基板的所述第一面齐平，并从所述第一面露出；第二导电体3c，其上表面与所述基板的所述第二面齐平，并从所述第二面露出；以及导电薄膜3b，其连接所述第一导电体在所述通孔内的上表面和所述第二导电体在所述通孔内的下表面，所述导电薄膜还至少部分覆盖所述第二导电体在所述通孔内部的侧表面。
如上所述，本实施案例的硅通孔结构的制造方法，由于采用自底至上电镀的填充方式先行填充了通孔的大部分，减少了导电体内部空洞的产生。而后，采用保形电镀方式填充剩余的通孔并且致使基板表面需要平坦化的导电体表面的厚度均匀、而且厚度很薄，可以有效地减少表面平坦化时凹陷以及导电体与通孔侧壁间空隙的产生。这些改进，不仅令使用硅通孔构造的后续工艺变得容易，也保证了硅通孔的功能及信赖性。
以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。

Claims (10)

1.一种通孔结构的制造方法，包括：
在基板中形成通孔，所述通孔贯通第一面和所述第一面相对的第二面；
将形成了所述通孔的所述基板的所述第一面与形成在衬底之上的种子层紧密接触；
以自底至上的电镀方式从所述基板的所述第一面一侧开始向所述基板的所述通孔内部填充第一导电体，所述第一导电体填充所述通孔的一部分；
在所述基板的所述第二面一侧形成导电薄膜，该导电薄膜与所述第一导电体的位于所述通孔内的上表面连接并且至少部分地覆盖所述通孔未被所述第一导电体填充部分的侧壁；
以保形电镀方式以上述导电薄膜为起点向所述通孔内部填充第二导电体，直至所述通孔被所述第一导电体和所述第二导电体充满；以及
将所述基板与所述衬底和所述种子层分离，使所述第一导电体的下表面与所述第一面齐平，并从所述第一面露出。
2.如权利要求1所述的通孔结构的制造方法，其中，所述第一导电体与所述第二导电体的材料相同。
3.如权利要求1所述的通孔结构的制造方法，其中，所述导电薄膜与所述第一导电体的材料相同。
4.如权利要求1-3中任一项所述的通孔结构的制造方法，其中，所述第一导电体的上表面与所述基板的所述第二面的距离不大于50微米。
5.权利要求1-3中任一项所述的通孔结构的制造方法，其中，所述第一导电体的所述上表面与所述基板的所述第二面的距离不大于所述通孔在所述第二面上的开口的尺寸。
6.一种通孔结构，根据权利要求1所述的通孔结构的制造方法制造而成，
所述通孔结构包括通孔以及所述通孔内部的填充物，其中，所述通孔贯通基板的第一面和与所述第一面相对的第二面，所述填充物包括：
第一导电体，其下表面与所述基板的所述第一面齐平，并从所述第一面露出；
第二导电体，其上表面与所述基板的所述第二面齐平，并从所述第二面露出；以及
导电薄膜，其连接所述第一导电体在所述通孔内的上表面和所述第二导电体在所述通孔内的下表面，所述导电薄膜还至少部分覆盖所述第二导电体在所述通孔内部的侧表面。
7.如权利要求6所述的通孔结构，其中，所述第一导电体与所述第二导电体的材料相同。
8.权利要求6所述的通孔结构，其中，所述导电薄膜与所述第一导电体的材料相同。
9.如权利要求6-8中任一项所述的通孔结构，其中，所述第一导电体的所述上表面与所述基板的所述第二面的距离不大于50微米。
10.如权利要求6-8中任一项所述的通孔结构，其中，所述第一导电体的所述上表面与所述基板的所述第二面的距离不大于所述通孔在所述第二面上的开口的尺寸。
CN201810020289.1A 2018-01-09 2018-01-09 一种通孔结构及其方法 Active CN110021553B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810020289.1A CN110021553B (zh) 2018-01-09 2018-01-09 一种通孔结构及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810020289.1A CN110021553B (zh) 2018-01-09 2018-01-09 一种通孔结构及其方法

Publications (2)

Publication Number Publication Date
CN110021553A CN110021553A (zh) 2019-07-16
CN110021553B true CN110021553B (zh) 2021-12-14

Family

ID=67187862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810020289.1A Active CN110021553B (zh) 2018-01-09 2018-01-09 一种通孔结构及其方法

Country Status (1)

Country Link
CN (1) CN110021553B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143519A1 (zh) * 2020-12-28 2022-07-07 中国科学院苏州纳米技术与纳米仿生研究所 互通电极结构及其制造方法与应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325176A (zh) * 2007-06-15 2008-12-17 株式会社瑞萨科技 半导体器件的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150647A (ja) * 1998-11-11 2000-05-30 Sony Corp 配線構造およびその製造方法
US7879720B2 (en) * 2008-09-30 2011-02-01 Samsung Electronics Co., Ltd. Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation
US20150325477A1 (en) * 2014-05-09 2015-11-12 Applied Materials, Inc. Super conformal metal plating from complexed electrolytes
CN106783729B (zh) * 2016-12-22 2018-08-31 上海新微科技服务有限公司 一种soi下衬底接触引出的方法
CN107293515A (zh) * 2017-06-20 2017-10-24 华进半导体封装先导技术研发中心有限公司 一种tsv封装结构的制备方法及其所制备的tsv封装结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325176A (zh) * 2007-06-15 2008-12-17 株式会社瑞萨科技 半导体器件的制造方法

Also Published As

Publication number Publication date
CN110021553A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN113169151B (zh) 互连结构
JP4581864B2 (ja) 半導体基板への貫通配線の形成方法
US7425499B2 (en) Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7109068B2 (en) Through-substrate interconnect fabrication methods
US8525343B2 (en) Device with through-silicon via (TSV) and method of forming the same
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
US7741218B2 (en) Conductive via formation utilizing electroplating
US20090032951A1 (en) Small Area, Robust Silicon Via Structure and Process
SE537874C2 (sv) CTE-anpassad interposer och metod att tillverka en sådan
JP4552770B2 (ja) 半導体基板への貫通配線の形成方法
CN107546173B (zh) 衬底和方法
TW201426963A (zh) 晶圓堆疊結構及其製作方法
JP4650117B2 (ja) 半導体装置の製造方法
CN110021553B (zh) 一种通孔结构及其方法
Ranganathan et al. The development of a tapered silicon micro-micromachining process for 3D microsystems packaging
TW201603153A (zh) 具有至少一在載體基材中的貫穿接點的半導體構件以及製造這種貫穿接點的方法
US9257337B2 (en) Semiconductor structure and manufacturing method thereof
JP2012175109A (ja) 固定された導電性ビアおよびその製造方法
US8324022B2 (en) Electronic system and method for manufacturing a three-dimensional electronic system
US20190326171A1 (en) Through-substrate vias formed by bottom-up electroplating
Laakso et al. Maskless manufacturing of through glass vias (TGVS) and their test structures
KR101582612B1 (ko) 동축 관통 실리콘 비아 구조체 및 그 제조방법
CN111834313B (zh) 一种有源芯片高密度tsv结构及制作方法
KR101392133B1 (ko) 서로 다른 젖음성을 갖는 영역들을 구비하는 캐리어 기판, 이를 사용한 소자 기판 처리 방법
US20240038695A1 (en) Via formed in a wafer using a front-side and a back-side process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant