CN104241197A - 在具有高薄层电阻的工件上的电化学沉积 - Google Patents

在具有高薄层电阻的工件上的电化学沉积 Download PDF

Info

Publication number
CN104241197A
CN104241197A CN201410259232.9A CN201410259232A CN104241197A CN 104241197 A CN104241197 A CN 104241197A CN 201410259232 A CN201410259232 A CN 201410259232A CN 104241197 A CN104241197 A CN 104241197A
Authority
CN
China
Prior art keywords
deposition
conductive layer
ecd
workpiece
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410259232.9A
Other languages
English (en)
Inventor
伊斯梅尔·T·埃迈什
罗伊·沙维夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/915,566 external-priority patent/US20140103534A1/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN104241197A publication Critical patent/CN104241197A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Abstract

本发明是在具有高薄层电阻的工件上的电化学沉积。一种用于至少部分填充工件上的部件的方法通常包括以下步骤：获得包括部件的工件；将第一导电层沉积在部件中，其中第一导电层的薄层电阻大于10欧姆/方；通过电化学沉积将第二导电层沉积在部件中，其中电气接触件至少部分地浸没在沉积化学品中。

Description

在具有高薄层电阻的工件上的电化学沉积
相关申请的交叉引用
本申请是2013年03月13日提交的美国专利申请第13/801786号的部分继续申请，该美国专利申请要求享有于2012年04月26日提交的美国临时申请第61/638851号的权益，通过引用将这些美国申请的公开内容全部明确地并入于此。
技术领域
本公开内容涉及用于在微电子工件的部件(例如，沟槽和过孔(via)，特别是镶嵌(Damascene)应用中的沟槽和过孔)中电化学沉积导电材料(例如金属，例如，铜(Cu)、钴(Co)、镍(Ni)、金(Au)、银(Ag)、锰(Mn)、锡(Sn)、铝(Al)和以上各物的合金)的方法。
背景技术
集成电路是形成在半导体材料和覆盖半导体材料表面的电介质材料之内的器件的互连整体。可形成在半导体内的器件包括MOS晶体管、双极型晶体管、二极管和扩散电阻器。可形成在电介质之内的器件包括薄膜电阻器和电容器。器件通过形成在电介质之内的导体路径互连。通常，具有由电介质层分隔的连续级的两级或更多级的导体路径用作互连。在现行实践中，氧化硅和铜通常分别用于电介质和导体。
铜互连体中的沉积物(deposit)通常包括电介质层、阻挡层、种晶层、铜填充和铜覆盖(cap)。因为铜易于扩散到电介质材料中，所以阻挡层用于使铜沉积物与电介质材料分隔开。然而，应理解，对于除铜之外的其他金属互连体可以不需要阻挡层。阻挡层通常由耐火金属或耐火化合物构成，例如，钛(Ti)、钽(Ta)、氮化钛(TiN)，氮化钽(TaN)等。其他合适的阻挡层材料可包括锰(Mn)和氮化锰(MnN)。通常使用称为物理气相沉积(PVD)的沉积技术形成阻挡层，但也可通过使用其他沉积技术(例如，化学气相沉积(CVD)或原子层沉积(ALD))形成阻挡层。
种晶层可沉积在阻挡层上。然而，还应理解，直接在阻挡层上(direct onbarrier)(DOB)沉积也在本公开内容的范围内，所述直接在阻挡层上(DOB)沉积例如在由合金或共沉积(co-deposited)金属构成的阻挡层以及在所属领域的技术人员所熟知和/或所使用的其他阻挡层上的沉积，互连金属可沉积在由合金或共沉积金属构成的所述阻挡层上而不需要单独的种晶层，所述互连金属例如钛钌(TiRu)、钽钌(TaRu)、钨钌(WRu)。
在一个非限制实例中，种晶层可为铜种晶层。作为另一非限制实例，种晶层可为铜合金种晶层，例如，铜锰合金、铜钴合金或铜镍合金。在将铜沉积于部件中的情况下，对于种晶层有数个示例性选择。第一，种晶层可为PVD铜种晶层。参见例如用于说明包括PVD铜种晶沉积的工艺的图3。种晶层还可通过使用其他沉积技术(例如CVD或ALD)形成。
第二，种晶层可为堆叠膜，例如，衬垫层及PVD种晶层。衬垫层是用在阻挡层与PVD种晶之间缓解不连续种晶问题并改善PVD种晶粘附力的材料。衬垫通常是贵金属，例如钌(Ru)、铂(Pt)、钯(Pd)和锇(Os)，但该系列还可包括钴(Co)和镍(Ni)。当前，CVD Ru和CVD Co是常见的衬垫；然而，衬垫层也可通过使用其他沉积技术(例如，ALD或PVD)形成。
第三，种晶层可为二次种晶层。二次种晶层类似于衬垫层，是因为二次种晶层通常由贵金属(例如Ru、Pt、Pd和Os)形成，但该系列还可包括Co及Ni和最常见的CVD Ru及CVD Co。(像种晶层及衬垫层一样，二次种晶层还可通过使用其他沉积技术(例如ALD或PVD)形成。)不同之处在于：二次种晶层用作种晶层，而衬垫层是介于阻挡层与PVD种晶之间的中间层。参见例如用于说明包括二次种晶沉积的工艺的图5及图6，所述二次种晶沉积之后分别是图5中的ECD种晶沉积，如下文所描述，及图6中的快闪物沉积(flashdeposition)。(“快闪物”沉积主要是在部件的区域(field)上及底部处，没有显著沉积在部件侧壁上。)
在已根据上述实例中的一个实例沉积种晶层之后，部件可包括种晶层增强(SLE)层，所述种晶层增强(SLE)层是沉积的金属(例如，厚度约2nm的铜)的薄层。SLE层也被称为电化学沉积种晶(或ECD种晶)。参见例如用于说明包括PVD种晶沉积及ECD种晶沉积的工艺的图4。参见例如用于说明包括二次种晶沉积及ECD种晶沉积的工艺的图5。如图4及图5中所见，ECD种晶可为共形沉积(conformally deposited)层。
通常使用包括浓度很低的铜乙二胺(EDA)络合物的碱性化学品(basicchemistry)沉积ECD铜种晶。还可使用其他铜络合物(例如，柠檬酸铜、酒石酸铜和尿素铜等)沉积ECD铜种晶，且可在约2到约11、约3到约10的pH范围内或在约4到约10的pH范围内沉积ECD铜种晶。
在已根据上述实例中的一个实例沉积种晶层之后(所述种晶层也可包括可选的ECD种晶)，例如，可使用酸性沉积化学品在部件中执行传统的ECD填充及覆盖。传统的ECD铜酸性化学品可包括例如硫酸铜、硫酸、甲磺酸、盐酸和有机添加剂(例如，促进剂(accelerator)、抑制剂(suppressor)及调平剂(leveler))。已发现铜的电化学沉积是沉积铜金属化层最经济的方式。除了在经济上可行外，ECD沉积技术提供实质上自下而上(例如，非共形)金属填充，所述金属填充在机械上和电气上适用于互连结构。
传统的ECD填充，尤其是小部件中的ECD填充，可导致较低质量互连。举例来说，传统ECD铜填充可产生空隙，尤其是在尺寸小于30nm的部件中产生空隙。作为使用传统的ECD沉积形成的空隙类型的一个实例，部件的开口可夹断(pinch off)。其他类型的空隙还可因在小部件中使用传统的ECD铜填充工艺而产生。所述空隙及使用传统的ECD铜填充形成的沉积物的其他固有性质可增加互连体的电阻，从而降低器件的电气性能并使铜互连体的可靠性退化。
因此，存在对用于部件的改善的、实质上无空隙金属填充工艺的需要。所述实质上无空隙金属填充可用于小部件中，例如，具有小于30nm的开口尺寸的部件。
随着部件大小变得越来越小，组成互连体的薄沉积物层趋向于具有非常高的薄层电阻(sheet resistance)，所述非常高的薄层电阻会在电化学沉积中产生困难。因此，存在对用于在薄层电阻值例如大于10欧姆/方(ohm/square)的导电层上电化学沉积的系统和方法的需要。
本公开内容的实施方式涉及解决这些和其他问题。
发明内容
提供此发明内容从而以简化形式来介绍构思的选择，在下文具体实施方式中进一步描述所述构思。本发明内容不意在识别所要求保护的客体的关键特征，也不意在用作确定所要求保护的客体的范围的辅助内容。
根据本公开内容的一个实施方式，提供一种用于至少部分填充工件上的部件的方法。所述方法大体包括以下步骤：获得包括部件的工件；将第一导电层沉积在部件中，其中所述第一导电层的薄层电阻大于10欧姆/方；和通过电化学沉积将第二导电层沉积在部件中，其中电气接触件(electrical contact)至少部分地浸没(immersed)在沉积化学品中。
根据本公开内容的一个实施方式，提供一种用于至少部分填充工件上的部件的方法。所述方法大体包括以下步骤：获得包括部件的工件；将种晶层沉积在部件中，其中种晶层的薄层电阻大于10欧姆/方；和通过电化学沉积将导电层沉积在部件中并且在种晶层上，其中电气接触件至少部分地浸没在沉积化学品中。
根据本公开内容的一个实施方式，提供一种工件。所述工件大体包括：部件；在部件中的第一导电层，其中第一导电层的薄层电阻大于10欧姆/方；和在部件中的第二导电层，其中第二导电层覆盖第一导电层的整个表面。
附图说明
在结合附图考虑时，通过参考以下详细描述将更易于理解本公开内容的前述方面及许多伴随优点，其中：
图1为描绘本公开内容示例性实施方式的工艺步骤及示例性特征发展过程的示意性流程图；
图2为可结合已有技术工艺使用的示例性工艺步骤与根据本公开内容实施方式的工艺的比较图；
图3为描绘使用已有技术主要镶嵌工艺的工艺步骤和示例性特征发展过程的示意性流程图，包括阻挡层沉积、种晶沉积及传统ECD填充和覆盖沉积；
图4为描绘使用已有技术SLE(也称为ECD种晶)工艺的工艺步骤及示例性特征发展过程的示意性流程图，包括阻挡层沉积、种晶沉积、ECD种晶沉积和传统的ECD填充及覆盖沉积；
图5为描绘使用已有技术ECD种晶工艺的工艺步骤和示例性特征发展过程的示意性流程图，包括阻挡层沉积、二次种晶沉积、ECD种晶沉积和传统ECD填充及覆盖沉积；
图6为描绘具有快闪层的二次种晶工艺方面的使用已有技术沉积的工艺步骤和示例性特征发展过程的示意性流程图，包括阻挡层沉积、二次种晶沉积、快闪物沉积和传统的ECD填充及覆盖沉积；
图7为描绘本公开内容的若干示例性实施方式的工艺步骤及示例性特征发展过程的示意性流程图；
图8为根据本公开内容实施方式针对各种示例性晶片在镶嵌部件中沉积的示例性工艺步骤的图表描绘，所述镶嵌部件具有约30nm的部件直径；
图9为从图8中描述的示例性晶片中获得的120微米长的线电阻器(lineresistor)电阻结果的图表描绘；
图10为从图8中描述的示例性晶片中获得的1米长的线电阻器电阻结果的图表描绘；
图11为从图8中描述的示例性晶片中获得的1米长的电阻器阻容延迟结果的图表描绘；
图12包括用于根据本公开内容实施方式的镶嵌部件的实质上无空隙间隙填充的透射电子显微镜(TEM)图像，所述镶嵌部件具有约30nm的部件直径；和
图13A和13B是描绘根据本公开内容实施方式的示例性工件的示意图。
具体实施方式
本公开内容的实施方式涉及工件(例如半导体晶片)、用于处理工件的器件或处理组件以及处理所述工件的方法。术语工件、晶片或半导体晶片意指任何平坦的介质或物件，包括半导体晶片和其他基板或晶片、玻璃、掩模和光学或存储介质、MEMS基板或任何其他具有微电子、微机械或微机电器件的工件。
本文所述的工艺将用于工件部件中的金属沉积或金属合金沉积，所述部件包括沟槽和过孔。在本公开内容的一个实施方式中，工艺可用于小部件中，例如具有小于30nm的部件直径或临界尺寸(critical dimension)的部件。然而，应理解，本文所述的工艺可适用于任何部件尺寸。本申请中所论述的尺寸大小是在部件的顶部开口处的蚀刻后特征尺寸。本文所述的工艺可应用于例如镶嵌应用中的各种形式的铜、钴、镍、金、银、锰、锡、铝和合金沉积。在本公开内容的实施方式中，镶嵌部件可选自由具有以下大小的部件组成的群组：小于30nm、约5nm到小于30nm、约10nm到小于30nm、约15nm到约20nm、约20nm到小于30nm、小于20nm、小于10nm及约5nm到约10nm。
应理解，本文中所使用的描述性术语“微特征工件”及“工件”包括先前已经在工艺过程中沉积并形成在给定点的所有结构和层，并且并不仅限于图1中所描绘的那些结构和层。
应理解，也可修改本文所述的工艺用于高深宽比部件(例如，穿透硅过孔(TSV)部件中的过孔)中的金属或金属合金沉积，如于2013年03月13日提交的美国申请第13/801860号(卷号第017214USA02；SEMT-1-39699号)中描述的那样，通过引用将所述美国申请的公开内容全部并入于此。
尽管在本申请中大致描述为金属沉积，但应理解，术语“金属”也涵盖金属合金。所述金属及金属合金可用于形成种晶层或用于完全或部分填充部件。示例性铜合金可包括但不限于铜锰和铜铝。作为非限制实例，与主要合金金属(例如Cu、Co、Ni、Ag、Au等)相比，合金成分配比可在约0.5％到约6％的次要合金金属的范围内。
如上所述，金属互连体的传统制造可包括将阻挡层适当沉积在电介质材料上以防止金属扩散到电介质材料中。合适的阻挡层可包括例如Ta、Ti、TiN、TaN、Mn或MnN。合适的阻挡层沉积方法可包括PVD、ALD及CVD；然而，PVD是用于阻挡层沉积的最常见工艺。阻挡层通常用于使铜或铜合金与电介质材料分隔开；然而，应理解，在其他金属互连体的情况下，扩散可能不是问题并且可不需要阻挡层。
阻挡层沉积之后可以是可选的种晶层沉积。在将金属沉积于部件中的情况下，对于种晶层有数个选择。如上所述，种晶层可为(1)种晶层(作为非限制实例，是PVD铜种晶层)。种晶层可为金属层，例如，铜、钴、镍、金、银、锰、锡、铝、钌和以上各物的合金。种晶层还可为(2)衬垫层与种晶层(作为非限制实例，是CVD Ru衬垫层及PVD铜种晶层)的堆叠膜，或(3)二次种晶层(作为非限制实例，是CVD或ALD Ru二次种晶层)。然而，应理解，本公开内容也涵盖沉积所述示例性种晶层的其他方法。
如上文所论述，衬垫层是用在阻挡层与种晶层之间缓解不连续的种晶问题并改善种晶层粘附力的材料。衬垫通常是贵金属，例如Ru、Pt、Pd和Os，但所述清单还可包括Co和Ni。当前，CVD Ru和CVD Co是常见的衬垫；然而，衬垫层也可通过使用其他沉积技术(例如，PVD或ALD)形成。对于镶嵌应用，衬垫层的厚度可在大约到的范围内。
同样如上文所论述，二次种晶层类似于衬垫层，是因为二次种晶层通常由贵金属(例如Ru、Pt、Pd和Os)形成，但该清单还可包括Co及Ni和最常见的CVD Ru及CVD Co。不同之处在于：二次种晶层用作种晶层，而衬垫层是介于阻挡层与种晶层之间的中间层。二次种晶层还可通过使用其他沉积技术(例如PVD或ALD)形成。
可在纯H2气体环境(或者在大气压下或者在减小的压强下)或合成气体(forming gas)环境(例如，氮气中有3％-5％的氢气或氦气中有3％-5％的氢气)中，在介于约100℃到约500℃之间的温度下热处理或退火衬垫或二次种晶沉积物，以去除任何表面氧化物、使二次种晶层或衬垫层致密、并改善沉积物的表面性质。可通过在气态氮(N2气体)或其他钝化环境中浸渍来另外钝化衬垫或二次种晶沉积物，以防止表面氧化。衬垫或二次种晶的钝化描述于2013年01月22日发布的美国专利第8357599号中，在此通过引用将所述美国专利的公开内容全部明确地并入。
在已沉积种晶层(例如，PVD铜种晶、包括CVD Ru衬垫或CVD Ru二次种晶的PVD铜种晶、或另一沉积金属或金属合金、层组合或沉积技术的非限制实例中的一个非限制实例)后，部件可包括在种晶层之后的共形金属层。然而，还应理解，共形金属层可直接沉积在阻挡层上，即没有种晶层。
在本公开内容的一个实施方式中，使用ECD种晶工艺沉积共形层，然后可使用包括热处理步骤的被称为ECD种晶“附加”沉积(或ECD种晶“附加”)的工艺来修改所述共形层。在本公开内容的其他实施方式中，可使用CVD、ALD或其他沉积技术(例如，无电沉积(electroless deposition))沉积共形层，然后可使共形层经受热处理步骤。根据本公开内容的实施方式，共形层在经受热处理或退火时是“可流动的”或能够移动的。
在此实施方式中，ECD种晶“附加”大致是指ECD金属种晶沉积加上热处理步骤(例如退火步骤)。在本公开内容的一个实施方式中，热处理步骤可导致一些或全部种晶沉积的反流。ECD种晶层中温度的增加有助于层中原子的移动性并增强原子填充结构的能力。
与传统ECD金属填充(使用酸性化学品)相对比，ECD种晶“附加”沉积类似于ECD种晶沉积(使用碱性化学品)，但增加了热处理步骤。此外，不是仅沉积种晶层，而是可执行ECD种晶“附加”以便部分填充或完全填充部件。可通过ECD种晶“附加”工艺实现小部件的实质无空隙填充，如下文更详细地描述的那样(参见图12中小部件中的实质无空隙填充的图像)。
在用于ECD种晶“附加”沉积的ECD腔室中使用的化学品可包括碱性化学品，例如，在约8到约11的范围内的pH下的Cu(乙二胺)2，在本公开内容的一个实施方式中pH为约8到约10，且在本公开内容的一个实施方式中pH为约9.3。然而，应理解，使用适当有机添加剂的酸性化学品也可用于实现共形ECD种晶沉积。
在ECD种晶沉积之后，接着可使工件经受旋转(spin)、冲洗及干燥(SRD)工艺或其他清洁工艺。然后在足够温暖以使种晶反流的温度下加热ECD种晶，但该温度并未过热以致工件或工件上的元件损坏或退化。举例来说，温度可在约100℃到约500℃的范围内以用于部件中的种晶反流。适当的热处理温度或退火温度在约100℃到约500℃的范围内，且可用能够将持续温度维持在约200℃到约400℃的范围内并至少维持在约250℃到约350℃的温度范围内的设备实现所述适当的热处理温度或退火温度。
可使用合成气体或惰性气体、纯氢、氢与氦的混合物、或还原性气体(例如，氨(NH3))执行热处理工艺或退火工艺。在反流期间，沉积形状改变，使得金属沉积物可汇集(pool)在部件的底部，如图7中所示。除了在热处理工艺期间的反流外，金属沉积物还可产生较大晶粒并降低膜电阻系数。惰性气体可用于冷却加热后的工件。
在已完成ECD种晶“附加”沉积及热处理工艺以部分填充或完全填充部件之后，传统的酸性化学品可用于完成用于间隙填充及覆盖沉积的沉积工艺。酸性化学品金属沉积步骤大致用于填充大结构并用于维持后续抛光步骤所需的适当薄膜厚度，因为所述酸性化学品金属沉积步骤通常是比ECD种晶工艺更快的工艺，节省时间并降低处理成本。
如图1及图7中所见，可重复ECD种晶沉积及反流步骤以确保完成用ECD种晶填充部件。在这方面，本文所述的工艺可包括一或多个ECD种晶沉积、清洁(例如SDR)和热处理循环。
参照图1，描绘了反流工艺100和由所述反流工艺产生的示例性部件。工件112在示例性实施方式中可为含有至少一个部件122的晶体硅工件上的电介质材料。在示例性步骤102中，部件122衬有阻挡层114和种晶层115。在示例性步骤104中，工件112的部件122已接收种晶层115上的一层ECD种晶材料116。在示例性退火步骤106中，在适当温度下使工件退火以诱导示例性反流步骤108促进部分填充或完全填充。在退火步骤期间，ECD种晶材料116流到部件122中以形成填充物118，同时如果对工件112或包括在工件112中的部件有不利影响的话使得该不利影响最小。在示例性实施方式中，可重复ECD种晶沉积步骤104、退火步骤106和反流步骤108以获得填充118的所期望特性。重复步骤的次数可取决于结构。一旦填充物118达到的期望的尺寸，则可使用示例性覆盖步骤110来完成将额外材料120沉积在部件之上的工艺，以为额外工件112处理做准备。
现参照图2，提供处理流程实例，其中本公开内容的实施方式可结合其他工件表面沉积工艺使用并融入到其他工件表面沉积工艺中。将首先描述先前开发的工艺。第一，TSV工艺包括阻挡层、种晶层和传统ECD填充的沉积。第二，ECD种晶(也称为SLE)工艺包括阻挡层、种晶层、ECD种晶层和传统ECD填充的沉积。第三，伴随衬垫的ECD种晶(SLE)工艺包括阻挡层、衬垫层、种晶层、ECD种晶层和传统ECD填充的沉积。第四，伴随二次种晶的ECD种晶(SLE)工艺包括阻挡层、二次种晶层、ECD种晶层和传统ECD填充的沉积。第五，伴随二次种晶和快闪物的ECD种晶(SLE)工艺包括阻挡层、二次种晶层、快闪层、ECD种晶层和传统ECD填充的沉积。第六，ECD种晶(DOB)工艺包括阻挡层、ECD种晶层和传统ECD填充的沉积。所述ECD种晶工艺是DOB工艺是因为没有沉积二次种晶、衬垫或种晶层；相反，ECD种晶层直接沉积在可电镀的(platable)阻挡层上。
仍参考图2，现将描述根据本公开内容实施方式的工艺。第七，ECD种晶附加(DOB)工艺包括阻挡层、ECD种晶“附加”沉积物和传统ECD填充和/或覆盖的沉积。与上述第六实例相同，所述ECD种晶附加(DOB)工艺也是DOB工艺，是因为没有沉积二次种晶、衬垫或种晶层；相反，ECD种晶层直接沉积在可电镀的阻挡层上。第八，ECD种晶附加工艺包括阻挡层、二次种晶层、ECD种晶“附加”沉积物和传统ECD填充和/或覆盖的沉积。第九，没有ECD的ECD种晶附加工艺包括阻挡层、二次种晶层、和ECD种晶“附加”沉积物的沉积。第十，没有二次种晶的ECD种晶附加工艺包括阻挡层、种晶层、ECD种晶“附加”沉积物和传统ECD填充和/或覆盖的沉积。第十一，伴随衬垫及种晶的ECD种晶附加工艺包括阻挡层、衬垫层、种晶层、ECD种晶“附加”沉积物及传统ECD填充和/或覆盖的沉积。
参考图7，提供根据本公开内容实施方式的另一示例性工艺。在第一步骤中，在ECD种晶步骤前热处理或退火具有阻挡层及二次种晶层的工件以去除任何表面氧化物、使沉积物致密并改善沉积物的表面性质。图7中所示的种晶层为二次种晶层，但应理解，所述二次种晶层也可为种晶层或衬垫层与种晶层的堆叠膜。合适的热处理条件或退火条件可包括有可能在合成气体或纯氢中在介于约200℃到约400℃之间的温度历时约一(1)分钟到约十(10)分钟。如上文所述，可在惰性气体(例如，N2、氩(Ar)或氦(He))中替代性地热处理工件。还可使用还原性气体，例如，氨(NH3)。
在第二步骤中，将工件转移到沉积腔室用于ECD种晶层的共形沉积。所沉积薄膜的厚度根据金属沉积物的期望性质和特征尺寸而变化。
在第三步骤中，旋转工件、用去离子(DI)水冲洗工件并干燥(SRD)工件，以清洁工件。
在第四步骤中，在200℃到400℃的范围内的温度下热处理或退火工件以使金属反流到部件中。
在第五步骤中，工件可经历步骤2、步骤3和步骤4的有顺序再处理，直到获得工件上部件的期望填充轮廓为止。
在第六步骤中，使工件经受传统的ECD酸性化学品沉积以达到期望的厚度。接着为后续处理而准备好工件，所述后续处理可包括额外热处理、化学机械抛光和其他工艺。
工艺的替代实施方式可包括本文已描述步骤的变型，且所述步骤、组合和排列可另外融入以下额外步骤。本公开内容中设想，可在具有或没有有机添加剂(例如，抑制剂、促进剂和/或调平剂)的在例如约4到约10、约3到约10或约2到约11的pH范围内的碱性溶液或酸性溶液中执行共形“种晶”沉积。可使用多个沉积步骤、清洁(例如SRD)步骤和热处理步骤或退火步骤来执行反流，或可在单个步骤中然后通过在适当温度下的热处理或退火进行反流。
ECD种晶“附加”沉积对小部件的产生很重要，这是因为热处理步骤或退火步骤及反流步骤提供实质无空隙的种晶沉积。如下文更详细描述，部件中的空隙形成增加电阻(降低器件的电气性能)并使互连体的可靠性退化。
通过使用本文所述的工艺实现其他优点。在这一方面，单个工具(例如，由Applied Materials,Inc.制造的电化学沉积、清洁(例如SRD)和热处理或退火工具)可用于ECD种晶沉积步骤(或在重复时的多个ECD种晶沉积步骤)、清洁步骤(或在重复时的多个清洁步骤)、热处理步骤(或在重复时的多个热处理步骤)并用于最终ECD步骤。此外，结果显示使用本文所述的工艺对小部件的实质无空隙的间隙填充，导致较低的电阻及阻容(RC)延迟值。此外，本文所述的工艺提供填充近似小于约30nm的级别的小部件的能力，然而使用传统工艺可能无法实现填充。ECD种晶“附加”沉积在大于30nm的部件中也是有利的。
如上文所述，可施加ECD种晶的一或多个层，然后将所述ECD种晶的一或多个层暴露于高温以填充更深的部件或高深宽比的部件。参照图8，提供两个示例性ECD种晶附加工艺(包括退火步骤)(晶片4及晶片5)，与用于具有约30nm的部件直径的镶嵌部件中的沉积的两个传统ECD种晶工艺(没有退火步骤)[晶片1及晶片7]相比。参照图9到图11，结果显示，与ECD种晶的单个步骤(即，没有退火步骤)相比，ECD种晶在镶嵌部件中的增量沉积(incremental deposition)导致电阻和阻容(RC)延迟值降低，其中一些或全部沉积步骤之后执行退火步骤。
所有晶片1、晶片4、晶片5及晶片7包括以下初始工艺条件：沉积ALDTaN阻挡层，接着沉积CVD Ru的种晶层(二次种晶)，并然后使工件经受300℃下的退火与10分钟的氮钝化。
然后通过分别在2.1amp-min和0.5amp-min下的ECD铜种晶的单个步骤电镀晶片1和晶片7，然后使用传统的酸性ECD铜沉积工艺使晶片1和晶片7完成填充和覆盖。所得的工件产生厚的ECD铜种晶(晶片1)和薄的ECD铜种晶(晶片7)。
使晶片4和晶片5经受ECD种晶“附加”条件。晶片4包括三个ECD铜种晶步骤，每个步骤在0.7amp-min下，其中前两个步骤中的每一个步骤之后都有300℃退火并在第三步骤后没有退火，接着使用传统的酸性ECD铜沉积工艺完成填充和覆盖。与具有接近30nm的部件尺寸的晶片4相关联的显微图像提供在图12中。尽管在第三步骤后没有退火，但应理解，最终退火步骤也在本公开内容的范围内。
晶片5包括四个ECD铜种晶步骤，每个步骤在0.5amp-min下，其中前三个步骤中的每一个步骤之后都有300℃退火并在第四步骤后没有退火，接着使用传统的酸性ECD铜沉积工艺完成填充和覆盖。像晶片4一样，应理解，最终退火步骤也在本公开内容的范围内。
现参照图9到图11，提供晶片1、晶片4、晶片5和晶片7的比较电阻及RC延迟数据。在图9到图11中可见，与使用先前开发的技术形成的工件(晶片1及晶片7)相比，根据本文所述方法使用ECD种晶“附加”形成的工件(晶片4及晶片5)具有显著降低的电阻及电阻/电容(RC)延迟。
参照图9及图10，与使用ECD种晶形成但没有ECD种晶加退火循环的工件相比，根据本公开内容实施方式形成的工件实现在以下范围内的电阻值降低：0到约40％、大于0到约30％、大于0到约20％、约10％到约20％及约10％到约15％。
参照图11，与使用ECD种晶形成但没有ECD种晶附加退火循环的工件相比，根据本公开内容实施方式形成的工件实现RC延迟值降低。较低RC延迟可导致对部件中的低K金属间电介质的较低损伤或没有损伤。
根据本公开内容的其他实施方式，提供用于在具有高薄层电阻的工件上电化学沉积的系统和方法。回到图1，随着部件大小变得越来越小(例如，小于30nm)，组成互连体的薄沉积物层趋向于具有非常高的薄层电阻。高的薄层电阻会在随后金属层的电化学沉积(ECD)中(特别是当使用“干”电气接触件时)产生困难。本公开内容的实施方式可应用到在工件上的ECD种晶、ECD种晶附加(包括如上所述的退火步骤)、ECD填充和覆盖的ECD沉积或任何其他ECD沉积工艺。
在工件上执行ECD金属沉积之前，例如使用PVD、CVD、ALD或无电沉积工艺之一将金属薄种晶层形成在微电子工件的表面上。如上所述，种晶层可为(1)种晶层(作为非限制实例，是PVD铜种晶层)。种晶层可为金属层，例如，铜、钴、镍、金、银、锰、锡、铝、钌和以上各物的合金。种晶层还可为共镀(co-plated)金属层，例如CoCu或MnCu混合物、固溶体(solid solution)或合金。种晶层还可为(2)衬垫层与种晶层(作为非限制实例，是CVD Ru衬垫层与PVD铜种晶层)的堆叠膜，或(3)二次种晶层(作为非限制实例，是CVD或ALD Co二次种晶层)。然而，应理解，本公开内容也涵盖沉积这些示例性种晶层的其他方法。
在已根据上述实例中的一个实例沉积种晶层之后，部件可包括SLE层(或ECD种晶)。参见例如用于说明包括PVD种晶沉积及ECD种晶沉积的工艺的图4。参见例如用于说明包括二次种晶沉积及ECD种晶沉积的工艺的图5。如图4及图5中所见，ECD种晶可为共形沉积层。
如上所论述的那样，通常使用包括浓度很低的铜乙二胺(EDA)络合物的碱性化学品沉积ECD铜种晶。还可使用其他铜络合物(例如，柠檬酸铜、酒石酸铜和尿素铜等)沉积ECD铜种晶，且可在约2到约11、约3到约10的pH范围内或在约4到约10的pH范围内沉积ECD铜种晶。
在已根据上述实例中的一个实例沉积种晶层之后，能将种晶层用作为阴极以使用ECD沉积工艺将金属层沉积到工件上，同时电极用作用于金属沉积的阳极。ECD金属沉积物可为ECD种晶、ECD填充或ECD覆盖沉积物。虽然通常使用碱性化学品沉积ECD种晶，但例如可使用酸性沉积化学品在工件中执行传统的ECD填充和覆盖。传统的ECD铜酸性化学品可包括例如硫酸铜、硫酸、甲磺酸、盐酸和有机添加剂(例如，促进剂、抑制剂及调平剂)。
在制造微电子器件中使用的ECD工具常常具有数个单晶片电镀腔室。典型的腔室包括用于存放ECD化学品的容器、在容器内以接触化学品的阳极和具有接触组件的支撑机构，接触组件具有接合种晶层的电气接触件。这些电气接触件耦接至电源以施加电压至种晶层。在操作中，将工件的表面浸没到化学品中以使阳极与种晶层建立电场，电场使工件的前表面处的扩散层中的金属离子电镀到种晶层上。
接触组件的结构会影响电镀的金属层的均匀性，因为在种晶层各处的电流的分布(“电流密度”)影响在微电子工件的表面各处的电镀速率(plating rate)。影响电流密度的一个因素是围绕工件周边的电气接触件的分布。通常，能使用大量分离的电气接触件来接触靠近工件周边的种晶层以提供围绕工件周边的电流的均匀分布。
一种类型的接触组件是具有多个被密封而与ECD化学品隔绝的电气接触件的“干接触”组件。例如，美国专利第5227041号(颁发给Brogden等人)描述干接触ECD结构，所述干接触ECD结构具有用于浸没到ECD化学品内的基础构件(base member)、被安置成与基础构件中的孔相邻的密封环、布置在围绕密封环的圆内的多个接触件和附装至基础构件的盖。在操作中，将工件放置在基础构件中以使工件的前表面接合接触件和密封环。当工件的前表面浸没在ECD化学品中时，密封环防止ECD化学品接合基础构件内部的接触件。
另一类型的接触组件是“湿接触”组件，其中允许电气接触件接触ECD化学品。例如，美国专利第7645366号(颁发给Hanson等人)描述浸没在ECD化学品内的湿接触组件。
当种晶层的薄层电阻高时，难以在种晶层上电化学沉积金属。在这方面，非常薄的金属层的薄层电阻与厚度的约2次方或更高次方成反比。例如，厚度介于50埃与300埃之间的铜膜的薄层电阻在1.2欧姆/方与45欧姆/方之间变化且与膜厚度的约2.2次方成反比。在一个非限制实例中，10埃钌种晶层的薄层电阻能够大于600欧姆/方。相比之下，50埃钌种晶层的薄层电阻小于100欧姆/方。
此外，非常薄的膜的薄层电阻还能够根据沉积方法、沉积后处理(post-deposition treatment)和工艺步骤之间的时间而变化。在这方面，通过CVD或ALD方法沉积的金属趋向于具有比通过PVD或电镀手段沉积的金属更高的薄层电阻。这种差别可以是一个或更多个因素的结果，例如较高的杂质水平、不同的颗粒结构和与大气的氧或湿气的反应。对于Co、Ru、TiN、Mn和许多其他金属也显现这种现象。例如，与相同厚度的PVD Co膜具有较低值相比，测量CVD Co膜为高于1000欧姆/方。
电化学沉积需要经由电镀表面的电流传导(current conduction)。电流提供那些减少电镀金属的离子的电子以形成金属片或电镀膜。沉积速率与电流成比例。因此，为了适应和维持足够的沉积速率，必须向工件供给大电流。系统中的电路使用阳极、电解液和阴极。通常工件为阴极，且随着电流从阳极流至阴极，电子从阴极转移至电解质中的离子以还原那些离子并在阴极上沉积膜。根据工艺条件和将要沉积的金属，电流水平能够变化，但在大块沉积(bulkdeposition)期间电流水平通常在10A与40A之间。
借助接触环来实现与工件的电气接触。已有技术中存在用于接触环的各种设计。有四种主要类别的接触环：线(或断路接触(open contact))接触环、密封接触环、屏蔽式(shielded)接触环和嵌入式(embedded)接触环。在非密封(unsealed)接触环的情况下，将工件与环之间的电气接触件浸没在电解液中。在密封环的情况下，密封使接触件与溶液隔开。因此密封环的电气接触件为“干”的而(所有排列(permutation)的)非密封环中的电气接触件为“湿”的。
密封接触件与非密封接触件之间明显的区别是，在密封接触件的情况下，没有材料电镀或沉积在密封的区域内，因为在电化学沉积工艺期间密封的区域没有暴露给电介质。图13B中提供了关于“干”接触件的示例性工件沉积方案。在这方面，第一导电层或种晶层沉积在基板上，且第二导电层或ECD种晶层沉积在第一导电层上。能够从图13B中看到，在接触件位置处的第二导电层中有空隙。
相比之下，非密封接触件在暴露至电解质的工件的整个表面上产生沉积或电镀，所述整个表面包括接触区域。图13A中提供了关于“湿”接触件的示例性工件沉积图。在这方面，第一导电层或种晶层沉积在基板上，且第二导电层或ECD种晶层沉积在种晶层上。与图13B中的工件不同，在图13A中工件上的接触件位置处，第二导电层中没有空隙。
如以上所论述的那样，由不同于铜的金属制成的种晶层或者薄种晶层趋向于具有高薄层电阻。并且，如以上所解释的那样，通到阴极的电流必须通过种晶层。有用于ECD的至少四种不同接触件配置，列举如下。第一，接触件可来自密封环，为此所有电流必须流过薄种晶且在密封环的周边外侧不发生沉积。对于示例性的密封接触环配置，参考美国专利第5227041号(颁发给Brogden等人)。
第二，接触件可由非密封环制成，为此沉积发生在工件的整个表面上。对于示例性的非密封接触环配置，参考美国专利公开文件第2013/0134035号(颁发给Harris)。
第三，在另一实施方式中，非密封接触环可具有“屏蔽式”接触件以在系统中提供额外的控制，例如，控制系统中气泡的产生和/或化学品的流动。
第四，接触件可由具有嵌入式接触件的密封环制成。大体将嵌入式接触件安置在密封环的内部以使工件的外周边缘保持干燥。金属接触件可要么从密封件伸出要么与密封件齐平以使金属接触件的顶端接触工件和密封环周边内的化学品溶液。在这第三种配置中，在密封环周边外的干区域上没有发生电化学沉积；但是，在发生反应时，接触件的顶端暴露给电解质和正在被电化学沉积的膜。
高薄层电阻在工件上产生高热条件。基本原理(first principles)计算和模拟显示，经过非常薄的种晶层(所述非常薄的种晶层的厚度在约1nm与10nm之间变化且薄层电阻从约1000欧姆/方变化到小于10欧姆/方)的功率损耗(power dissipation)可超过400W。例如，具有约10微欧姆-厘米的电阻率且在约40A的正常操作条件下运行的1.5nm厚的膜会损耗约100W。考虑到与薄膜性质和载荷子的分散有关的电阻率的增大，模拟显示这种膜的热损耗可超过400W。此外，假设接触件覆盖工件周围区域的50％，我们计算电流密度为约20MA/cm2。此电流密度值大幅超过薄膜的安培容量(ampacity)，根据国际半导体技术蓝图(International Technology Roadmap for Semiconductors,ITRS)，所述安培容量在2MA/cm2和3MA/cm2之间。假设绝热条件，我们计算这种膜的加热速率(dT/dt)会超过1亿K/s。
虽然所讨论的膜并非在绝热条件下操作，但没有已知材料能耐受这样高的加热速率且没有已知材料能驱散在足够高的速率下产生的热以防止快速局部加热。在试验中，发明人发现局部加热如此大以致在电化学沉积期间能够损坏5nm Co膜的干部分，例如，容易氧化或快速退化。在这样高温的情况下薄膜能够氧化，引起开路和电化学工艺的停止。因此，难以使用干接触件在包含具有高薄层电阻的导电层的工件上沉积金属，特别是在电流或电流密度很大(例如超过3MA/cm2)的情况下。高薄层电阻可为大于10欧姆/方、50欧姆/方或100欧姆/方。
本公开内容的实施方式涉及防止这样的过度加热。在接触件暴露给电解质的情况下，电化学沉积的膜产生连接插脚与沉积在工件上的膜的连续膜。例如，在非密封环和嵌入式密封环的情况下，在接触点处、附近和周围发生膜的电化学沉积。在电化学沉积工艺期间，随着电化学沉积的膜变厚，膜的薄层电阻迅速降低且功率损耗快速下降到接近于零。此外，在接触点处的液体提供额外的冷却和对大气的氧的屏蔽，有效地防止种晶层的氧化。因为热损耗快速降低，因此不发生种晶层的显著加热。
此外，能将电流曲线(current profile)调整为在初始步骤允许低电流沉积且随着电阻下降允许较高电流沉积。因为热损耗与I2成比例，因此低初始电流是避免种晶损伤的有效方式。在这样的电流曲线中的电流在450mm晶片上能在约小于1A至约80A的范围内变化。
根据本公开内容的实施方式，高薄层电阻在大于10欧姆/方、大于50欧姆/方、大于100欧姆/方等的范围内。
根据本公开内容的一个实施方式，ECD种晶层沉积在具有高薄层电阻的种晶层上。
根据本公开内容的另一实施方式，ECD层(例如，ECD填充或ECD覆盖)沉积在具有高薄层电阻的种晶层上。
根据本公开内容的另一实施方式，ECD层(例如，ECD种晶、ECD填充或ECD覆盖)沉积在具有高薄层电阻的ECD种晶层上。
根据本公开内容的实施方式，(将要在上面沉积的)ECD种晶层根据本公开内容的其他实施方式可首先经受退火工艺以至少部分填充部件或可为共形层。
虽然已说明及描述说明性实施方式，但将理解，能在不背离本公开内容的精神及范围的情况下在本文中作出各种变化。

Claims (20)

1.一种用于至少部分填充工件上的部件的方法，所述方法包括以下步骤：
(a)获得包括部件的工件；
(b)将第一导电层沉积在所述部件中，其中所述第一导电层的薄层电阻大于10欧姆/方；和
(c)通过电化学沉积将第二导电层沉积在所述部件中，其中电气接触件至少部分地浸没在沉积化学品中。
2.如权利要求1所述的方法，其中所述第一导电层是种晶层。
3.如权利要求2所述的方法，其中所述种晶层选自由以下各物组成的群组：种晶、二次种晶、和种晶与衬垫的堆叠膜。
4.如权利要求2所述的方法，其中用于所述种晶层的各组分的金属选自由以下各物组成的群组：铜、钴、镍、金、银、锰、锡、铝、钌和以上各物的合金。
5.如权利要求1所述的方法，其中通过选自由物理气相沉积、化学气相沉积、原子层沉积和无电沉积组成的群组的工艺来沉积所述第一导电层。
6.如权利要求1所述的方法，其中所述第二导电层是通过电化学沉积所沉积的覆盖或填充层。
7.如权利要求6所述的方法，其中使用酸性化学品沉积所述第二导电层。
8.如权利要求1所述的方法，其中所述第二导电层是通过电化学沉积所沉积的共形导电层。
9.如权利要求8所述的方法，其中使用碱性化学品沉积所述第二导电层。
10.如权利要求8所示的方法，其中所述第二导电层具有选自由大于约10欧姆/方、大于约50欧姆/方、大于约100欧姆/方组成的群组的薄层电阻。
11.如权利要求8所述的方法，所述方法还包括热处理所述工件以使所述第二导电层反流以至少部分填充所述部件。
12.如权利要求11所述的方法，所述方法还包括将覆盖、填充层或另一共形导电层沉积在反流的所述第二导电层上。
13.如权利要求1所述的方法，所述方法还包括在沉积所述第一导电层之前将阻挡层沉积在所述部件中。
14.如权利要求13所述的方法，其中将所述第一导电层直接沉积在所述阻挡层上。
15.如权利要求1所述的方法，其中所述第一导电层的薄层电阻大于50欧姆/方或大于100欧姆/方。
16.如权利要求1所述的方法，其中所述部件的临界尺寸选自由以下各者组成的群组：小于30nm、约5nm到小于30nm、约10nm到小于30nm、约15nm到约20nm、及约20nm到小于30nm、小于20nm、小于10nm、及约5nm到约10nm。
17.如权利要求1所述的方法，其中将所述第二导电层沉积在所述第一导电层的整个表面之上。
18.如权利要求1所述的方法，其中所述电气接触件选自由以下各接触件组成的群组：开路接触件、非密封接触件、嵌入式接触件和屏蔽式接触件。
19.一种用于至少部分填充工件上的部件的方法，所述方法包括以下步骤：
(a)获得包括部件的工件；
(b)将种晶层沉积在所述部件中，其中所述种晶层的薄层电阻大于10欧姆/方；和
(c)通过电化学沉积将导电层沉积在所述部件中并且在所述种晶层上，其中电气接触件至少部分地浸没在沉积化学品中。
20.一种工件，所述工件包括：
(a)部件；
(b)在所述部件中的第一导电层，其中所述第一导电层的薄层电阻大于10欧姆/方；和
(c)在所述部件中的第二导电层，其中所述第二导电层覆盖所述第一导电层的整个表面。
CN201410259232.9A 2013-06-11 2014-06-11 在具有高薄层电阻的工件上的电化学沉积 Pending CN104241197A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/915,566 US20140103534A1 (en) 2012-04-26 2013-06-11 Electrochemical deposition on a workpiece having high sheet resistance
US13/915,566 2013-06-11

Publications (1)

Publication Number Publication Date
CN104241197A true CN104241197A (zh) 2014-12-24

Family

ID=52229036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410259232.9A Pending CN104241197A (zh) 2013-06-11 2014-06-11 在具有高薄层电阻的工件上的电化学沉积

Country Status (3)

Country Link
KR (1) KR20140144665A (zh)
CN (1) CN104241197A (zh)
TW (1) TWI653367B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111241763A (zh) * 2018-11-29 2020-06-05 台湾积体电路制造股份有限公司 集成电路装置、集成电路共设计方法及集成电路模拟方法
CN112119511A (zh) * 2018-05-14 2020-12-22 微芯片技术股份有限公司 集成电路中的薄膜电阻器及制造方法
CN113106505A (zh) * 2020-01-13 2021-07-13 深圳市业展电子有限公司 一种提高电阻体高温防氧化性能的表面处理工艺及其电阻体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999047731A1 (en) * 1998-03-20 1999-09-23 Semitool, Inc. Apparatus and method for electrolytically depositing copper on a semiconductor workpiece
US20030079995A1 (en) * 2000-03-27 2003-05-01 Novellus Systems, Inc. Dynamically variable field shaping element
CN102459717A (zh) * 2009-06-09 2012-05-16 诺发系统有限公司 用于电镀的方法及设备
US20120261254A1 (en) * 2011-04-15 2012-10-18 Reid Jonathan D Method and apparatus for filling interconnect structures
US20120292179A1 (en) * 2011-05-18 2012-11-22 Applied Materials, Inc. Electrochemical processor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070077750A1 (en) 2005-09-06 2007-04-05 Paul Ma Atomic layer deposition processes for ruthenium materials
US7470617B2 (en) 2007-03-01 2008-12-30 Intel Corporation Treating a liner layer to reduce surface oxides

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999047731A1 (en) * 1998-03-20 1999-09-23 Semitool, Inc. Apparatus and method for electrolytically depositing copper on a semiconductor workpiece
US20030079995A1 (en) * 2000-03-27 2003-05-01 Novellus Systems, Inc. Dynamically variable field shaping element
CN102459717A (zh) * 2009-06-09 2012-05-16 诺发系统有限公司 用于电镀的方法及设备
US20120261254A1 (en) * 2011-04-15 2012-10-18 Reid Jonathan D Method and apparatus for filling interconnect structures
US20120292179A1 (en) * 2011-05-18 2012-11-22 Applied Materials, Inc. Electrochemical processor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112119511A (zh) * 2018-05-14 2020-12-22 微芯片技术股份有限公司 集成电路中的薄膜电阻器及制造方法
CN111241763A (zh) * 2018-11-29 2020-06-05 台湾积体电路制造股份有限公司 集成电路装置、集成电路共设计方法及集成电路模拟方法
US11669664B2 (en) 2018-11-29 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. System on chip (SOC) current profile model for integrated voltage regulator (IVR) co-design
CN111241763B (zh) * 2018-11-29 2023-12-08 台湾积体电路制造股份有限公司 集成电路装置、集成电路共设计方法及集成电路模拟方法
CN113106505A (zh) * 2020-01-13 2021-07-13 深圳市业展电子有限公司 一种提高电阻体高温防氧化性能的表面处理工艺及其电阻体

Also Published As

Publication number Publication date
TW201504483A (zh) 2015-02-01
TWI653367B (zh) 2019-03-11
KR20140144665A (ko) 2014-12-19

Similar Documents

Publication Publication Date Title
US20220336271A1 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
US10665503B2 (en) Semiconductor reflow processing for feature fill
CN106057730A (zh) 形成钴或镍互连结构的方法
CN101504932B (zh) 半导体器件及其制造方法
CN101030568B (zh) 半导体器件和金属互连
CN108695244B (zh) 用于在半导体装置中产生互连的方法
US9704717B2 (en) Electrochemical plating methods
US7276801B2 (en) Designs and methods for conductive bumps
JP5868968B2 (ja) 電子デバイスを製造する方法
US20150325477A1 (en) Super conformal metal plating from complexed electrolytes
TWI609456B (zh) 矽穿孔金屬化
US20140103534A1 (en) Electrochemical deposition on a workpiece having high sheet resistance
CN103426815B (zh) 用于部件填充的半导体反流处理
CN104241197A (zh) 在具有高薄层电阻的工件上的电化学沉积
US20060228934A1 (en) Conductive materials for low resistance interconnects and methods of forming the same
CN103426816B (zh) 用于高深宽比填充的半导体反流处理
KR20130121041A (ko) 고 종횡비 필을 위한 반도체 리플로우 프로세싱
TWI625773B (zh) 用於特徵塡充的半導體重流處理
WO2008134536A1 (en) Method for electrochemically depositing metal onto a microelectronic workpiece
KR20140111911A (ko) 화학적 직접 패턴 도금 상호연결 금속화 및 이에 의해 생산된 금속 구조물
KR20150014900A (ko) 구리 상호접속 라인들을 캡핑하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141224