CN101504932B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101504932B
CN101504932B CN2009101285214A CN200910128521A CN101504932B CN 101504932 B CN101504932 B CN 101504932B CN 2009101285214 A CN2009101285214 A CN 2009101285214A CN 200910128521 A CN200910128521 A CN 200910128521A CN 101504932 B CN101504932 B CN 101504932B
Authority
CN
China
Prior art keywords
film
copper alloy
metal
wiring
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101285214A
Other languages
English (en)
Other versions
CN101504932A (zh
Inventor
小浦由美子
北田秀树
小泽清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101504932A publication Critical patent/CN101504932A/zh
Application granted granted Critical
Publication of CN101504932B publication Critical patent/CN101504932B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及具有铜或铜合金制成的插塞与布线的改进的防铜扩散功能的半导体器件及其制造方法，其中该方法包括下述步骤：(a)在形成于半导体衬底上的含氧绝缘体的表面上形成阻挡金属层，该阻挡金属层由难熔金属、含难熔金属元素的合金或难熔金属元素的氮化物制成；(b)在该阻挡金属层上形成铜合金膜；以及(c)于在该阻挡金属层的部分表面区域上，该铜合金膜中的铜以及合金元素与该绝缘体中的氧相互扩散的条件下，执行热处理，以形成金属氧化膜。利用本发明，可以改进半导体器件的防扩散功能。

Description

半导体器件及其制造方法
本申请是申请日为2005年10月28日、申请号为200510118486.X、发明名称为“半导体器件及其制造方法”的发明专利申请的分案申请。
相关申请的交叉引用
本发明基于并要求2005年7月13日申请的日本专利申请No.2005-204409的优先权，在此通过参考援引其全部内容。
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地，涉及一种具有由铜或铜合金构成的插塞与布线的半导体器件及其制造方法。
背景技术
铜(Cu)被用作半导体集成电路装置的布线材料。与传统使用的铝(Al)相比，铜易于扩散到绝缘膜中，并且容易导致短路。此外，铜膜与绝缘膜的粘附力(adhesion)不足，并且在化学机械研磨(CMP)工艺的过程中容易剥落。而且，Cu比Al更易于氧化。此外，由于铜氧化膜不能抑制氧化分子的扩散，氧化容易扩展。
为了防止铜扩散并增强与绝缘膜的紧密粘附力，人们采用一种这样的结构，在该结构中在铜布线与绝缘膜之间插入由Ti、TiN、Ta、TaN、W、WN等制成的阻挡金属层。该阻挡金属层的材料具有高于铜的电阻率。当在通孔(特别是小直径的通孔)的内壁上形成阻挡金属层时，该阻挡金属层在截平面(plan cross section)中所占的比率变高了，并且电阻增加了。如果阻挡金属层被制得很薄以抑制电阻的增加，则难以保持足够的阻挡性能。
日本特公平7-60852号公报以及日本特开平11-54458公报中公开了形成解决上述问题的铜布线的方法。按照特公平7-60852中所公开的方法，在形成于层间绝缘膜中的布线沟槽内嵌入铜合金。执行热处理以使该铜合金中的合金元素与该绝缘膜中的氧反应以形成金属氧化膜。该金属氧化膜具有防止铜扩散和提高粘附力的功能。Al或Cr被用作该合金元素。
按照特开平11-54458中所公开的方法，在布线沟槽中形成薄铜合金层，然后在该布线沟槽中嵌入纯铜。执行热处理以使该铜合金中的合金元素与绝缘膜中的氧反应以形成金属氧化膜。该金属氧化膜具有防止铜扩散和提高粘附力的功能。Mg、Al、B、Ta、Te、Ti等被用作该合金元素。
发明内容
从以良好的再现性形成具有足够的防扩散功能的膜的角度来看，上述传统方法的某些方面有待改进。本发明的一个目的是提供一种能够提高防扩散功能的半导体器件及其制造方法。
按照本发明的第一方案，提供一种半导体器件的制造方法，其包括如下步骤：(a)在形成于半导体衬底上的含氧绝缘体的表面上形成铜合金膜，该铜合金膜包含除铜之外的至少两种金属元素；以及(b)在该铜合金膜上形成由纯铜或铜合金制成的金属膜；并进一步包括如下步骤：(c)在步骤(a)或(b)之后，在通过该绝缘体中的氧与该铜合金膜中的金属元素之间的反应而在该绝缘体的表面上形成金属氧化膜的条件下，执行热处理；其中：步骤(a)形成由包含至少三种元素的铜合金制成的该铜合金膜，所述至少三种元素包括除铜之外的至少两种金属元素。
按照本发明的第二方案，提供一种半导体器件的制造方法，其包括如下步骤：(a)在形成于半导体衬底上的含氧绝缘体的表面上形成阻挡金属层，该阻挡金属层由难熔金属、含难熔金属元素的合金或难熔金属元素的氮化物制成；(b)在该阻挡金属层上形成铜合金膜；以及(c)于在该阻挡金属层的部分表面区域上，该铜合金膜中的铜以及合金元素与该绝缘体中的氧相互扩散的条件下，执行热处理，以形成金属氧化膜。
按照本发明的第三方案，提供一种半导体器件，其包括：绝缘膜，其形成于半导体衬底上并由含氧绝缘体制成；凹槽，其形成于该绝缘膜中；导电元件，其嵌入该凹槽中并由铜或铜合金制成；以及金属氧化膜，其设置于该绝缘膜与该导电元件之间的界面处，包含铜以及除铜之外的至少两种金属元素，其中接触该金属氧化膜的该导电元件的部分区域由铜和该金属氧化膜的所述至少两种金属元素的合金制成。
按照本发明的第四方案，提供一种半导体器件，其包括：绝缘膜，其形成于半导体衬底上并由含氧绝缘体制成；凹槽，其形成于该绝缘膜中；阻挡金属层，其覆盖该凹槽的内表面，并由难熔金属、含难熔金属元素的合金或难熔金属元素的氮化物制成；以及铜合金膜，其形成于该阻挡金属层上，其中通过该铜合金膜中的金属元素与该绝缘膜中的氧的相互扩散以及反应在该绝缘体的部分表面区域中形成金属氧化物。
按照本发明的第五方案，提供一种半导体器件的制造方法，其包括如下步骤：(a)在形成于半导体衬底上并由含氧绝缘体制成的通孔层绝缘膜(vialayer insulating film)中形成通孔；(b)在该通孔层绝缘膜上形成第一铜合金膜，该第一铜合金膜填充该通孔；(c)去除该第一铜合金膜的不必要部分，并在该通孔中保留由铜合金制成的导电插塞(conductive plug)；(d)在该通孔层绝缘膜上形成由含氧绝缘体制成的布线层绝缘膜；(e)在该布线层绝缘膜中形成布线沟槽；(f)在该布线层绝缘膜中形成填充该布线沟槽的第二铜合金膜；以及(g)去除该第二铜合金膜的不必要部分，并在该布线沟槽中保留由铜合金制成的布线；并进一步包括如下步骤：(h)在步骤(b)之后，执行第一热处理，以通过该导电插塞的组成元素(constituentelement)与该通孔层绝缘膜中的氧之间的反应在该通孔层绝缘膜与该导电插塞之间的界面处形成通孔金属氧化膜；以及(i)在步骤(f)之后，执行第二热处理，以通过该布线的组成元素与该布线层绝缘膜中的氧的反应在该布线层绝缘膜与该布线之间的界面处形成布线金属氧化膜。
在第一方案和第三方案的方法及器件中，含铜以及两种金属元素的金属氧化膜具有防扩散功能。在第二和第四方案的方法及器件中，由于在阻挡性能不足的阻挡金属层的区域中形成金属氧化物，因此可以获得足够的阻挡性能。在第五方案，由于通过溅射、CVD、电镀等分别形成了导电插塞与布线，所以可以拓宽材料组合的选择范围。
附图说明
图1A至图1F为示出按照第一实施例的半导体器件的制造方法的中间制造工艺过程中的半导体器件的截面图，图1G为第一实施例的半导体器件的截面图。
图2A至图2C为示出按照第二实施例的半导体器件的制造方法的中间制造工艺过程中的半导体器件的截面图。
图3A至图3C为示出按照第三实施例的半导体器件的制造方法的中间制造工艺过程中的半导体器件的截面图，图3D为第三实施例的半导体器件的截面图。
图4A至图4C为示出按照第四实施例的半导体器件的制造方法的中间制造工艺过程中的半导体器件的截面图，图4D为第四实施例的半导体器件的截面图。
图5A为示出通过使用布线镀液所形成的Cu膜的SIMS分析结果的坐标图，图5B为示出通过使用通孔镀液所形成的Cu膜的SIMS分析结果的坐标图。
图6为示出通过使用布线镀液和通孔镀液所形成的Cu膜的杂质浓度的坐标图。
图7为示出评价样本的当前路径的可靠性评价结果的坐标图。
图8A至图8F为示出按照第五实施例的半导体器件的制造方法的中间制造工艺过程中的半导体器件的截面图。
具体实施方式
在说明本发明的实施例之前，将首先说明对当在含氧绝缘膜上形成多种铜合金的导电膜时所发生的相互扩散现象的研究。本发明人研究了当在二氧化硅等的含氧绝缘膜上形成铜合金的导电膜时，在该含氧绝缘膜与该导电膜的界面处所形成的金属氧化膜的特性。已经发现铜合金的合金元素可分类为以下三组。
第一组包括Al、Mg、Mn以及Cr。当在二氧化硅膜上形成包含这些金属作为合金元素的铜合金并执行热处理时，膜厚变化小，可形成薄金属氧化膜。通过控制热处理温度，可以以良好的再现性控制该金属氧化膜的厚度。与由包含其它组中的金属作为合金元素的铜合金制成的金属氧化膜相比，该金属氧化膜具有更高的防氧扩散功能(oxygen diffusion preventive function)。因此，第一组对于防止铜的氧化很有效。但是，与包含其它组中的金属作为合金元素的铜合金相比，第一组提供的防铜扩散功能是不足的。
第二组包括Ti、Ta以及Zr。与通过使用包含其它组中的金属作为合金元素的铜合金相比，通过使用含这些金属作为合金元素的铜合金，可以形成具有更高防铜扩散功能的金属氧化膜。但是，防氧扩散功能低于使用含第一组中的金属的铜合金。在使用难熔金属作为合金元素的情况下，这种特性可以认为是普遍存在的。如果使用Ti和Ta作为合金元素，则难以通过热处理降低铜合金的电阻。
第三组包括Sn、In、Zn、Ni以及Co。如果使用包含这些金属的铜合金，则不能形成具有足够高的防铜扩散功能的金属氧化膜。但是，所形成的金属氧化膜的电阻率(约1×104Ω·cm)低于使用包含其它组中的金属的铜合金的金属氧化膜的电阻率。CuSn、CuZn、CuNi以及CuCo具有可通过镀覆法(plating method)形成的特性。当采用镀覆法时，可很容易地在具有大深宽比的沟槽与通孔的内表面上形成厚度均匀的膜。
包含第一至第三组的金属的铜合金的抗电迁移性和抗应力迁移性优于纯铜。包含第二组中的金属的铜合金的抗应力迁移性最优异，而包含第一组中的金属的铜合金优于包含第三组中的金属的铜合金。
参照图1A至图1G，将说明按照第一实施例的半导体器件的制造方法。
如图1A所示，在由硅制成的半导体衬底1的表面层中形成浅沟槽隔离(STI)结构的元件隔离绝缘膜2以限定有源区。在有源区中形成MOS晶体管3。该MOS晶体管3由源极区3S、漏极区3D、栅极绝缘膜3I以及栅电极3G构成。
在该半导体衬底1上形成厚度为300nm的由二氧化硅制成的层间绝缘膜10以及厚度为50nm的由SiOC制成的保护膜11，来覆盖该MOS晶体管3。通过该保护膜11和层间绝缘膜10形成通孔，在该通孔的底部暴露该漏极区3D的部分表面。在该通孔中嵌入由钨(W)制成的导电插塞13。在该导电插塞13与该通孔的内表面之间形成由厚度为25nm的TiN制成的阻挡金属层12。
可以通过公知的光刻、蚀刻、化学气相沉积(CVD)、化学机械研磨(CMP)等形成该结构。
在该保护膜11上形成由多孔硅制成的层间绝缘膜15。举例来说，可利用纳米聚类硅石(NCS)通过涂层法形成该层间绝缘膜15，该纳米聚类硅石为低介电常数的材料，并且可从催化剂与化学工业有限公司(Catalysts &Chemicals Industries Co.Ltd.)获得。除多孔硅之外，也可以使用有机聚合物绝缘材料，例如陶氏化学公司(The Dow Chemical Company)制造的SiLK。这些材料包含作为组成元素的氧。在该层间绝缘膜15中形成布线沟槽15a。该布线沟槽15a到达该层间绝缘膜15的底面。该导电插塞13的上表面暴露于该布线沟槽15a的底部上。
形成覆盖该布线沟槽15a的内表面以及该层间绝缘膜15的上表面的铜合金的第一膜16。在该第一膜16上，形成由不同于该第一膜16的铜合金制成的第二膜17。将在后文说明该第一膜16与该第二膜17的具体材料及成膜方法。举例来说，该第一膜16与该第二膜17的厚度均为5nm。通过电解镀覆法在该第二膜17上形成由纯铜(Cu)或铜合金制成的金属膜18。将有机磺酸作为添加剂之一添加至镀液中。将该金属膜18的厚度设定为足以使该金属膜18完全填充该布线沟槽15a的内部。该金属膜18的铜合金可以为CuZn、CuSn、CuNi、CuCo、CuMn或CuSnZn。当该金属膜18由铜合金制成时，与该金属膜由纯铜制成的情况相比，可以提高该金属膜18的抗应力迁移性。
在形成该金属膜18之后，在氢与氮的体积比为5∶95的还原气氛中在300℃下执行热处理约30分钟。
图1B为该热处理之后的截面图。在图1B及随后的图中，未示出衬底1与MOS晶体管3。该第一膜16与第二膜17中的合金元素相互扩散以形成膜21，该膜21由包含除铜之外的两种合金元素的三元素铜合金制成。铜合金中的金属元素与该层间绝缘膜15以及保护膜11中的氧元素反应，以在该铜合金膜21与层间绝缘膜15之间的界面处以及在该铜合金膜21与保护膜11之间的界面处形成金属氧化膜20。在该铜合金膜21与导电插塞13之间的界面处不形成金属氧化膜。
如图1C所示，通过CMP去除在高于该层间绝缘膜15的上表面的位置(level)处沉积的该金属氧化膜20、铜合金膜21以及金属膜18。在该CMP工艺中，可以使用氮化硅或碳化硅制成的膜作为研磨停止膜。因此，在该布线沟槽15a中保留导电元件(布线)25，该导电元件由该铜合金膜21与金属膜18构成。在该布线25与层间绝缘膜15之间的界面处以及在该布线25与保护膜11之间的界面处保留该金属氧化膜20。
如图1D所示，通过CVD形成SiOC的覆盖膜30。在该覆盖膜30上形成通孔层绝缘膜31。该通孔层绝缘膜31由与下面的层间绝缘膜15相同的材料及方法形成。
如图1E所示，穿过该通孔层绝缘膜31与覆盖膜30形成通孔32。将导电插塞33嵌入该通孔32中。可以通过与图1A至图1C所示的形成该布线25的相同方法来形成该导电插塞33。因而，在该导电插塞33与通孔层绝缘膜31之间的界面处以及在该导电插塞33与覆盖膜30之间的界面处形成通孔金属氧化膜34。该导电插塞33由覆盖该通孔32的内表面的铜合金膜33b以及填充该通孔32中的剩余空间的插塞主体33a构成。该铜合金膜33b接触该通孔金属氧化膜34并由构成该通孔金属氧化膜34的铜和两种金属元素的合金制成。
该导电插塞33直接连接至下面的布线25，而不涉及该通孔金属氧化膜34。
如图1F所示，在该通孔层绝缘膜31上形成覆盖膜40以及布线层绝缘膜41。该覆盖膜40以及布线层绝缘膜41分别由与下面的覆盖膜30和通孔层绝缘膜31相同的材料来制成。在该布线层绝缘膜41和覆盖膜40中形成布线沟槽42，暴露该导电插塞33的上表面。
通过类似于图1A至图1C所示的形成该布线25的方法将布线43嵌入该布线沟槽42中。在该布线43与布线层绝缘膜41之间的界面处、该布线43与覆盖膜40之间的界面处、以及该布线43与通孔层绝缘膜31之间的界面处形成布线金属氧化膜44。该布线43由覆盖该布线沟槽42内表面的铜合金膜43b以及填充该布线沟槽42中的剩余空间的布线主体43a构成。该铜合金膜43b接触该布线金属氧化膜44并包含作为铜合金元素来构成该布线金属氧化膜44的除铜之外的两种金属元素。
该布线43直接接触下面的导电插塞33，而不涉及该布线金属氧化膜44。
如图1G所示，在该布线层绝缘膜41上形成覆盖膜50以及层间绝缘膜51。该覆盖膜50以及层间绝缘膜51分别由与下面的覆盖膜40和布线层绝缘膜41相同的材料的制成。通过公知的双镶嵌法(dual damascene method)在该覆盖膜50以及层间绝缘膜51的双层结构中形成布线54。以下将简述形成该布线54的方法。
首先，在该覆盖膜50以及层间绝缘膜51的双层结构中形成布线沟槽52和通孔53。该布线沟槽52在深度方向到达该层间绝缘膜51的中间位置。该通孔53暴露下面的布线43的部分上表面。通过类似于图1A至图1C所示的形成该布线25的方法将布线54嵌入该布线沟槽52以及通孔53中。在该布线54与层间绝缘膜51之间的界面处以及该布线54与覆盖膜50之间的界面处形成金属氧化膜55。该布线54由覆盖该布线沟槽52和通孔53的内表面的铜合金膜54b以及填充该布线沟槽52和通孔53中的剩余空间的布线主体54a构成。该铜合金膜54b接触该金属氧化膜55并包含作为铜合金元素来构成该金属氧化膜55的除铜之外的两种金属元素。
接着，将说明通过图1B所示的工艺形成的金属氧化膜20的效果。图1G所示的通孔金属氧化膜34、布线金属氧化膜44以及金属氧化膜55提供与以下所述效果相同的效果。
在第一实施例中，图1A所示的第一膜16和第二膜17由彼此不同的铜合金制成。因此，金属氧化膜20包含除铜之外的至少两种金属元素。相比包含一种金属元素的金属氧化膜的情况，其可以改进防扩散功能。例如，作为该第一膜16和第二膜17的铜合金的合金元素，至少可以使用从Al、Mg、Mn、Cr、Ti、Ta、Zr、Sn、In、Zn、Ni和Co构成的组中选出的一种元素。通过利用该第一膜16和第二膜17的铜合金的合金元素的优选组合，可获得进一步改进的效果。下面将对这些优选组合进行说明。
首先考虑图1A所示的第一膜16和第二膜17的其中之一由包含从Al、Mg、Mn和Cr构成的组中选出的一种金属的铜合金制成，而另一膜由包含从Ti、Ta和Zr构成的组中选出的一种金属的铜合金构成的情况。该第一膜16和第二膜17均可通过溅射或化学气相沉积形成。在这种情况下，金属氧化膜20既包含从Al、Mg、Mn和Cr构成的组中选出的元素，又包含从Ti、Ta和Zr构成的组中选出的元素。由于其包含Al、Mg、Mn或Cr，该金属氧化膜20表现出对氧的高阻挡性能，并且由于其包含Ti、Ta或Zr，所以该金属氧化膜20表现出对铜的高阻挡性能。
如果包含从Al、Mg、Mn和Cr构成的组中选出的一种元素的膜相对较厚，可相对地改进对氧的阻挡性能。相反，如果包含从Ti、Ta和Zr构成的组中选出的一种元素的膜相对较厚，可相对地改进对铜的阻挡性能。
在布线25与下面的导电插塞13之间的界面处不包含传统的阻挡金属层，并且该布线与下面的导电插塞互相直接接触，从而可以抑制接触电阻的增加。
使用TiN等的传统的阻挡金属膜要求厚度至少为约10nm，以获得足够的防扩散效果。在上述第一实施例中，图1A所示的该第一膜16和第二膜17的总厚度约为10nm，而该金属氧化膜20的厚度小于该厚度。该铜合金膜21的电阻率低于传统的阻挡金属层。因此，其能够抑制布线和导电插塞的电阻增加。特别地，与布线相比，在导电插塞33的截平面中，阻挡金属膜所占面积与总面积的比例较大。通过使用该通孔金属氧化膜34替代传统的阻挡金属膜，可以期待显著的效果。
接下来考虑第一膜16由包含从Al、Mg、Mn、Cr、Ti、Ta和Zr构成的组中选出的一种元素的合金制成，而第二膜17由包含从CuSn、CuZn、CuNi、CuCo和CuSnZn构成的组中选出的铜合金制成的情况。在这种情况下，该第一膜16可通过溅射或化学气相沉积形成，而该第二膜17可通过镀覆法形成。当采用镀覆法时，即使在具有大深宽比的凹槽的内表面上也可以以良好的再现性形成厚度均匀的膜。因此，即使该第一膜16的厚度不均匀，也可以通过形成该第二膜17来防止由不规则膜厚所造成的防扩散效果以及紧密粘附力的降低。在这种情况下，优选形成厚度大于第一膜16的第二膜17。例如，第一膜16的厚度设定为4nm，而第二膜17的厚度设定为6nm。
如果铜合金的第一膜16和第二膜17的合金元素的浓度太高，电阻率会变高。为了抑制电阻率的上升，优选将除铜之外的合金元素的浓度设定为5.0原子％(atom％)或更低。如果合金元素的浓度太低，金属氧化膜的防扩散功能就会降低。为了获得足够的防扩散功能，优选将除铜之外的合金元素的浓度设定为0.01原子％或更高。
在上述实施例中，在还原气氛中于约300℃下执行从图1A所示的状态至图1B所示的状态的热处理工艺约30分钟。该还原气氛并不是必需的，因为在图1C所示的后面的工艺中通过CMP去除该热处理过程中的暴露表面。例如，可在惰性气体气氛或在大气中执行该热处理。将该热处理温度设定为形成金属氧化膜20的温度。如果该热处理温度太低，花费的时间就很长，反之如果该热处理温度太高，将对已形成的半导体元件产生不利影响。因此，优选将该热处理温度设定为大于等于100℃到小于等于400℃。优选地，热处理时间取决于该热处理温度。将该热处理时间设定为用于形成具有足够阻挡性能的金属氧化膜20的必要且足够的时间。
可在形成第二膜17之后且在形成金属膜18之前执行用于形成金属氧化膜20的热处理。在这种情况下，该热处理气氛优选为真空气氛、还原气氛或惰性气体气氛，以防止暴露表面被氧化。
接下来，将参照图2A至2C说明按照第二实施例的半导体器件制造方法。
图2A所示的保护膜11以及下面各层的结构与图1A所示的第一实施例相同。在第二实施例中，形成单一的第三膜60，而不是两层膜，即不是由图1A所示的工艺所形成的第一实施例的第一膜16和第二膜17。层间绝缘膜15和金属膜18的结构与第一实施例的相同。
该第三膜60由包含除铜之外的两种合金元素的三元素铜合金制成，并可以通过溅射或化学气相沉积来形成。该合金元素与第一实施例的第一膜16和第二膜17的铜合金的合金元素相同。该第三膜60的厚度几乎等于第一实施例的第一膜16和第二膜17的总厚度。
如图2B所示，执行热处理以在层间绝缘膜15与第三膜60之间的界面处以及保护膜11与第三膜60的界面处形成金属氧化膜20。
该热处理条件与形成图1B所示的第一实施例的金属氧化膜20的热处理条件相同。
如图2C所示，通过CMP去除在高于该层间绝缘膜15的上表面的位置处沉积的该金属膜18、第三膜60以及金属氧化膜20。
该第三膜60优选包含从Al、Mg、Mn、Cr、Ti、Ta、Zr、Sn、In、Zn、Ni和Co构成的组中选出的至少两种元素作为除铜之外的合金元素。在第二实施例中，该第三膜60包含图1A所示的第一实施例的第一膜16和第二膜17中所包含的合金元素，从而该金属氧化膜20具有与图1C所示的第一实施例的金属氧化膜20相同的成分。因而，可获得与第一实施例相同的效果。
如果该合金元素包含从Al、Mg、Mn和Cr构成的组中选出的至少一种元素并且包含从Ti、Ta和Zr构成的组中选出的至少一种元素，就可获得对于铜以及氧而言足够的防扩散效果。
如同第一实施例的第一膜16和第二膜17，第三膜60的合金元素的浓度优选为0.01～5.0原子％。如果在Al、Mg、Mn和Cr构成的组中的金属浓度相对增加，可相对地增强防氧扩散功能。不同的是，如果在Ti、Ta和Zr构成的组中的金属浓度相对增加，则可相对地增强防铜扩散功能。
接下来，将说明第二实施例的改进。在第二实施例中，图2A所示的第三膜60由三元素铜合金制成。在该改进的实施例中，第三膜60由两元素铜合金制成。此外，尽管第二实施例的金属膜18由纯铜或铜合金制成，但该改进实施例中的金属膜由不同于该第三膜60的铜合金的一种铜合金制成。该第三膜60的厚度设定为约5nm。
在沉积该金属膜18之后，执行热处理。利用该热处理，构成该第三膜60的金属元素以及构成该金属膜18的金属元素与包含在该层间绝缘膜15以及该保护膜11中的氧发生反应，从而形成金属氧化膜20。其后，如同第二实施例一样，执行CMP以仅保留布线沟槽中的布线。
在使用该修改实施例的制造方法的情况下，图2C所示的金属膜18由铜合金制成。尽管该第三膜60在其形成后的瞬时由两元素铜合金制成，但通过随后的热处理利用该金属膜18中的合金元素的扩散，该第三膜60变为由三元素铜合金制成。该金属氧化膜20包含铜和构成该金属膜18的除铜之外的合金元素，以及其它金属元素，即其形成后除铜之外的合金元素立即构成该第三膜60。
该第三膜60和金属膜18的除铜以外的合金元素可从Al、Mg、Mn、Cr、Ti、Ta、Zr、Sn、In、Zn、Ni和Co构成的组中选择。如果该第三膜60和金属膜18的其中之一包含从Al、Mg、Mn和Cr构成的组中选出的至少一种金属，而另一膜包含从Ti、Ta和Zr构成的组中选出的至少一种金属，就可获得对于铜以及氧而言足够的防扩散效果。
接着，将参照图3A至图3D说明按照第三实施例的半导体器件制造方法。
图3A所示的保护膜11以及下面各层的结构与图1A所示的第一实施例相同。在该保护膜11上形成层间绝缘膜15，并在该层间绝缘膜15中形成布线沟槽15a。该层间绝缘膜15由与图1A所示的第一实施例的层间绝缘膜15相同的材料制成。形成覆盖该布线沟槽15a的内表面以及该层间绝缘膜15的上表面的阻挡金属层70，该阻挡金属层由难熔金属、含难熔金属的合金、或难熔金属的氮化物制成。难熔金属可以为Ta、Ti、W等。举例来说，可通过溅射或化学气相沉积来沉积该阻挡金属层70。
举例来说，通过溅射或化学气相沉积在该阻挡金属层70上形成由铜合金制成的第四膜71。该第四膜71优选包含从Al、Mg、Mn、Cr、Ti、Ta、Zr、Sn、In、Zn、Ni和Co构成的组中选出的至少一种元素作为合金元素。如同图2A所示的第二实施例的第三膜60一样，该第四膜可由包含除铜之外的至少两种合金元素的三元素铜合金制成。在该第四膜71上形成金属膜18。该金属膜18由铜合金或纯铜制成，该铜合金或纯铜能够如图1A所示的第一实施例的金属膜18一样镀覆形成。在形成该金属膜18之后，执行热处理。
图3B为该热处理之后的截面图。优选地，电阻率高于铜合金的该阻挡金属层70尽可能地薄，以降低电阻。随着该阻挡金属层70变薄，由于不规则的膜厚可能会形成防扩散功能不足的区域。在该防扩散功能不足的区域中，该第四膜71中的铜以及合金元素与该层间绝缘膜15中的氧相互扩散，从而形成金属氧化区72。该金属氧化区72具有防铜和氧扩散的功能。
如图3C所示，通过CMP去除在高于该层间绝缘膜15的上表面的位置处沉积的该阻挡金属层70、第四膜71以及金属膜18。保留在布线沟槽15a中的该阻挡金属层70、第四膜71以及金属膜18构成布线25。
如图3D所示，通过双镶嵌法在层间绝缘膜15和布线25上顺序地形成导电插塞33、布线43以及布线54。这些绝缘膜中的覆盖膜30、通孔层绝缘膜31、覆盖膜40、布线层绝缘膜41、覆盖膜50、层间绝缘膜51以及通孔和布线沟槽的结构及制造方法与图1G所示的第一实施例相同。导电插塞33以及布线43和布线54的制造方法与下面的布线25的制造方法相同。在各布线层中，在阻挡金属层较薄且防扩散功能不足的区域内形成金属氧化区。
在第三实施例中，由于以自对准方式形成金属氧化区72，即使在阻挡金属层70中形成防扩散功能不足的区域，也可以保持足够的防扩散功能。如果不设置第四膜，则要求阻挡金属层70的厚度至少约为10nm，以获得足够的防扩散功能。不同的是，在第三实施例中，阻挡金属层可制得更薄。例如，即使阻挡金属层70的厚度设定为5nm或更薄，也可以保持足够的防扩散功能。由于阻挡金属层变薄了，所以可以降低导电插塞和布线的电阻。
如同图1A所示的第一实施例的第一膜16和第二膜17一样，第四膜71中的合金元素的浓度优选设定为0.01～5原子％。
接下来，将参照图4A至图4D说明按照第四实施例的半导体器件制造方法。在第四实施例中，省略了图3A所示的第三实施例的形成第四膜71的工艺。
如图4A所示，在阻挡金属层70上直接形成金属膜18。该金属膜18由能够通过溅射或镀覆形成的铜合金(例如CuSn、CuZn、CuNi、CuCo、CuMn以及CuSnZn)制成。在形成该金属膜18之后，执行热处理。该热处理条件与由图1B所示的工艺所形成的第一实施例的金属氧化膜20的热处理条件相同。
如图4B所示，以自对准方式在阻挡金属层70的防扩散功能不足的区域内形成金属氧化区72。在第三实施例中，图3B所示的第四膜71中的合金元素与层间绝缘膜15中的氧进行反应，从而形成金属氧化区72。在第四实施例中，金属膜18中的合金元素与层间绝缘膜15中的氧进行反应。因此，在第四实施例中，金属膜18不是由纯铜而是由铜合金制成的。
如图4C所示，通过CMP去除在高于该层间绝缘膜15的上表面的位置处沉积的该阻挡金属层70以及金属膜18。由此在布线沟槽15a中形成由金属膜18与阻挡金属层70制成的布线25。
如图4D所示，通过双镶嵌法在层间绝缘膜15和布线25上顺序地形成导电插塞33、布线43以及布线54。这些绝缘膜中的覆盖膜30、通孔层绝缘膜31、覆盖膜40、布线层绝缘膜41、覆盖膜50、层间绝缘膜51以及通孔和布线沟槽的结构及制造方法与图1G所示的第一实施例相同。导电插塞33以及布线43和布线54的制造方法与下面的布线25相同。在各布线层中，在阻挡金属层较薄并且防扩散功能不足的区域内形成金属氧化区。
同样，在第四实施例中，由于阻挡金属层可以制得很薄，所以可以降低导电插塞和布线的电阻。
在第四实施例中，由于不必形成图3A所示的第三实施例的第四膜71，因此可以将成膜工艺的数目减少一个。但是，在第四实施例中，存在不能由纯铜形成金属膜18的限制。如果降低其电阻率很重要的话，就采用第三实施例的布线层结构，以形成由纯铜制成的布线层。如果布线电阻率不重要的话，例如如果该布线可制得较厚，从减少工艺数目的角度来看，采用第四实施例的结构是有益的。
下面将参照图5至图7说明通过镀覆法形成导电插塞和布线的优选条件。
作为用于形成图1E所示的第一实施例的嵌入通孔32中的导电插塞的镀液，举例来说，使用美国罗门哈斯公司(Rohm & Hass Company)(其前身为希普励公司(Shipley Company L.L.C))生产的镀液。该镀液包含5-10ml/l的用于增加成膜速度的促进剂，1-5ml/l的用于降低成膜速度的抑制剂，以及1-3ml/l的用于使膜表面平滑的平整剂(leveler)。作为用于形成图1F所示的嵌入布线沟槽42中的布线的镀液，举例来说，使用乐思化学有限公司(Enthone Inc)生产的镀液。该镀液包含5-10ml/l的促进剂，1-5ml/l的抑制剂，以及1-3ml/l的平整剂。
促进剂主要是硫化合物，其促进生长面上的成核。平整剂为胺化合物，并包含氮、碳、氯等。由于平整剂具有偶极子，它移动至其上积聚电场的区域，并弱化该区域中的电场。
图5A和图5B为示出通过上述镀液所形成的导电插塞及布线的Cu膜的杂质浓度的二次离子质谱法(SIMS)测量结果的坐标图。横坐标代表从分析开始起的经过时间，其单位为“分钟”，左纵坐标代表杂质浓度，其单位为“原子/立方厘米(atoms/cm3)”。右纵坐标代表所检测的二次离子的数目，其单位为“离子/秒(ions/s)”。横坐标对应于Cu膜在深度方向的位置。符号Cu、N、C、O、S以及Cl所指示的折线分别代表铜、氮、碳、氧、硫以及氯的杂质浓度。
图6示出了在Cu膜深度方向的平均的杂质元素浓度。左边的五个条形图代表用于布线的Cu膜的杂质浓度，右边的五个条形图代表用于导电插塞的Cu膜的杂质浓度。可以看到用于布线的Cu膜的杂质浓度高于用于导电插塞的Cu膜的杂质浓度。布线Cu膜的碳、氧、氮、硫以及氯的总杂质浓度约为1×1020原子/立方厘米，而导电插塞Cu膜的总杂质浓度约为1×1018原子/立方厘米。这两个杂质浓度间相差两个数量级。这可认为是，用以形成导电插塞的镀液中的总杂质原子浓度低于用以形成布线的镀液中的总杂质原子浓度。
图7示出了评价样本的可靠性评价试验的结果，其中各评价样本具有多个串联连接的导电插塞及布线。横坐标代表从预定电流流经各评价样本起的经过时间，其单位为“小时”，而纵坐标代表失效发生的累积概率。制备两组样本：评价样本组W，通过使用布线镀液形成该组样本的导电插塞及布线；和评价样本组V，通过使用通孔镀液形成该组样本的导电插塞，并且通过使用布线镀液形成其布线。即，样本组V的导电插塞的杂质浓度低于布线。对于组W和组V各评价20个样本。图7中，直线W和直线V分别指示组W和组V的评价样本的测量结果。
在供电300小时后，在组W的14个样本中发生电连续性失效(electricalcontinuity failure)，而在组V的3个样本中发生电连续性失效。该电连续性失效是由电迁移导致的。在110℃的温度下，组W的样本的最大允许电流密度约为1.6×105安培/平方厘米(A/cm2)，而组V的样本的最大允许电流密度约为1.5×106安培/平方厘米。
由该评价结果可见，通过将导电插塞的Cu的杂质浓度设定为低于布线的Cu的杂质浓度，可提高抗电迁移性和最大允许电流密度。该抗电迁移性的提高可归因于由于将导电插塞的杂质浓度设定得较低而难以在该导电插塞中形成空穴(voids)。
可认为，如果布线的Cu与导电插塞一样具有高纯度，也可以获得与组V相同程度的抗电迁移性。但是，已经发现如果使布线具有高纯度，那么该布线的抗应力迁移性降低。这可归因于由于高纯度而使该布线中的空穴在经过累积热后可能会扩散。
在上述实施例中，将导电插塞的Cu的杂质浓度设定得相对较低，而将布线的Cu的杂质浓度设定得相对较高。由于导电插塞的体积小于布线的体积，所以导电插塞受抗应力迁移性降低的影响较小。因此，如图7所示，当保持高抗电迁移性时可保证足够的抗应力迁移性。
布线的体积大于导电插塞的体积，并且布线与层间绝缘膜的接触面积宽于导电插塞与层间绝缘膜的接触面积。因此可认为，在布线中可能会发生应力迁移。为了提高布线的抗应力迁移性，优选布线的杂质浓度增加为大于导电插塞。通过使用CuSn合金或CuSnZn合金而不使用纯铜，可以提高抗应力迁移性和抗电迁移性。
为了获得降低导电插塞的杂质浓度的足够效果，优选地，导电插塞的碳、氧、氮、硫以及氯的总杂质原子浓度为布线的总杂质原子浓度的十分之一或更小。优选地，导电插塞的总杂质原子浓度低于1×1019cm-3，而布线的总杂质原子浓度高于1×1019cm-3。
该评价是对纯铜的布线和导电插塞做出的。在布线和导电插塞由包含作为主要成分的铜的铜合金制成的情况下，也可以预期到相同的效果。
在上述实施例中，将用于形成导电插塞的镀液的杂质原子浓度设定为低于用于形成布线的镀液的杂质原子浓度，由此设定导电插塞的杂质浓度低于布线的杂质浓度。可认为，通过改变流入相同镀液的电流振幅可以调节镀铜的杂质浓度。
接下来，将参照图8A至图8F说明按照第五实施例的半导体器件制造方法。
图8A所示的具有层间绝缘膜15和布线25以及下面各层的层结构与中间制造工艺中的图1C所示的第一实施例的半导体器件的层结构相同。通过与图1D所示的第一实施例相同的方法，在层间绝缘膜15上沉积覆盖膜30和通孔层绝缘膜31。穿过该覆盖膜和该通孔层绝缘膜形成通孔32。在该通孔32的底部上暴露布线25的部分上表面。
在该通孔层绝缘膜31上沉积铜合金膜80。将该铜合金膜80沉积至足以完全填充通孔32的厚度。该铜合金膜80由从CuAl、CuMg、CuMn、CuCr、CuTi、CuTa、CuZr、CuSn、CuIn、CuZn、CuNi以及CuCo构成的组中选出的一种铜合金制成，并利用铜合金靶通过溅射形成。
如图8B所示，通过CMP去除在高于该通孔层绝缘膜31的上表面的位置处沉积的铜合金膜80。在该通孔32中保留铜合金制成的导电插塞80a。
如图8C所示，在还原气氛中执行400℃的热处理，以在该导电插塞80a与通孔层绝缘膜31之间的界面处以及该导电插塞80a与覆盖膜30之间的界面处形成通孔金属氧化膜80b。当该导电插塞80a中的合金元素与该通孔层绝缘膜31以及覆盖膜30中的氧发生反应时，形成该通孔金属氧化膜80b。
如图8D所示，在该通孔层绝缘膜31上沉积覆盖膜40以及布线层绝缘膜41。通过与形成图1F所示的第一实施例的覆盖膜40以及布线层绝缘膜41相同的方法来形成这两层。形成到达该通孔层绝缘膜31的上表面的布线沟槽42。在该布线沟槽42的底部上暴露导电插塞80a的上表面。在该布线层绝缘膜41上沉积铜合金膜83。将该铜合金膜83沉积至足以完全填充布线沟槽42的厚度。该铜合金膜83由从CuAl、CuMg、CuMn、CuCr、CuTi、CuTa、CuZr、CuSn、CuIn、CuZn、CuNi以及CuCo构成的组中选出的一种铜合金制成，并包含从C、S、N、O以及Cl构成的组中选出的至少一种杂质元素。可利用含杂质的铜合金靶通过溅射形成该合金膜。
如图8E所示，通过CMP去除在高于该布线层绝缘膜41的上表面的位置处沉积的铜合金膜83。在该布线沟槽42中保留铜合金制成的布线83a。
如图8F所示，在还原气氛中执行400℃的热处理，以在该布线83a与布线层绝缘膜41之间的界面处、该布线83a与覆盖膜40之间的界面处、以及该布线83a与通孔层绝缘膜31之间的界面处形成布线金属氧化膜83b。
在第五实施例中，通孔金属氧化膜80b和布线金属氧化膜83b具有防扩散功能。由于布线83a包含杂质，因此可提高抗应力迁移性。由于导电插塞80a不含杂质，因此可防止电阻增加。
在第五实施例中，由于通过溅射形成导电插塞80a和布线83a，与通过镀覆形成导电插塞和布线的情况相比，可以更高精确度地控制杂质的种类和浓度。
在第五实施例中，尽管未在导电插塞80a中掺杂，但如果必要可掺杂所需的杂质。在这种情况下，对导电插塞80a而言主要的要求是低电阻，而对布线83a而言主要的要求是高抗应力迁移性。因此，优选将导电插塞80a的杂质浓度设定为低于布线83a的杂质浓度。
以上已结合优选实施例说明了本发明。但本发明并不仅限于上述实施例。对于本技术领域的技术人员而言，很明显可做出其它多种修改、改进、组合等。

Claims (13)

1.一种半导体器件的制造方法，包括如下步骤：
在含氧绝缘体中形成凹槽，所述绝缘体形成于半导体衬底上；
(a)在所述绝缘体的表面上以及所述凹槽的内表面上形成阻挡金属层，该阻挡金属层由难熔金属、含难熔金属元素的合金或难熔金属元素的氮化物制成；
(b)在该阻挡金属层上形成包含铜合金的金属膜，所述凹槽填充有所述金属膜；以及
(c)于在该阻挡金属层的部分表面区域上，该铜合金中的铜以及合金元素与该绝缘体中的氧相互扩散的条件下，执行热处理，以形成金属氧化膜。
2.按照权利要求1所述的半导体器件的制造方法，其中：该金属膜包含从Al、Mg、Mn、Cr、Ti、Ta、Zr、Sn、In、Zn、Ni和Co构成的组中选出的至少一种元素。
3.按照权利要求1所述的半导体器件的制造方法，其中：所述金属膜包括布线膜以及位于所述阻挡金属层与所述布线膜之间的中间膜，形成与该凹槽的内表面相符合的该阻挡金属层以及该中间膜，并且该凹槽填充有所述布线膜，该中间膜由铜合金制成，且该布线膜由铜或者不同于该中间膜的铜合金的铜合金制成。
4.按照权利要求3所述的半导体器件的制造方法，其中：通过镀覆法形成该金属膜，用于形成该金属膜的镀液包含从碳、氧、氮、硫以及氯构成的组中选出的至少一种原子，并且在该金属膜中包含从该镀液中的碳、氧、氮、硫以及氯构成的该组中选出的至少一种原子作为杂质。
5.按照权利要求4所述的半导体器件的制造方法，其中：该凹槽为布线沟槽，并且在该金属膜中的碳原子、氧原子、氮原子、硫原子以及氯原子的总原子浓度变为1×1019cm-3或更高的条件下，执行镀覆法。
6.按照权利要求1所述的半导体器件的制造方法，其中：在步骤(b)中，通过镀覆法形成该金属膜，用于形成该金属膜的镀液包含从碳、氧、氮、硫以及氯构成的组中选出的至少一种原子，并且在该金属膜中包含从该镀液中的碳、氧、氮、硫以及氯构成的该组中选出的至少一种原子作为杂质。
7.按照权利要求6所述的半导体器件的制造方法，其中：该凹槽为布线沟槽，并且在该金属膜中的碳原子、氧原子、氮原子、硫原子以及氯原子的总原子浓度变为1×1019cm-3或更高的条件下，执行镀覆法。
8.一种半导体器件，包括：
绝缘膜，其形成于半导体衬底上并由含氧绝缘体制成；
凹槽，其形成于该绝缘膜中；
阻挡金属层，其覆盖该凹槽的内表面，并由难熔金属、含难熔金属元素的合金或难熔金属元素的氮化物制成；以及
填充所述凹槽的布线，所述布线包括形成于该阻挡金属层上的铜合金，
其中通过该铜合金中的金属元素与该绝缘膜中的氧之间的相互扩散以及反应在该绝缘体的部分表面区域中形成金属氧化物。
9.一种半导体器件的制造方法，包括如下步骤：
(a)在形成于半导体衬底上并由含氧绝缘体制成的通孔层绝缘膜中形成通孔；
(b)在该通孔层绝缘膜上形成第一铜合金膜，该第一铜合金膜填充该通孔；
(c)去除该第一铜合金膜的不必要部分，并在该通孔中保留由铜合金制成的导电插塞；
(d)在该通孔层绝缘膜上形成由含氧绝缘体制成的布线层绝缘膜；
(e)在该布线层绝缘膜中形成布线沟槽；
(f)在该布线层绝缘膜中形成填充该布线沟槽的第二铜合金膜；以及
(g)去除该第二铜合金膜的不必要部分，并且在该布线沟槽中保留由铜合金制成的布线；并进一步包括如下步骤：
(h)在步骤(b)之后，执行第一热处理，以通过该第一铜合金膜的组成元素与该通孔层绝缘膜中的氧之间的反应在该通孔层绝缘膜与该导电插塞之间的界面处形成通孔金属氧化膜；以及
(i)在步骤(f)之后，执行第二热处理，以通过该第二铜合金膜的组成元素与该布线层绝缘膜中的氧之间的反应在该布线层绝缘膜与该布线之间的界面处形成布线金属氧化膜。
10.按照权利要求9所述的半导体器件的制造方法，其中：该第一铜合金膜和该第二铜合金膜分别由从CuAl、CuMg、CuMn、CuCr、CuTi、CuTa、CuZr、CuSn、CuIn、CuZn、CuNi和CuCo构成的组中选出的一种铜合金制成。
11.一种半导体器件，包括：
第一绝缘膜，其形成于半导体衬底上并由含氧绝缘材料制成；
通孔，其形成为穿过该第一绝缘膜；
导电插塞，其嵌入该通孔并由铜或铜合金制成；
第二绝缘膜，其形成于该第一绝缘膜上；
布线沟槽，其形成为穿过该第二绝缘膜并暴露该导电插塞的上表面；
布线，其嵌入该布线沟槽中并由铜或铜合金制成，该布线的碳原子、氧原子、氮原子、硫原子以及氯原子的总原子浓度高于该导电插塞的总原子浓度；以及
金属氧化膜，其形成于该第一绝缘膜与该导电插塞之间的界面处，并由该导电插塞的组成元素中的任一种制成。
12.一种半导体器件的制造方法，包括如下步骤：
(a)在形成于半导体衬底上的含氧绝缘体的表面上形成铜合金膜，该铜合金膜包含铜以及至少一种金属元素；
(b)在该铜合金膜上形成金属膜，该金属膜由与该铜合金膜的种类不同的一种铜合金制成；以及
(c)在通过该绝缘体的氧、该铜合金膜的金属元素以及该金属膜的金属元素之间的反应而在该绝缘体的表面上形成金属氧化膜的条件下，执行热处理。
13.一种半导体器件，包括：
绝缘膜，其形成于衬底上并由含氧绝缘体制成；
凹槽，其形成于该绝缘膜中；
导电元件，其嵌入该凹槽中并由铜合金制成；以及
金属氧化膜，其设置于该绝缘膜与该导电元件之间的界面处，并包含铜、该导电元件中除铜之外的合金元素、以及另一种金属元素。
CN2009101285214A 2005-07-13 2005-10-28 半导体器件及其制造方法 Expired - Fee Related CN101504932B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-204409 2005-07-13
JP2005204409 2005-07-13
JP2005204409A JP4589835B2 (ja) 2005-07-13 2005-07-13 半導体装置の製造方法及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB200510118486XA Division CN100481377C (zh) 2005-07-13 2005-10-28 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101504932A CN101504932A (zh) 2009-08-12
CN101504932B true CN101504932B (zh) 2011-06-29

Family

ID=35985106

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101285214A Expired - Fee Related CN101504932B (zh) 2005-07-13 2005-10-28 半导体器件及其制造方法
CNB200510118486XA Expired - Fee Related CN100481377C (zh) 2005-07-13 2005-10-28 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB200510118486XA Expired - Fee Related CN100481377C (zh) 2005-07-13 2005-10-28 半导体器件及其制造方法

Country Status (6)

Country Link
US (3) US7611984B2 (zh)
EP (2) EP3133637B1 (zh)
JP (1) JP4589835B2 (zh)
KR (1) KR100755965B1 (zh)
CN (2) CN101504932B (zh)
TW (1) TWI284959B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314024B2 (en) * 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
JP5380838B2 (ja) * 2005-06-22 2014-01-08 日本電気株式会社 半導体装置の製造方法
KR100729126B1 (ko) * 2005-11-15 2007-06-14 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그 형성 방법
JP4946008B2 (ja) * 2005-11-15 2012-06-06 ソニー株式会社 半導体装置および半導体装置の製造方法
JP5014632B2 (ja) * 2006-01-13 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN100576578C (zh) * 2006-04-20 2009-12-30 无锡尚德太阳能电力有限公司 制备太阳电池电极的方法及其电化学沉积装置
JP4740083B2 (ja) * 2006-10-05 2011-08-03 株式会社東芝 半導体装置、およびその製造方法
JP5103914B2 (ja) * 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP5141683B2 (ja) * 2007-03-27 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR20090038624A (ko) * 2007-10-16 2009-04-21 주식회사 동부하이텍 배리어 금속막 형성 방법
US8168532B2 (en) * 2007-11-14 2012-05-01 Fujitsu Limited Method of manufacturing a multilayer interconnection structure in a semiconductor device
US7843063B2 (en) 2008-02-14 2010-11-30 International Business Machines Corporation Microstructure modification in copper interconnect structure
JP5141761B2 (ja) * 2008-02-27 2013-02-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5343417B2 (ja) 2008-06-25 2013-11-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5420328B2 (ja) * 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
JP5501586B2 (ja) * 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5339830B2 (ja) * 2008-09-22 2013-11-13 三菱マテリアル株式会社 密着性に優れた薄膜トランジスター用配線膜およびこの配線膜を形成するためのスパッタリングターゲット
JP2010098195A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
US8124513B2 (en) 2009-03-18 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium field effect transistors and fabrication thereof
JP2010245235A (ja) * 2009-04-03 2010-10-28 Panasonic Corp 半導体装置及びその製造方法
JP5548396B2 (ja) 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
JP4913267B2 (ja) * 2009-10-27 2012-04-11 株式会社アルバック 配線層、半導体装置、半導体装置を有する液晶表示装置
JP5560696B2 (ja) * 2009-12-21 2014-07-30 富士通セミコンダクター株式会社 半導体装置の製造方法
CN102543734B (zh) * 2010-12-08 2015-06-24 中国科学院微电子研究所 带有存储功能的mos器件及其形成方法
CN102097367B (zh) * 2010-12-21 2013-07-17 河北大学 一种Cu与铁性氧化物功能薄膜集成的方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
CN102760832B (zh) * 2011-04-29 2015-06-03 中芯国际集成电路制造(上海)有限公司 相变半导体器件的制造方法以及相变半导体器件
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
CN102956546A (zh) * 2011-08-30 2013-03-06 中芯国际集成电路制造(上海)有限公司 铜互连结构及其形成方法
US8492897B2 (en) 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
CN103000570B (zh) * 2011-09-16 2016-01-06 中芯国际集成电路制造(上海)有限公司 铜互连线的形成方法
US20140061918A1 (en) * 2011-12-27 2014-03-06 Christopher Jezewski METHOD OF FORMING LOW RESISTIVITY TaNx/Ta DIFFUSION BARRIERS FOR BACKEND INTERCONNECTS
US8772934B2 (en) * 2012-08-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
JP2014062312A (ja) * 2012-09-24 2014-04-10 Tokyo Electron Ltd マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス
CN102832199A (zh) * 2012-09-25 2012-12-19 复旦大学 一种用于铜互连的混合介质抗铜扩散阻挡层及其制造方法
US9659869B2 (en) * 2012-09-28 2017-05-23 Intel Corporation Forming barrier walls, capping, or alloys /compounds within metal lines
US9136166B2 (en) * 2013-03-08 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and methods of making same
US9455184B2 (en) 2014-06-17 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
US9659856B2 (en) * 2014-10-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation
JP2017208533A (ja) * 2016-05-13 2017-11-24 株式会社神戸製鋼所 積層配線膜および薄膜トランジスタ素子
CN106449425A (zh) * 2016-11-15 2017-02-22 华南理工大学 一种显示用电子器件高导互连电极及其制备方法
CN106992120A (zh) * 2017-04-10 2017-07-28 华南理工大学 一种显示用电子器件高导电联耦合电极及其制备方法
CN107464776B (zh) * 2017-08-30 2020-05-26 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
JP6903612B2 (ja) * 2018-09-06 2021-07-14 株式会社東芝 半導体装置
JP7279496B2 (ja) 2019-04-26 2023-05-23 富士通株式会社 配線基板及びその製造方法
US20230069567A1 (en) * 2021-09-01 2023-03-02 Intel Corporation Interconnect structures with different metal materials

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US6160315A (en) * 1997-05-08 2000-12-12 Applied Materials, Inc. Copper alloy via structure
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
CN1304168A (zh) * 1999-12-02 2001-07-18 国际商业机器公司 通过掺杂形成抗电迁移结构的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130274A (en) 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
JP2004207251A (ja) 1993-02-01 2004-07-22 Sumitomo Electric Ind Ltd 金属被覆超電導線の断面積比の調整方法および製造方法
JPH0760852A (ja) 1993-08-30 1995-03-07 Sekisui Chem Co Ltd 繊維強化樹脂製管継手及びその製造方法
US6268291B1 (en) * 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
CN1155057A (zh) 1996-09-23 1997-07-23 王习之 一种快速产生蒸汽装置
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
KR100253358B1 (ko) * 1997-11-26 2000-04-15 김영환 반도체 소자의 금속배선 형성방법
US5948467A (en) * 1998-07-24 1999-09-07 Sharp Laboratories Of America, Inc. Enhanced CVD copper adhesion by two-step deposition process
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
US6350688B1 (en) * 2000-08-01 2002-02-26 Taiwan Semiconductor Manufacturing Company Via RC improvement for copper damascene and beyond technology
TWI238459B (en) * 2000-11-15 2005-08-21 Intel Corp Copper alloy interconnections for integrated circuits and methods of making same
US6740221B2 (en) * 2001-03-15 2004-05-25 Applied Materials Inc. Method of forming copper interconnects
US6727177B1 (en) * 2001-10-18 2004-04-27 Lsi Logic Corporation Multi-step process for forming a barrier film for use in copper layer formation
US6911394B2 (en) * 2002-02-25 2005-06-28 Texas Instruments Incorporated Semiconductor devices and methods of manufacturing such semiconductor devices
US6664185B1 (en) * 2002-04-25 2003-12-16 Advanced Micro Devices, Inc. Self-aligned barrier formed with an alloy having at least two dopant elements for minimized resistance of interconnect
US6943111B2 (en) * 2003-02-10 2005-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier free copper interconnect by multi-layer copper seed
US6967155B2 (en) * 2003-07-11 2005-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion of copper and etch stop layer for copper alloy
JP4178295B2 (ja) * 2004-07-14 2008-11-12 富士通マイクロエレクトロニクス株式会社 銅からなる配線を有する半導体装置及びその製造方法
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
JP5089244B2 (ja) * 2007-05-22 2012-12-05 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160315A (en) * 1997-05-08 2000-12-12 Applied Materials, Inc. Copper alloy via structure
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
CN1304168A (zh) * 1999-12-02 2001-07-18 国际商业机器公司 通过掺杂形成抗电迁移结构的方法

Also Published As

Publication number Publication date
KR100755965B1 (ko) 2007-09-06
JP2007027259A (ja) 2007-02-01
JP4589835B2 (ja) 2010-12-01
EP1744358A1 (en) 2007-01-17
CN101504932A (zh) 2009-08-12
CN1897245A (zh) 2007-01-17
TW200703555A (en) 2007-01-16
KR20070008366A (ko) 2007-01-17
EP3133637A1 (en) 2017-02-22
TWI284959B (en) 2007-08-01
US20110151662A1 (en) 2011-06-23
US20070020931A1 (en) 2007-01-25
US20100007023A1 (en) 2010-01-14
CN100481377C (zh) 2009-04-22
US8383509B2 (en) 2013-02-26
EP3133637B1 (en) 2018-04-11
US7611984B2 (en) 2009-11-03

Similar Documents

Publication Publication Date Title
CN101504932B (zh) 半导体器件及其制造方法
US10943867B2 (en) Schemes for forming barrier layers for copper in interconnect structures
US6812126B1 (en) Method for fabricating a semiconductor chip interconnect
US7247946B2 (en) On-chip Cu interconnection using 1 to 5 nm thick metal cap
JP4523535B2 (ja) 半導体装置の製造方法
US6130161A (en) Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6181012B1 (en) Copper interconnection structure incorporating a metal seed layer
US6249055B1 (en) Self-encapsulated copper metallization
US6022808A (en) Copper interconnect methodology for enhanced electromigration resistance
US7694413B2 (en) Method of making a bottomless via
US7545040B2 (en) Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device
TWI259554B (en) Semiconductor device and manufacturing method thereof
US7101790B2 (en) Method of forming a robust copper interconnect by dilute metal doping
US6358848B1 (en) Method of reducing electromigration in copper lines by forming an interim layer of calcium-doped copper seed layer in a chemical solution and semiconductor device thereby formed
JPH11204524A (ja) 半導体装置及びその製造方法
JP2000150522A (ja) 半導体装置の製造方法
US8536704B2 (en) Semiconductor device and method for fabricating the same
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR20000044849A (ko) 반도체 소자의 구리 합금 배선 형성 방법
JP2010003906A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110629

Termination date: 20201028