CN106449425A - 一种显示用电子器件高导互连电极及其制备方法 - Google Patents
一种显示用电子器件高导互连电极及其制备方法 Download PDFInfo
- Publication number
- CN106449425A CN106449425A CN201610861206.2A CN201610861206A CN106449425A CN 106449425 A CN106449425 A CN 106449425A CN 201610861206 A CN201610861206 A CN 201610861206A CN 106449425 A CN106449425 A CN 106449425A
- Authority
- CN
- China
- Prior art keywords
- preparation
- electronic device
- display electronic
- copper
- thin films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 43
- 239000010949 copper Substances 0.000 claims abstract description 64
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052802 copper Inorganic materials 0.000 claims abstract description 59
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims description 72
- 239000011651 chromium Substances 0.000 claims description 28
- 229910045601 alloy Inorganic materials 0.000 claims description 22
- 239000000956 alloy Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 238000002848 electrochemical method Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000007792 gaseous phase Substances 0.000 claims 1
- 238000000137 annealing Methods 0.000 abstract description 10
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 9
- 229910017813 Cu—Cr Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 238000005275 alloying Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 3
- 238000011056 performance test Methods 0.000 description 3
- 238000010186 staining Methods 0.000 description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 206010054949 Metaplasia Diseases 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- ZTXONRUJVYXVTJ-UHFFFAOYSA-N chromium copper Chemical compound [Cr][Cu][Cr] ZTXONRUJVYXVTJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000015689 metaplastic ossification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000005987 sulfurization reaction Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种显示用电子器件高导互连电极及其制备方法。制备方法包括如下步骤：(1)在衬底上沉积铜合金薄膜作为粘附阻挡层；(2)在温度100‑500℃的条件下进行退火；(3)在铜合金薄膜上沉积纯铜薄膜；在温度100‑500℃的条件下进行退火。本发明方法所制备的导电电极具有结合强度高，电阻率低，制备工艺简单的特点。
Description
技术领域
本发明涉及微电子集成电路技术领域，特别是涉及显示用电子器件高导互连新型电极及其制备方法。
背景技术
随着微电子集成电路小型化的发展，对构成微电子基础电路的各个元器件的性能均提出了较高的要求。电子器件之间通过铜材料的薄膜连接实现器件之间的电学导通。
目前，铜材料作为金属互连线，面临的困难主要在于：(1)Cu的化学活性较弱，难以与绝缘衬底发生键合，使电极与衬底的结合强度差。(2)铜污染的问题，由于铜在硅中扩散，形成深能级受主杂质，使氧化硅的介电性严重退化。(3)铜互连表面的氧化和硫化问题，导致互连线的电阻率上升。(4)铜的机械强度低。
为了解决上述问题，现有技术中主要采用以下三种方式进行：(1)在铜薄膜电极和绝缘衬底之间，添加一层其它金属或金属氧化物薄膜，作为过渡层来阻挡铜污染并提高结合强度。这种处理方式，工艺复杂，成本较高，所添加的过渡层与纯铜薄膜的界面处存在晶格失配的问题。(2)铜合金化：使用铜合金代替纯铜作为电极。合金化的技术虽然提高了电极薄膜的结合强度，但合金化导致了材料的电阻率明显上升，使铜材料具有的低电阻率优势被严重削弱，甚至不能达到使用的要求。(3)在铜导电体和电子器件之间插入铜合金籽晶层，用于改善互连结构的抗电迁移性、粘附性等。引入金属籽晶层的技术，虽然能够改善互连结构的抗电迁移性和粘附性，但是由于金属元素会扩散到基底中并影响器件的性能，使用金属籽晶层仍然无法避免扩散阻挡层的存在。采用扩散阻挡层与导电主体层之间添加铜合金籽晶层的方法使互连线的层数增加，结构变得复杂，增加了后期进行刻蚀流程的难度。此外，籽晶层的结构需要掺入某些微量合金元素，导致电阻率高于纯铜电极。而且籽晶层的生长需要十分苛刻的结晶条件，不易控制，不利于大规模低成本化生产。
因此，针对现有技术不足，提供一种结合强度好、导电性能优良、制备工艺简单的显示用电子器件高导互连新型电极的制备方法及其导电电极以克服现有技术不足甚为必要。
发明内容
本发明的目的在于提供一种显示用电子器件高导互连电极及其制备方法，该制备方法所制备的铜材料电极与衬底结合强度高、导电性优良、制备简单。
本发明的上述目的通过如下技术手段实现。
一种显示用电子器件高导互连电极的制备方法，包括如下步骤：
(1)在衬底上沉积5-200nm厚度的铜合金薄膜作为粘附阻挡层；
(2)在温度100-500℃的条件下进行退火1h～3h；
(3)在铜合金薄膜上沉积5-1000nm厚度的纯铜薄膜；在温度100-500℃的条件下进行退火1h～3h。
优选的，省略步骤(2)，由步骤(1)直接到步骤(3)。
优选的，省略步骤(2)，由步骤(1)直接到步骤(3)，步骤(3)不进行退火。
优选的，步骤(3)不进行退火。
优选的，所述衬底包括玻璃衬底。
优选的，所述铜合金薄膜中存在多种非籽晶层的晶格结构。
优选的，所述铜合金薄膜的材料成分包括铜和铬，以重量百分比计，Cr占合金总量的比例为0.4-0.6％。
优选的，所述铜合金薄膜的材料成分包括铜和铬，以重量百分比计，Cr占合金总量的比例为0.49-0.52％。
优选的，上述铜合金薄膜的材料成分包括铜和铬，以重量百分比计，Cr占合金总量的比例为0.5％。
优选的，步骤(1)中具体以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法在衬底上沉积铜合金薄膜作为粘附阻挡层。
优选的，步骤(3)中以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法沉积纯铜薄膜。
优选的，步骤(2)具体是在温度200℃的条件下进行退火。
优选的，步骤(2)具体是在温度400℃的条件下进行退火。
优选的，步骤(3)具体是在温度200℃的条件下进行退火。
优选的，步骤(3)具体是在温度400℃的条件下进行退火。
由上述任一项所述制备方法制得的显示用电子器件高导互连电极。
由于纯铜薄膜不易与玻璃衬底发生较强的相互作用，导致纯铜薄膜在玻璃衬底上的附着强度很差，采用铜合金薄膜作为粘附阻挡层的纯铜电极布线技术，可以使电极的电阻率接近纯铜的同时，又能保证较高的电极结合强度。由Cu-Cr合金的相图可知，Cr元素在Cu中的室温固溶度极小，且不会生成中间化合物。采用过饱和固溶体的Cu-Cr合金靶成膜，通过高温退火处理会有过饱和的Cr排出，导致两相分离，在铜合金薄膜与基板的界面层处自发形成过渡层，可以阻挡Cu向基板的扩散，同时Cr更容易与氧结合形成稳定的氧化物，导致金属薄膜与玻璃衬底的结合强度明显提高。而合金薄膜上层与纯铜薄膜的界面处，因为都是Cu晶格结构，具有完全相同的相结构，所以能够很好的结合，不存在界面处的晶格失配问题，从而使电极薄膜具备良好的导电能力和附着强度。
对铜合金薄膜衬底退火处理后再沉积纯铜薄膜，由于铜合金薄膜经退火处理在玻璃衬底界面处和上表面都形成了氧化物，再沉积纯铜薄膜后，经退火处理纯铜与金属氧化物薄膜可以发生很好的键合，使结合强度明显增加。
对铜合金薄膜不进行退火处理而直接溅射纯铜导电主体，由于Cr几乎都排到玻璃衬底界面处形成稳定氧化物，合金层上表面成分接近纯铜而发生紧密键合，可以使纯铜薄膜高强度附着在玻璃衬底上。最终所制备的导电电极的整体结合强度良好。
与现有技术在铜薄膜电极和绝缘衬底之间，添加一层其它金属或金属氧化物薄膜，作为过渡层来阻挡铜污染并提高结合强度相比。本发明采用铜合金薄膜作为纯铜电极的粘附阻挡层，铜合金薄膜提高了纯铜电极与衬底的结合强度的同时，又保证了电极的低电阻率，两薄膜的界面处，铜的相结构相同，不存在晶格失配问题。铜合金薄膜仅是作为衬底与纯铜薄膜的粘附阻挡层，导电主体仍为纯铜层，不会明显提高电极的电阻率，但保证了纯铜电极的结合强度，并阻止Cu扩散。铜合金薄膜可以自发在基板与导电主体层界面处形成扩散阻挡层。铜合金层为非籽晶层，不需要考虑晶体生长方向等条件，使制备工艺明显简化成本大大降低。本发明的导电主体仍然是使用纯铜材料，更能凸显铜材料高导布线的电学性能优势。
与现有技术相比，本发明具有如下优点和有益效果：
本发明制备的导电电极具有结合强度高、电阻率低特点，同时本发明制备工艺简单。
附图说明
图1为本发明所用的Cu-Cr合金的相图；
图2是本发明制备的导电电极的结构示意图；
图3是实施例1中沉积的Cu-Cr合金薄膜的XRD分析图谱。
具体实施方式
结合以下实施例对本发明作进一步描述，但本发明不限于以下实施例。
图1为本发明所用的Cu-Cr合金的相图，由Cu-Cr合金的相图可知，Cr元素在Cu中的室温固溶度极小，且不会生成中间化合物。
本发明制备的显示用电子器件高导互连新型电极的结构示意图如图2所示，如图所示为在衬底上依次沉积了铜合金薄膜和纯铜薄膜。
实施例1
一种显示用电子器件高导互连电极的制备方法，通过如下步骤进行：
(1)在衬底上以磁控溅射方法沉积5nm厚度的铜合金薄膜作为粘附阻挡层；铜合金薄膜的材料成分包括铜和铬，以重量百分比计，Cr占合金总量的比例为0.4％；
沉积的Cu-Cr合金薄膜的XRD分析图谱如图3所示，由图3可知，铜合金薄膜中存在多种非籽晶层晶相结构；
(2)在温度100℃的条件下进行退火3h；
(3)在退火处理后，再在铜合金薄膜上以磁控溅射方法沉积5nm厚度的纯铜薄膜，并在温度100℃的条件下进行退火3h。
所制备的导电电极结构示意图如图2所示。
实施例2
一种显示用电子器件高导互连电极的制备方法，通过如下步骤进行：
(1)在衬底上以磁控溅射方法沉积200nm厚度的铜合金薄膜作为粘附阻挡层；所沉积的铜合金薄膜的材料成分包括铜和铬，以重量百分比计，Cr占合金总量的比例为0.6％；
所沉积的铜合金薄膜中存在多种非籽晶层的晶格结构，参见图3；
(2)再在铜合金薄膜上以磁控溅射方法沉积1000nm厚度的纯铜薄膜。
所制备的导电电极结构如图2所示。
实施例3
一种显示用电子器件高导互连电极的制备方法，通过如下步骤进行：
(1)在衬底上以磁控溅射方法沉积5nm厚度的铜合金薄膜作为粘附阻挡层；铜合金薄膜的材料成分包括铜和铬，以重量百分比计，Cr占合金总量的比例为0.4％；
沉积的铜合金薄膜中存在多种非籽晶层的晶格结构，参见图3；
(2)在温度500℃的条件下进行退火1h；
(3)在退火处理后，再在铜合金薄膜上以磁控溅射方法沉积5nm厚度的纯铜薄膜。
所制备的导电电极结构如图2所示。
实施例4
一种显示用电子器件高导互连电极的制备方法，通过如下步骤进行：
(1)在衬底上以磁控溅射方法沉积200nm厚度的铜合金薄膜作为粘附阻挡层；其中，铜合金薄膜的材料成分包括铜和铬，以重量百分比计，Cr占合金总量的比例为0.6％；
沉积的铜合金薄膜中存在多种非籽晶层的晶格结构，参见图3；
(2)在铜合金薄膜上以磁控溅射方法沉积1000nm厚度的纯铜薄膜，并在温度500℃的条件下进行退火1h。
所制备的导电电极结构如图2所示。
依照ASTM D3359描述的胶带法评估薄膜的粘附性。粘附性测试的具体过程如下：首先，用刀片在薄膜上划出10×10个边长为1mm的方格；然后，将压敏胶带覆盖在方格上，停留1min后将其撕下；最后，观察膜层的脱落状况；用测试后膜层的脱落率来评价薄膜的粘附性。
实施例1～4制备电极工艺和得到的电极测试效果如表1所示。
表1实施例1～4制备工艺和得到的电极的测试效果
由表1可知，制得的导电电极，具有导电电极与基板结合强度高、电极电阻率低的特点。
实施例5
一种显示用电子器件高导互连电极的制备方法，与实施例1至4相同，不同之处在于：铜合金薄膜的材料成分中，以重量百分比计，Cr占合金总量的比例为0.52％。制备电极工艺和得到的电极测试效果如表2所示。
表2实施例5制备工艺和得到的电极的测试效果
由表2可知，制得的导电电极，具有导电电极与基板结合强度高、电极电阻率低的特点。
实施例6
一种显示用电子器件高导互连电极的制备方法，与实施例1至4相同，不同之处在于：铜合金薄膜的材料成分中，以重量百分比计，Cr占合金总量的比例为0.5％。制备电极工艺和得到的电极测试效果如表3所示。
表3实施例6制备工艺和得到的电极的测试效果
由表3可知，该比例的合金成分，通过本发明的制备方法所制备的导电电极的结合强度、电极导电率性能较其它比例性能更加优良。
实施例7
一种显示用电子器件高导互连电极的制备方法，与实施例1相同，不同之处在于：步骤(2)具体是在温度400℃的条件下进行退火，步骤(3)具体是在温度400℃的条件下进行退火。
表4实施例7制备工艺和得到的电极的测试效果
由表4可知，该退火温度点所制备的导电电极性能较其它退火温度下的性能优良，具有电导率低、电极粘附性强的特点。
实施例8
通过本发明的一种显示用电子器件高导互连新型电极的制备方法制备如下样品，进行性能测试。
采用干净的无碱玻璃基板，玻璃基板的尺寸为1cm×1cm。
以下所涉及的成膜方式均采用磁控溅射方法沉积，磁控溅射方法沉积成膜条件如表5所示。
溅射所采用的靶材为：Cr占合金总量的比例为0.5％的铜铬合金靶材(简称Cu-0.5wt％Cr合金靶材)、纯铜靶材。
表5磁控溅射方法成膜条件
依照ASTM D3359描述的胶带法评估薄膜的粘附性。粘附性测试的具体过程如下：首先，用刀片在薄膜上划出10×10个边长为1mm的方格；然后，将压敏胶带覆盖在方格上，停留1min后将其撕下；最后,观察膜层的脱落状况；用测试后膜层的脱落率来评价薄膜的粘附性。
电极样品的制备工艺及性能测试结果如表6所示。
表6样品制备工艺及性能测试结果
根据测试结果，将A1-A8样品与B1样品对比，可以看出，在铜合金上沉积纯铜的方法可以有效降低电极的电阻率。将A3、A6、A7和A8样品与B2样品对比，可以看出，在保证接近纯铜电极的电阻率的同时，本发明可以明显提高薄膜与基板的结合强度，这说明铜合金薄膜界面层达到了增强结合强度的目的。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。
Claims (10)
1.一种显示用电子器件高导互连电极的制备方法，其特征在于，包括如下步骤：
（1）在衬底上沉积5-200nm厚度的铜合金薄膜作为粘附阻挡层；所述铜合金薄膜的材料成分包括铜和铬，以重量百分比计， Cr占合金总量的比例为0.4-0.6%；
（2）在温度100-500℃的条件下进行退火1h~3h；
（3）在铜合金薄膜上沉积5-1000nm厚度的纯铜薄膜；在温度100-500℃的条件下进行退火1h~3h。
2.根据权利要求1所述的一种显示用电子器件高导互连电极的制备方法，其特征在于，省略步骤（2），由步骤（1）直接到步骤（3）。
3.根据权利要求1所述的一种显示用电子器件高导互连电极的制备方法，其特征在于，步骤（3）不进行退火。
4.根据权利要求2所述的一种显示用电子器件高导互连电极的制备方法，其特征在于，步骤（3）不进行退火。
5.根据权利要求1-4任一项所述的一种显示用电子器件高导互连电极的制备方法，其特征在于：所述铜合金薄膜的材料成分包括铜和铬，以重量百分比计，Cr占合金总量的比例为0.49-0.52%；所述铜合金薄膜中存在多种非籽晶层的晶格结构；所述衬底包括玻璃衬底。
6.根据权利要求1-4任一项所述的一种显示用电子器件高导互连电极的制备方法，其特征在于：所述铜合金薄膜的材料成分包括铜和铬，以重量百分比计，Cr占合金总量的比例为0.5%。
7.根据权利要求1-4任一项所述的一种显示用电子器件高导互连电极的制备方法，其特征在于：步骤（1）中具体以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法在衬底上沉积铜合金薄膜；步骤（3）中具体以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法沉积纯铜薄膜。
8.根据权利要求1或3所述的一种显示用电子器件高导互连电极的制备方法，其特征在于：步骤（2）中是在温度200℃或400℃的条件下进行退火。
9.根据权利要求1或2所述的一种显示用电子器件高导互连电极的制备方法，其特征在于：步骤（3）中是在温度200℃或400℃的条件下进行退火。
10.由权利要求1至9任意一项所述制备方法制得的显示用电子器件高导互连电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610861206.2A CN106449425A (zh) | 2016-11-15 | 2016-11-15 | 一种显示用电子器件高导互连电极及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610861206.2A CN106449425A (zh) | 2016-11-15 | 2016-11-15 | 一种显示用电子器件高导互连电极及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106449425A true CN106449425A (zh) | 2017-02-22 |
Family
ID=58170861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610861206.2A Pending CN106449425A (zh) | 2016-11-15 | 2016-11-15 | 一种显示用电子器件高导互连电极及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449425A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106992120A (zh) * | 2017-04-10 | 2017-07-28 | 华南理工大学 | 一种显示用电子器件高导电联耦合电极及其制备方法 |
| CN107369706A (zh) * | 2017-07-17 | 2017-11-21 | 华南理工大学 | 一种显示用电子器件铜合金电极及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040157431A1 (en) * | 2003-02-10 | 2004-08-12 | Taiwan Semiconductor Manufacturing Company | Barrier free copper interconnect by multi-layer copper seed |
| CN1897245A (zh) * | 2005-07-13 | 2007-01-17 | 富士通株式会社 | 半导体器件及其制造方法 |
| CN101150115A (zh) * | 2007-11-08 | 2008-03-26 | 河北大学 | 一种用于铜互连的导电阻挡层材料及制备方法 |
-
2016
- 2016-11-15 CN CN201610861206.2A patent/CN106449425A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040157431A1 (en) * | 2003-02-10 | 2004-08-12 | Taiwan Semiconductor Manufacturing Company | Barrier free copper interconnect by multi-layer copper seed |
| CN1897245A (zh) * | 2005-07-13 | 2007-01-17 | 富士通株式会社 | 半导体器件及其制造方法 |
| CN101150115A (zh) * | 2007-11-08 | 2008-03-26 | 河北大学 | 一种用于铜互连的导电阻挡层材料及制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106992120A (zh) * | 2017-04-10 | 2017-07-28 | 华南理工大学 | 一种显示用电子器件高导电联耦合电极及其制备方法 |
| CN107369706A (zh) * | 2017-07-17 | 2017-11-21 | 华南理工大学 | 一种显示用电子器件铜合金电极及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101064144B1 (ko) | 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법 | |
| CN102473732B (zh) | 布线结构以及具备布线结构的显示装置 | |
| CN103140929B (zh) | 错列薄膜晶体管及形成错列薄膜晶体管的方法 | |
| US20130140066A1 (en) | Cu alloy interconnection film for touch-panel sensor and method of manufacturing the interconnection film, touch-panel sensor, and sputtering target | |
| KR101527626B1 (ko) | 박막 트랜지스터 및 박막 트랜지스터 중간체 | |
| CN1425196A (zh) | 导电互连 | |
| CN101728357B (zh) | 配线结构和配线结构的制造方法 | |
| CN102804352B (zh) | 布线层结构及其制造方法 | |
| WO2012132871A1 (ja) | Ｃｕ合金膜、及びそれを備えた表示装置または電子装置 | |
| US20090120787A1 (en) | Method of manufacturing semiconductor device | |
| WO2011149982A2 (en) | Method of forming back contact to a cadmium telluride solar cell | |
| CN113873750A (zh) | 复合铜箔结构、其制备方法及覆铜箔层压板和印刷电路板 | |
| CN109155243A (zh) | 层叠配线膜及薄膜晶体管元件 | |
| CN106449425A (zh) | 一种显示用电子器件高导互连电极及其制备方法 | |
| Wang et al. | The properties of self-formed diffusion barrier layer in Cu (Cr) alloy | |
| JP5774005B2 (ja) | 銅電極を有する薄膜トランジスタ（ｔｆｔ） | |
| CN106356418A (zh) | 一种硅基异质结电池片及其TiNx阻挡层的制备方法 | |
| JP2008124450A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法 | |
| CN101728358B (zh) | 配线结构及配线结构的制造方法 | |
| CN107075614A (zh) | Cu合金膜和Cu层叠膜 | |
| KR20110105806A (ko) | Ｃｕ 합금막 및 표시 디바이스 | |
| CN206697449U (zh) | 一种显示用电子器件高导电联耦合电极 | |
| CN114783980A (zh) | Cu互连集成电路用多层合金扩散阻挡层及其制备方法 | |
| CN101828212A (zh) | 显示装置及该显示装置使用的Cu合金膜 | |
| JP2008112989A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170222 |