KR101527626B1 - 박막 트랜지스터 및 박막 트랜지스터 중간체 - Google Patents
박막 트랜지스터 및 박막 트랜지스터 중간체 Download PDFInfo
- Publication number
- KR101527626B1 KR101527626B1 KR1020117002472A KR20117002472A KR101527626B1 KR 101527626 B1 KR101527626 B1 KR 101527626B1 KR 1020117002472 A KR1020117002472 A KR 1020117002472A KR 20117002472 A KR20117002472 A KR 20117002472A KR 101527626 B1 KR101527626 B1 KR 101527626B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- copper alloy
- oxygen
- layer
- mol
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 199
- 239000010408 film Substances 0.000 claims abstract description 564
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 275
- 239000011575 calcium Substances 0.000 claims abstract description 151
- 239000002131 composite material Substances 0.000 claims abstract description 127
- 239000010949 copper Substances 0.000 claims abstract description 105
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 94
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 93
- 229910052718 tin Inorganic materials 0.000 claims abstract description 93
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 88
- 239000001301 oxygen Substances 0.000 claims abstract description 87
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 87
- 230000004888 barrier function Effects 0.000 claims abstract description 74
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 claims abstract description 53
- 239000012535 impurity Substances 0.000 claims abstract description 45
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 91
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 59
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 57
- 239000011521 glass Substances 0.000 claims description 53
- 229910052802 copper Inorganic materials 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 17
- 229910052791 calcium Inorganic materials 0.000 abstract description 18
- -1 1 1 to 10 mol% Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 155
- 239000000203 mixture Substances 0.000 description 56
- 238000004544 sputter deposition Methods 0.000 description 46
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 41
- 239000001257 hydrogen Substances 0.000 description 37
- 229910052739 hydrogen Inorganic materials 0.000 description 37
- 238000009832 plasma treatment Methods 0.000 description 36
- 239000007789 gas Substances 0.000 description 27
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 22
- 230000000052 comparative effect Effects 0.000 description 16
- 239000011261 inert gas Substances 0.000 description 16
- 229910045601 alloy Inorganic materials 0.000 description 14
- 239000000956 alloy Substances 0.000 description 14
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000000843 powder Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910001861 calcium hydroxide Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 229910002804 graphite Inorganic materials 0.000 description 4
- 239000010439 graphite Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 3
- 230000002547 anomalous effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 3
- BHPQYMZQTOCNFJ-UHFFFAOYSA-N Calcium cation Chemical compound [Ca+2] BHPQYMZQTOCNFJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- AXCZMVOFGPJBDE-UHFFFAOYSA-L calcium dihydroxide Chemical compound [OH-].[OH-].[Ca+2] AXCZMVOFGPJBDE-UHFFFAOYSA-L 0.000 description 2
- 239000000920 calcium hydroxide Substances 0.000 description 2
- 229910001424 calcium ion Inorganic materials 0.000 description 2
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 2
- 239000000292 calcium oxide Substances 0.000 description 2
- 239000000378 calcium silicate Substances 0.000 description 2
- 229910052918 calcium silicate Inorganic materials 0.000 description 2
- OYACROKNLOSFPA-UHFFFAOYSA-N calcium;dioxido(oxo)silane Chemical compound [Ca+2].[O-][Si]([O-])=O OYACROKNLOSFPA-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 238000005098 hot rolling Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- KSMZJONTGCRDPO-UHFFFAOYSA-N [O].[Ca].[Cu] Chemical compound [O].[Ca].[Cu] KSMZJONTGCRDPO-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
이 박막 트랜지스터의 일 양태는, 드레인 전극막 및 소스 전극막이, 배리어막에 접하여 형성된 산소-칼슘 농축층 함유 동합금 하지층과, 그 위에 형성된 Cu 층으로 이루어지는 복합 동합금막을 가지며, 산소-칼슘 농축층 함유 동합금 하지층은, 농축층을 가지며, 농축층은, Ca : 2 ∼ 30 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유한다. 이 박막 트랜지스터의 다른 양태는, 드레인 전극막 및 소스 전극막이, 배리어막에 접하여 형성된 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층과, 그 위에 형성된 Cu 합금층으로 이루어지는 복합 동합금막을 가지며, 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층은, 농축층을 갖는 동합금 하지층이며, 농축층은, Ca : 2 ∼ 30 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 1 ∼ 10 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유한다.
Description
이 발명은, 각종 디스플레이에 사용되는 박막 트랜지스터 및 이 트랜지스터를 제조하기 위한 박막 트랜지스터 중간체에 관한 것으로, 특히 밀착성이 우수한 드레인 전극 및 소스 전극을 갖는 박막 트랜지스터 및 박막 트랜지스터 중간체에 관한 것이다.
본원은, 2008 년 9 월 26 일에, 일본에 출원된 특허출원 2008-247460호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
액티브 매트릭스 방식으로 구동하는 박막 트랜지스터를 사용한 플랫 패널 디스플레이로서, 액정 디스플레이, 플라즈마 디스플레이, 유기 EL 디스플레이, 무기 EL 디스플레이 등이 알려져 있다. 이들 박막 트랜지스터를 사용한 플랫 패널 디스플레이에는 유리 기판 표면에 격자 형상으로 금속막으로 이루어지는 배선이 밀착 형성되어 있고, 이 금속막으로 이루어지는 격자 형상 배선의 교차점에 박막 트랜지스터가 형성되어 있다.
이 박막 트랜지스터는, 도 5 의 단면 개략 설명도에 나타내는 바와 같이, 유리 기판 (1) 의 표면에 형성된 순동막으로 이루어지는 게이트 전극막 (2) 과, 이 게이트 전극막 (2) 및 유리 기판 (1) 위에 형성된 질화 규소 (SiNx) 막 (3) 과, 상기 질화 규소 (SiNx) 막 (3) 위에 형성된 n－아모르퍼스 Si 반도체막 (4) 과, 이 n－아모르퍼스 Si 반도체막 (4) 위에 형성된 n＋아모르퍼스 Si 오믹막 (4′) 과, 상기 n＋아모르퍼스 Si 오믹막 (4′) 위에 형성된 순동으로 이루어지는 드레인 전극막 (5) 및 소스 전극막 (6) 을 갖는다.
이와 같은 적층막 구조를 갖는 박막 트랜지스터를 제작하려면, 우선, 도 6 의 단면도에 나타내는 바와 같은, 유리 기판 (1) 의 표면에 순동으로 이루어지는 게이트 전극막 (2) 을 형성하고, 이 게이트 전극막 (2) 및 유리 기판 (1) 위에 질화 규소 (SiNx) 막 (3) 을 형성하고, 또한 질화 규소 (SiNx) 막 (3) 위에 n－아모르퍼스 Si 반도체막 (4) 을 형성하고, 이 n－아모르퍼스 Si 반도체막 (4) 위에 n＋아모르퍼스 Si 오믹막 (4′) 을 형성하고, 상기 n＋아모르퍼스 Si 오믹막 (4′) 의 전체면을 피복하도록 순동막 (8) 을 형성하여 적층체 (9) 를 제작한다.
이어서, 이 도 6 에 나타내는 적층체 (9) 의 게이트 전극 (2) 의 바로 위 부분의 순동막 (8) 을 습식 에칭하고, 또한 n＋아모르퍼스 Si 오믹막 (4′) 을 플라즈마 에칭한다. 이로써 분리 홈 (7) 을 형성하여 n－아모르퍼스 Si 반도체막 (4) 을 노출시킨다. 이로써 드레인 전극막 (5) 및 소스 전극막 (6) 을 형성한다. 이상에 의해 도 5 의 단면도에 나타내는 종래의 박막 트랜지스터 중간체 (10) 를 제작한다.
분리 홈 (7) 을 형성하기 위해 상기 적층체 (9) 에 있어서의 n＋아모르퍼스 Si 오믹막 (4′) 만을 플라즈마 에칭하려고 해도, n－아모르퍼스 Si 반도체막 (4) 의 표면은 플라즈마 에칭에 노출되기 때문에, 그 영향을 받지 않을 수 없다. 이 때문에, 분리 홈 (7) 을 형성하여 노출된 n－아모르퍼스 Si 반도체막 (4) 의 표면은 거칠어져, 미결합수 (댕글링 본드) 가 증대되고, 이것이 표면 결함이 된다. 이 표면 결함은, 박막 트랜지스터의 오프 전류를 증가시키기 때문에, 그 결과, LCD 의 콘트라스트의 저감이나 시야각을 작게 하는 등의 문제점이 있었다.
이 문제점을 해결하기 위해서, 분리 홈 (7) 을 형성하여 노출된 n－아모르퍼스 Si 반도체막 (4) 의 표면을 수소 플라즈마 처리하고, 이 수소 플라즈마 처리에 의해, n－아모르퍼스 Si 반도체막 (4) 의 표면의 미결합수 (댕글링 본드) 를 수소 원자와 결합시켜 안정화시켜, 리크 전류를 저감시킬 수 있는 것도 알려져 있다. 그리고 상기 수소 플라즈마 처리는, 가스 : 100 % 수소 가스, 수소 가스 유량 : 10 ∼ 1000 SCCM, 수소 가스압 : 10 ∼ 500 ㎩, RF 전류 밀도 : 0.005 ∼ 0.5 W/㎠, 처리 시간 : 1 ∼ 60 분의 조건으로 실시하는 것이 바람직하다고 되어 있다 (특허문헌 1 참조).
또, 도시되어 있지는 않지만, n＋아모르퍼스 Si 오믹막 (4′) 의 Si 가 드레인 전극막 (5) 및 소스 전극막 (6) 으로 확산되어 드레인 전극막 (5) 및 소스 전극막 (6) 의 비저항이 상승되는 것을 저지하기 위해서, n＋아모르퍼스 Si 오믹막 (4′) 과 드레인 전극막 (5) 사이 및 n＋아모르퍼스 Si 오믹막 (4′) 과 소스 전극막 (6) 사이에 각각 배리어막을 형성하는 것, 그리고 이 배리어막으로서 통상, Mo 혹은 Mo 합금막 또는 Ti 혹은 Ti 합금막을 사용하는 것이 알려져 있다 (특허문헌 2 참조).
또한, 일반적으로, 드레인 전극막 (5) 및 소스 전극막 (6) 에는 순동막이 많이 사용되었는데, 순동막은, 유리, 알루미나, 또는 이산화 규소로 이루어지는 세라믹 기판에 대한 밀착성이 약하다. 이 세라믹 기판에 대한 밀착성을 향상시키기 위해서, 세라믹 기판의 표면에, 우선 산소를 함유하는 동막을 하지막으로서 형성하고, 이 산소를 함유하는 동막으로 이루어지는 하지막 위에 순동막을 형성하여 복합 동막을 얻는 기술도 알려져 있다 (특허문헌 3 참조). 이 복합 동막 중, 산소를 함유하는 동막이 세라믹 기판에 접촉함으로써 세라믹 기판에 대한 밀착성을 향상시킬 수 있다.
전술한 바와 같이, 박막 트랜지스터의 제조 공정에 있어서, n－아모르퍼스 Si 반도체막 (4) 의 표면의 미결합수 (댕글링 본드) 를 수소 원자와 결합시켜 안정화시키기 위한 수소 플라즈마 처리 공정은 필요한 공정이다. 그러나 이 수소 플라즈마 처리를 실시하면, 순동막으로 이루어지는 드레인 전극막 및 소스 전극막의 n＋아모르퍼스 Si 오믹막 (4′) 에 대한 밀착성이 저하된다.
이 밀착성이 저하되는 것을 저지하기 위해서, 종래부터 알려져 있는 산소를 함유하는 동막을 하지층으로 하고, 이 하지층 위에 순동막을 형성한 복합 동막을, 드레인 전극막 및 소스 전극막으로서 사용해 보았다. 그러나, 수소 플라즈마 처리 후의 복합 동막에서는, 여전히 n＋아모르퍼스 Si 오믹막 (4′) 에 대해 충분한 밀착성은 얻어지지 않고, 박리가 발생하여 박막 트랜지스터 불량의 원인이 될 가능성이 있음을 알 수 있었다.
본 발명은, 밀착성이 우수한 드레인 전극 및 소스 전극을 갖는 박막 트랜지스터 및 박막 트랜지스터 중간체의 제공을 목적으로 한다.
본 발명자들은, 더욱 밀착성이 우수한 드레인 전극막 및 소스 전극막을 갖는 박막 트랜지스터 중간체를 제작하고, 이 박막 트랜지스터 중간체를 이용하여 더욱 밀착성이 우수한 드레인 전극막 및 소스 전극막을 갖는 박막 트랜지스터를 제작하기 위하여 연구를 실시하였다. 그 결과, 이하의 연구 결과가 얻어졌다.
(a) 도 1 의 단면도에 나타내는 밀착성이 우수한 드레인 전극막 (5) 및 소스 전극막 (6) 을 갖는 본 발명의 제 1 양태의 박막 트랜지스터 중간체 (110) 는, 이하의 방법에 의해 제작할 수 있다.
박막 트랜지스터의 배리어막으로서 종래부터 알려져 있는 Mo 막, Ti 막 등의 금속막보다, 산화 규소 (SiOx) 막을 배리어막으로서 사용함으로써, 드레인 전극막 및 소스 전극막의 밀착성을 더욱 향상시킬 수 있기 때문에 바람직하다.
이 점에서, 우선, 도 2 의 단면도에 나타내는 바와 같이, 유리 기판 (1) 위에 게이트 전극막 (2) 을 형성하고, 상기 유리 기판 (1) 및 게이트 전극막 (2) 위에 질화 규소막 (3) 을 형성하고, 상기 질화 규소막 (3) 위에 n－아모르퍼스 Si 반도체막 (4) 을 형성하고, 상기 n－아모르퍼스 Si 반도체막 (4) 위에 n＋아모르퍼스 Si 오믹막 (4′) 을 형성하고, 상기 n＋아모르퍼스 Si 오믹막 (4′) 위에 산화 규소 (SiOx) 막으로 이루어지는 배리어막 (11) 을 형성한다.
다음으로, 상기 산화 규소 (SiOx) 막으로 이루어지는 배리어막 (11) 위에, 산소-칼슘 함유 동합금 하지층 (112) 을 형성하고, 상기 산소-칼슘 함유 동합금 하지층 (112) 위에 Cu 층 (113) 을 형성한다. 이 산소-칼슘 함유 동합금 하지층 (112) 과 Cu 층 (113) 에 의해 복합 동합금막 (114) 이 구성된다. 상기 산소-칼슘 함유 동합금 하지층 (112) 은, Ca : 0.01 ∼ 10 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는다. 이상에 의해, 적층체 (109) 가 제작된다.
이 적층체 (109) 에 있어서, 게이트 전극 (2) 의 바로 위 부분의 복합 동합금막 (114) 을 습식 에칭하고, 또한 상기 산화 규소막으로 이루어지는 배리어막 (11) 및 n＋아모르퍼스 Si 오믹막 (4′) 을 플라즈마 에칭한다. 이로써 분리 홈 (7) 을 형성하여, n－아모르퍼스 Si 반도체막 (4) 을 노출시키고, 그럼으로써 드레인 전극막 (5) 및 소스 전극막 (6) 을 형성한다. 이상에 의해 도 1 의 단면도에 나타내는 제 1 양태의 박막 트랜지스터 중간체 (110) 를 제작할 수 있다.
(b) 이 도 1 에 나타내는 제 1 양태의 박막 트랜지스터 중간체 (110) 에 수소 플라즈마 처리를 실시함으로써, 더욱 밀착성이 우수한 드레인 전극막 및 소스 전극막을 갖는 본 발명의 제 1 양태의 박막 트랜지스터를 제작할 수 있다.
제 1 양태의 박막 트랜지스터 중간체 (110) 에 수소 플라즈마 처리를 실시하면, 산소-칼슘 함유 동합금 하지층 (112) 중에 있어서, Ca 및 산소의 농도가 더욱 높은 농축층이 형성된다. 이 농축층은, Ca : 2 ∼ 30 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는다.
이로써 산소-칼슘 함유 동합금 하지층 (112) 은, 이 농축층을 갖는 산소-칼슘 농축층 함유 동합금 하지층 (도시 생략) 으로 변화되어, 산소-칼슘 농축층 함유 동합금 하지층 및 Cu 층으로 이루어지는 복합 동합금막이 생성된다. 드레인 전극막 및 소스 전극막은, 이 산소-칼슘 농축층 함유 동합금 하지층 및 Cu 층으로 이루어지는 복합 동합금막을 갖기 때문에, 배리어막 (11) 에 대한 밀착성이 현격히 향상된다.
(c) 도 3 의 단면도에 나타내는 밀착성이 우수한 드레인 전극막 (5) 및 소스 전극막 (6) 을 갖는 본 발명의 제 2 양태의 박막 트랜지스터 중간체 (210) 는, 이하의 방법에 의해 제작할 수 있다.
박막 트랜지스터의 배리어막으로서 종래부터 알려져 있는 Mo 막, Ti 막 등의 금속막보다, 산화 규소 (SiOx) 막을 배리어막으로서 사용함으로써, 드레인 전극막 및 소스 전극막의 밀착성을 더욱 향상시킬 수 있기 때문에 바람직하다.
이 점에서, 우선, 도 4 의 단면도에 나타내는 바와 같이, 유리 기판 (1) 위에 게이트 전극막 (2) 을 형성하고, 상기 유리 기판 (1) 및 게이트 전극막 (2) 위에 질화 규소막 (3) 을 형성하고, 상기 질화 규소막 (3) 위에 n－아모르퍼스 Si 반도체막 (4) 을 형성하고, 상기 n－아모르퍼스 Si 반도체막 (4) 위에 n＋아모르퍼스 Si 오믹막 (4′) 을 형성하고, 상기 n＋아모르퍼스 Si 오믹막 (4′) 위에 산화 규소 (SiOx) 막으로 이루어지는 배리어막 (11) 을 형성한다.
다음으로, 상기 산화 규소 (SiOx) 막으로 이루어지는 배리어막 (11) 위에, 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 을 형성하고, 상기 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 위에 Cu 합금층 (213) 을 형성한다. 이 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 과 Cu 합금층 (213) 에 의해 복합 동합금막 (214) 이 구성된다. 상기 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 은, Ca : 0.2 ∼ 10 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는 동합금 하지층 (이하, 이 성분 조성을 갖는 동합금 하지층을 「산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층」 이라고 한다) 이다. 이상에 의해, 적층체 (209) 가 제작된다.
이 적층체 (209) 에 있어서, 게이트 전극 (2) 의 바로 위 부분의 복합 동합금막 (214) 를 습식 에칭하고, 또한 상기 산화 규소막으로 이루어지는 배리어막 (11) 및 n＋아모르퍼스 Si 오믹막 (4′) 을 플라즈마 에칭한다. 이로써 분리 홈 (7) 을 형성하여, n－아모르퍼스 Si 반도체막 (4) 을 노출시키고, 그럼으로써 드레인 전극막 (5) 및 소스 전극막 (6) 을 형성한다. 이상에 의해 도 3 의 단면도에 나타내는 제 2 양태의 박막 트랜지스터 중간체 (210) 를 제작할 수 있다.
(d) 이 도 3 에 나타내는 제 2 양태의 박막 트랜지스터 중간체 (210) 에 수소 플라즈마 처리를 실시함으로써, 더욱 밀착성이 우수한 드레인 전극막 및 소스 전극막을 갖는 본 발명의 제 2 양태의 박막 트랜지스터를 제작할 수 있다.
제 2 양태의 박막 트랜지스터 중간체 (210) 에 수소 플라즈마 처리를 실시하면, 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 중에 있어서, Ca, Al, Sn, Sb 및 산소의 농도가 더욱 높은 농축층이 형성된다. 이 농축층은, Ca : 2 ∼ 30 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 1 ∼ 10 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는다.
이로써 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 은, 이 농축층을 갖는 동합금 하지층 (이하, 이 농축층을 갖는 동합금 하지층을 「산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층」 이라고 한다) (도시 생략) 으로 변화되어, 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층 및 Cu 합금층으로 이루어지는 복합 동합금막이 생성된다. 드레인 전극막 및 소스 전극막은, 이 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층 및 Cu 합금층으로 이루어지는 복합 동합금막을 갖기 때문에, 배리어막 (11) 에 대한 밀착성이 현격히 향상된다.
본 발명은, 이러한 연구 결과에 기초하여 이루어진 것으로, 이하의 요건을 갖는다.
(1) 본 발명의 제 1 양태의 박막 트랜지스터는, 유리 기판과, 상기 유리 기판 위에 형성된 게이트 전극막과, 상기 유리 기판 및 게이트 전극막 위에 형성된 질화 규소막과, 상기 질화 규소막 위에 형성된 n－아모르퍼스 Si 반도체막과, 상기 n－아모르퍼스 Si 반도체막 위에 형성된 n＋아모르퍼스 Si 오믹막과, 상기 n＋아모르퍼스 Si 오믹막 위에 형성된 산화 규소막으로 이루어지는 배리어막과, 상기 산화 규소막으로 이루어지는 배리어막 위에 형성된 드레인 전극막 및 소스 전극막을 갖는다.
상기 드레인 전극막 및 상기 소스 전극막은, 적어도 상기 산화 규소막으로 이루어지는 배리어막에 접하여 형성된 산소-칼슘 농축층 함유 동합금 하지층과, 상기 산소-칼슘 농축층 함유 동합금 하지층 위에 형성된 Cu 층으로 이루어지는 복합 동합금막을 갖는다.
상기 산소-칼슘 농축층 함유 동합금 하지층은, 농축층을 갖는다.
상기 농축층은, Ca : 2 ∼ 30 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유한다.
(2) 본 발명의 제 1 양태의 박막 트랜지스터 중간체는, 유리 기판과, 상기 유리 기판 위에 형성된 게이트 전극막과, 상기 유리 기판 및 게이트 전극막 위에 형성된 질화 규소막과, 상기 질화 규소막 위에 형성된 n－아모르퍼스 Si 반도체막과, 상기 n－아모르퍼스 Si 반도체막 위에 형성된 n＋아모르퍼스 Si 오믹막과, 상기 n＋아모르퍼스 Si 오믹막 위에 형성된 산화 규소막으로 이루어지는 배리어막과, 상기 산화 규소막으로 이루어지는 배리어막 위에 형성된 드레인 전극막 및 소스 전극막을 갖는다.
상기 드레인 전극막 및 상기 소스 전극막은, 상기 산화 규소막으로 이루어지는 배리어막에 접하여 형성된 산소-칼슘 함유 동합금 하지층과, 상기 산소-칼슘 함유 동합금 하지층 위에 형성된 Cu 층으로 이루어지는 복합 동합금막을 갖는다.
상기 산소-칼슘 함유 동합금 하지층은, Ca : 0.01 ∼ 10 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유한다.
(3) 본 발명의 제 2 양태의 박막 트랜지스터는, 유리 기판과, 상기 유리 기판 위에 형성된 게이트 전극막과, 상기 유리 기판 및 게이트 전극막 위에 형성된 질화 규소막과, 상기 질화 규소막 위에 형성된 n－아모르퍼스 Si 반도체막과, 상기 n－아모르퍼스 Si 반도체막 위에 형성된 n＋아모르퍼스 Si 오믹막과, 상기 n＋아모르퍼스 Si 오믹막 위에 형성된 산화 규소막으로 이루어지는 배리어막과, 상기 산화 규소막으로 이루어지는 배리어막 위에 형성된 드레인 전극막 및 소스 전극막을 갖는다.
상기 드레인 전극막 및 상기 소스 전극막은, 적어도 상기 산화 규소막으로 이루어지는 배리어막에 접하여 형성된 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층과, 상기 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층 위에 형성된 Cu 합금층으로 이루어지는 복합 동합금막을 갖는다.
상기 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층은, 농축층을 갖는 동합금 하지층이다.
상기 농축층은, Ca : 2 ∼ 30 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 1 ∼ 10 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유한다.
(4) 본 발명의 제 2 양태의 박막 트랜지스터에서는, 상기 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층 위에 형성된 Cu 합금층은, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유해도 된다.
(5) 본 발명의 제 2 양태의 박막 트랜지스터 중간체는, 유리 기판과, 상기 유리 기판 위에 형성된 게이트 전극막과, 상기 유리 기판 및 게이트 전극막 위에 형성된 질화 규소막과, 상기 질화 규소막 위에 형성된 n－아모르퍼스 Si 반도체막과, 상기 n－아모르퍼스 Si 반도체막 위에 형성된 n＋아모르퍼스 Si 오믹막과, 상기 n＋아모르퍼스 Si 오믹막 위에 형성된 산화 규소막으로 이루어지는 배리어막과, 상기 산화 규소막으로 이루어지는 배리어막 위에 형성된 드레인 전극막 및 소스 전극막을 갖는다.
상기 드레인 전극막 및 상기 소스 전극막은, 상기 산화 규소막으로 이루어지는 배리어막에 접하여 형성되어 있는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층과, 상기 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 위에 형성된 Cu 합금층으로 이루어지는 복합 동합금막을 갖는다.
상기 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층은, Ca : 0.2 ∼ 10 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유한다.
(6) 본 발명의 제 2 양태의 박막 트랜지스터 중간체에서는, 상기 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 위에 형성된 Cu 합금층은, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유해도 된다.
본 발명의 제 1 양태의 박막 트랜지스터 중간체에서는, 배리어막으로서 산화 규소 (SiOx) 막이 사용되고 있다. 또한 드레인 전극막 및 소스 전극막으로서, 산소 및 Ca 를 함유하는 산소-칼슘 동합금 하지막과 Cu 층으로 이루어지는 복합 동합금막이 사용되고 있으므로, 산화 규소 (SiOx) 막으로 이루어지는 배리어막에 대한 밀착성이 더욱 우수하다. 이 때문에, 예를 들어, 이 제 1 양태의 박막 트랜지스터 중간체의 반송시에 진동이 부여되어도 드레인 전극막 및 소스 전극막의 박리에 의한 고장이 일어날 가능성이 한층 적다. 또한 n＋아모르퍼스 Si 오믹막 (4′) 의 표면을 공 (空) 스퍼터하는 것만으로 배리어막의 산화 규소 (SiOx) 막을 형성할 수 있기 때문에, 제조 비용을 낮출 수 있다.
본 발명의 제 1 양태의 박막 트랜지스터는, 상기한 제 1 양태의 박막 트랜지스터 중간체를 수소 플라즈마 처리하여 얻어지고, Ca 및 산소를 더욱 고농도로 함유하는 농축층이 생성되어 있다. 이 농축층을 포함하는 산소-칼슘 농축층 함유 동합금 하지막을 가짐으로써, 산화 규소 (SiOx) 막으로 이루어지는 배리어막에 대한 밀착성이 더욱 우수해지고, 이 제 1 양태의 박막 트랜지스터에 심한 진동이 부여되어도 드레인 전극막 및 소스 전극막의 박리에 의한 고장이 일어날 가능성이 전무하다.
본 발명의 제 2 양태의 박막 트랜지스터 중간체에서는, 배리어막으로서 산화 규소 (SiOx) 막이 사용되고 있다. 또한 드레인 전극막 및 소스 전극막으로서 Ca, Al, Sn, Sb 및 산소를 함유하는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지막과 Cu 합금층으로 이루어지는 복합 동합금막이 사용되고 있으므로, 산화 규소 (SiOx) 막으로 이루어지는 배리어막에 대한 밀착성이 더욱 우수하다. 이 때문에, 예를 들어, 이 제 2 양태의 박막 트랜지스터 중간체의 반송시에 진동이 부여되어도 드레인 전극막 및 소스 전극막의 박리에 의한 고장이 일어날 가능성이 한층 적다. 또한 n＋아모르퍼스 Si 오믹막 (4′) 의 표면을 공스퍼터하는 것만으로 배리어막의 산화 규소 (SiOx) 막을 형성할 수 있기 때문에, 제조 비용을 낮출 수 있다.
본 발명의 제 2 양태의 박막 트랜지스터는, 상기한 제 2 양태의 박막 트랜지스터 중간체를 수소 플라즈마 처리하여 얻어지고, Ca, Al, Sn, Sb 및 산소를 더욱 고농도로 함유하는 농축층이 생성되어 있다. 이 농축층을 포함하는 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지막을 가짐으로써, 산화 규소 (SiOx) 막으로 이루어지는 배리어막에 대한 밀착성이 더욱 우수해지고, 이 제 2 양태의 박막 트랜지스터에 심한 진동이 부여되어도 드레인 전극막 및 소스 전극막의 박리에 의한 고장이 일어날 가능성이 전무하다.
도 1 은 본 발명의 제 1 양태 (실시형태) 의 박막 트랜지스터 중간체의 단면 개략 설명도이다.
도 2 는 본 발명의 제 1 양태 (실시형태) 의 박막 트랜지스터 중간체를 제작하기 위한 적층체의 단면 개략 설명도이다.
도 3 은 본 발명의 제 2 양태 (실시형태) 의 박막 트랜지스터 중간체의 단면 개략 설명도이다.
도 4 는 본 발명의 제 2 양태 (실시형태) 의 박막 트랜지스터 중간체를 제작하기 위한 적층체의 단면 개략 설명도이다.
도 5 는 종래의 박막 트랜지스터 중간체의 단면 개략 설명도이다.
도 6 은 종래의 박막 트랜지스터 중간체를 제작하기 위한 적층체의 단면 개략 설명도이다.
도 2 는 본 발명의 제 1 양태 (실시형태) 의 박막 트랜지스터 중간체를 제작하기 위한 적층체의 단면 개략 설명도이다.
도 3 은 본 발명의 제 2 양태 (실시형태) 의 박막 트랜지스터 중간체의 단면 개략 설명도이다.
도 4 는 본 발명의 제 2 양태 (실시형태) 의 박막 트랜지스터 중간체를 제작하기 위한 적층체의 단면 개략 설명도이다.
도 5 는 종래의 박막 트랜지스터 중간체의 단면 개략 설명도이다.
도 6 은 종래의 박막 트랜지스터 중간체를 제작하기 위한 적층체의 단면 개략 설명도이다.
다음으로, 본 발명의 구성에 대해 도면을 참조하여 설명한다.
(제 1 실시형태)
이 제 1 실시형태는, 전술한 본 발명의 제 1 양태에 상당한다.
제 1 실시형태의 박막 트랜지스터 및 박막 트랜지스터 중간체에 대해, 그 제조 방법과 함께 도면에 기초하여 상세하게 설명한다.
도 1 은, 제 1 실시형태의 박막 트랜지스터 중간체의 단면도이며, 도 2 는, 제 1 실시형태의 박막 트랜지스터 중간체를 제작하기 위한 적층체의 단면도이다.
도 1 에 나타내는 제 1 실시형태의 박막 트랜지스터 중간체를 제작하려면, 우선, 도 2 의 단면도에 나타내는 바와 같이, 유리 기판 (1) 의 표면에 동막으로 이루어지는 게이트 전극막 (2) 을 형성하고, 이 게이트 전극막 (2) 및 유리 기판 (1) 위에 질화 규소 (SiNx) 막 (3) 을 형성하고, 또한 이 질화 규소 (SiNx) 막 (3) 위에 n－아모르퍼스 Si 반도체막 (4) 을 형성하고, 상기 n－아모르퍼스 Si 반도체막 (4) 위에 n＋아모르퍼스 Si 오믹막 (4′) 을 형성하고, 또한 이 n＋아모르퍼스 Si 오믹막 (4′) 위에 산화 규소 (SiOx) 막으로 이루어지는 배리어막 (11) 을 형성한다.
이 산화 규소 (SiOx) 막으로 이루어지는 배리어막 (11) 은, 통상적인 PVD 또는 CVD 에 의해 형성할 수도 있지만, 스퍼터 장치 내의 분위기를 산소 또는 산소를 함유하는 불활성 가스 분위기가 되도록 유지하면서 공스퍼터함으로써, n＋아모르퍼스 Si 오믹막 (4′) 의 표면을 산화시키고, 이로써 배리어막 (11) 을 형성할 수 있다.
이 배리어막 (11) 위에, 산소-칼슘 함유 동합금 하지층 (112) 과 Cu 층 (113) 으로 이루어지는 복합 동합금막 (114) 을 형성한다. 상기 산소-칼슘 함유 동합금 하지층 (112) 은, Ca : 0.01 ∼ 10 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는다. 이로써 도 2 에 나타내는 적층체 (109) 를 제작한다.
이 산소-칼슘 함유 동합금 하지층 (112) 및 Cu 층 (113) 으로 이루어지는 복합 동합금막 (114) 은, Ca : 0.01 ∼ 15 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는 동합금 타겟을 이용하여, 이하의 방법에 의해 형성할 수 있다.
우선, 산소를 함유하는 불활성 가스 분위기 중에서 스퍼터함으로써, 산소-칼슘 함유 동합금 하지막 (112) 을 형성한다. 그 후, 산소의 공급을 정지시켜, 분위기를 불활성 가스 분위기로 하고, 이 불활성 가스 분위기 중에서 스퍼터함으로써 Cu 층 (113) 을 형성한다.
Ca : 0.01 ∼ 15 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는 동합금 타겟을 이용하여, 산소를 함유하는 불활성 가스 분위기 중에서 스퍼터하면, Ca : 0.01 ∼ 10 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는 산소-칼슘 함유 동합금 하지층이 형성된다.
상기 조성과 동일한 성분 조성을 갖는 동합금 타겟을 이용하여, 불활성 가스 분위기 중에서 스퍼터해도, Ca 를 함유하는 칼슘 함유 동합금막은 형성되지 않고, 순동에 가까운 Ca 를 함유하지 않는 성분 조성을 갖는 Cu 층 (113) 이 형성된다.
이와 같이 Cu 층 (113) 은, Ca : 0.01 ∼ 15 몰% 를 함유하는 동합금 타겟을 이용하여 스퍼터함으로써 성막되기 때문에, Cu 층 (113) 에는 미량의 Ca 가 혼입되는 경우가 있는데, 그 양은 매우 적어 0.05 몰% 이하로, 불가피 불순물의 범위내이다. 따라서, Cu 층 (113) 은, 거의 구리와 동일한 조성을 갖는다.
도 2 에 나타내는 적층체 (109) 에 있어서, 게이트 전극 (2) 의 바로 위 부분의 복합 동합금막 (114) 을 습식 에칭하고, 또한 배리어막 (11) 및 n＋아모르퍼스 Si 오믹막 (4′) 을 플라즈마 에칭한다. 이로써 분리 홈 (7) 을 형성하여 n－아모르퍼스 Si 반도체막 (4) 을 노출시킨다. 이로써 분리 홈 (7) 의 양측에 위치하는 복합 동합금막 (114) 으로 이루어지는 드레인 전극막 (5) 및 소스 전극막 (6) 을 형성한다. 이상에 의해 도 1 의 단면도에 나타내는 제 1 실시형태의 박막 트랜지스터 중간체 (110) 를 제작할 수 있다.
플라즈마 에칭한 분리 홈 (7) 을 갖는 제 1 실시형태의 박막 트랜지스터 중간체 (110) 를 수소 플라즈마 처리함으로써, 제 1 실시형태의 박막 트랜지스터를 제작할 수 있다.
이 제 1 실시형태의 박막 트랜지스터는, 수소 플라즈마 처리함으로써, 도 1 에 나타내는 박막 트랜지스터 중간체 (110) 에 있어서의 산소-칼슘 함유 동합금 하지층 (112) 이, 농축층을 갖는 산소-칼슘 농축층 함유 동합금 하지층으로 변화되어 제작된 것이기 때문에, 그 단면 형상 구조는 도 1 과 동일하다. 따라서, 제 1 실시형태의 박막 트랜지스터의 도면에 기초하는 설명은 생략하였다.
제 1 실시형태의 박막 트랜지스터 중간체를 수소 플라즈마 처리하는 조건은, 배경 기술에서 서술한 수소 플라즈마 처리의 조건과 동일하다.
이 수소 플라즈마 처리에 의해, 제 1 실시형태의 박막 트랜지스터 중간체의 Ca : 0.01 ∼ 10 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는 산소-칼슘 함유 동합금 하지층 (112) 은, Ca 및 산소의 농도가 더욱 높은 성분 조성의 농축층을 갖는 산소-칼슘 농축층 함유 동합금 하지층 (도시 생략) 으로 변화된다. 상기 농축층은, Ca : 2 ∼ 30 몰%, 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유한다.
이 산소-칼슘 농축층 함유 동합금 하지층이 생성됨으로써, 박막 트랜지스터에 있어서, 드레인 전극막 (5) 및 소스 전극막 (6) 의 배리어막에 대한 밀착성이 현격히 향상된다.
상기 성분 조성을 갖는 산소-칼슘 함유 동합금 하지층 (112) 을 갖는 제 1 실시형태의 박막 트랜지스터 중간체에 수소 플라즈마 처리를 실시하면, Ca 및 산소의 농도가 더욱 높은 상기 성분 조성의 농축층을 갖는 산소-칼슘 농축층 함유 동합금 하지층이 생성되는데, 그 이유는, 수소 플라즈마 처리를 실시함으로써, 상기 성분 조성을 갖는 산소-칼슘 함유 동합금 하지층 (112) 에 함유되어 있는 Ca 및 산소가, 배리어막 (11) 의 방향으로 확산 이동되어, Ca 및 산소의 농도가 더욱 높은 농축층이 배리어막 (11) 근방에 생성되기 때문이다.
또, 이와 같이 하여 생성된 Ca : 2 ∼ 30 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성의 농축층을 갖는 산소-칼슘 농축층 함유 동합금 하지층이, 산화 규소로 이루어지는 배리어막에 대한 밀착성이 현격히 우수하다는 이유로서는, 이하의 점이 생각된다.
수소 플라즈마 처리 중에, Ca : 0.01 ∼ 10 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는 산소-칼슘 함유 동합금 하지층 (112) 으로 수소가 확산되어, 막 중의 산소와 반응하여 물이 발생한다. 이 물과 막 중의 산화 칼슘이 반응하여 수산화 칼슘이 생성된다. 그리고, 칼슘 이온과 수산화 이온이 되어 산화 규소막으로 이루어지는 배리어막과 반응하여, 강고한 칼슘 실리케이트가, 산화 규소막으로 이루어지는 배리어막에 접하여 생성된다. 이로써 배리어막에 대한 밀착성이 현격히 향상되는 것으로 여겨진다.
다음으로, 제 1 실시형태의 박막 트랜지스터 중간체의 드레인 전극막 및 소스 전극막을 구성하는 복합 동합금막에 있어서의 산소-칼슘 함유 동합금 하지층의 성분 조성, 및 제 1 실시형태의 박막 트랜지스터의 드레인 전극막 및 소스 전극막을 구성하는 복합 동합금막에 있어서의 산소-칼슘 농축층 함유 동합금 하지층에 함유되는 농축층의 성분 조성을 전술한 바와 같이 한정한 이유를 설명한다.
(1) 제 1 실시형태의 박막 트랜지스터 중간체의 산소-칼슘 함유 동합금 하지층 :
이 발명의 박막 트랜지스터 중간체의 드레인 전극막 및 소스 전극막을 구성하는 복합 동합금막에 있어서의 산소-칼슘 함유 동합금 하지층에 Ca 및 산소를 공존시켜 함유시킴으로써, 산화 규소 (SiOx) 막으로 이루어지는 배리어막에 대한 밀착성을 향상시킬 수 있다.
그러나, Ca : 0.01 몰% 미만, 또는 산소 : 1 몰% 미만에서는, 수소 플라즈마 처리시의 밀착성 저하 방지 작용이 부족하므로 바람직하지 않다.
한편, Ca 를 10 몰% 를 초과하여 함유하기 위해서는, Ca 를 15 몰% 를 초과하여 함유하는 동합금 타겟을 제작해야 한다. 또 Ca 를 15 몰% 를 초과하여 함유하는 동합금 타겟을 이용하여, 산소를 도입하는 반응성 스퍼터를 실시해도, 스퍼터 개시시에 방전이 일어나지 않게 되므로, 효율적으로 스퍼터를 실시할 수 없다.
또한, Ca 를 2.5 몰% 를 초과하여 함유하는 동합금은, 열간 압연시에 균열이 발생하여 타겟을 제작할 수 없게 된다. 따라서, Ca 를 2.5 몰% 를 초과하여 함유하는 타겟은, Cu－Ca 모합금 분말을 핫 프레스함으로써 제작하는 것이 바람직하다.
또, 20 % 를 초과하여 산소를 함유하는 불활성 가스 분위기 중에서 스퍼터링하면, 이상 방전이 발생하기 때문에, 산소를 20 몰% 를 초과하여 함유하는 산소-칼슘 함유 동합금 하지층을 형성할 수 없다.
이러한 이유로부터, 제 1 실시형태의 박막 트랜지스터 중간체의 복합 동합금막을 구성하는 산소-칼슘 함유 동합금 하지층에 있어서, Ca 의 함유량을 0.01 ∼ 10 몰% 로 하고, 산소의 함유량을 1 ∼ 20 몰% 로 정하였다.
또한, 제 1 실시형태의 박막 트랜지스터 중간체에 있어서, 복합 동합금막을 구성하는 산소-칼슘 함유 동합금 하지층에 함유되는 Ca 의 양이 적은 경우, 수소 플라즈마 처리를 실시함으로써 제작되는 박막 트랜지스터의 산소-칼슘 농축층 함유 동합금 하지층에 함유되는 Ca 의 양이 적어져, 그 Ca 의 양이 2 몰% 에 도달하지 않는 것으로 생각된다. 그러나 박막 트랜지스터 중간체에 있어서, 복합 동합금막을 구성하는 산소-칼슘 함유 동합금 하지층에 함유되는 Ca 의 양이 적을 때는, 그 산소-칼슘 함유 동합금 하지층의 두께를 더욱 두껍게 함으로써, 제작되는 박막 트랜지스터의 산소-칼슘 농축층 함유 동합금 하지층 중의 농축층에 함유되는 Ca 의 양을 2 몰% 이상으로 할 수 있음을 확인하였다.
산소-칼슘 함유 동합금 하지층의 두께는, 바람직하게는 10 ∼ 100 ㎚ 이다. 이 경우, 산소-칼슘 함유 동합금 하지층에 함유되는 Ca 의 양이 적어도, 제작되는 박막 트랜지스터의 산소-칼슘 농축층 함유 동합금 하지층 중의 농축층에 함유되는 Ca 의 양을 안정적으로 2 ∼ 30 몰% 로 할 수 있다.
(2) 제 1 실시형태의 박막 트랜지스터의 산소-칼슘 농축층 함유 동합금 하지층 :
이 박막 트랜지스터 중간체를 수소 플라즈마 처리함으로써, 박막 트랜지스터 중간체의 상기 성분 조성을 갖는 산소-칼슘 함유 동합금 하지층 (112) 은, Ca : 2 ∼ 30 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 가지며, Ca 및 산소의 농도가 더욱 높은 농축층을 갖도록 변화된다.
이 성분 조성의 농축층을 갖는 산소-칼슘 농축층 함유 동합금 하지층이 생성됨으로써, 산화 규소 (SiOx) 막으로 이루어지는 배리어막에 대한 밀착성을 더욱 향상시킬 수 있다.
(제 2 실시형태)
이 제 2 실시형태는, 전술한 본 발명의 제 2 양태에 상당한다.
제 2 실시형태의 박막 트랜지스터 및 박막 트랜지스터 중간체에 대해, 그 제조 방법과 함께 도면에 기초하여 상세하게 설명한다.
도 3 은, 제 2 실시형태의 박막 트랜지스터 중간체의 단면도이며, 도 4 는, 제 2 실시형태의 박막 트랜지스터 중간체를 제작하기 위한 적층체의 단면도이다.
도 3 에 나타내는 제 2 실시형태의 박막 트랜지스터 중간체를 제작하려면, 우선, 도 4 의 단면도에 나타내는 바와 같이, 유리 기판 (1) 의 표면에 동막으로 이루어지는 게이트 전극막 (2) 을 형성하고, 이 게이트 전극막 (2) 및 유리 기판 (1) 위에 질화 규소 (SiNx) 막 (3) 을 형성하고, 또한 이 질화 규소 (SiNx) 막 (3) 위에 n－아모르퍼스 Si 반도체막 (4) 을 형성하고, 상기 n－아모르퍼스 Si 반도체막 (4) 위에 n＋아모르퍼스 Si 오믹막 (4′) 을 형성하고, 또한 이 n＋아모르퍼스 Si 오믹막 (4′) 위에 산화 규소 (SiOx) 막으로 이루어지는 배리어막 (11) 을 형성한다.
이 산화 규소 (SiOx) 막으로 이루어지는 배리어막 (11) 은, 통상적인 PVD 또는 CVD 에 의해 형성할 수도 있지만, 스퍼터 장치 내의 분위기를 산소 또는 산소를 함유하는 불활성 가스 분위기가 되도록 유지하면서 공스퍼터함으로써, n＋아모르퍼스 Si 오믹막 (4′) 의 표면을 산화시켜, 이로써 배리어막 (11) 을 형성할 수 있다.
이 배리어막 (11) 위에, 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 과 Cu 합금층 (213) 으로 이루어지는 복합 동합금막 (214) 을 형성한다. 상기 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 은, Ca : 0.2 ∼ 10 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는다. 이로써 도 4 에 나타내는 적층체 (209) 를 제작한다.
이 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 및 Cu 합금층 (213) 으로 이루어지는 복합 동합금막 (214) 은, Ca : 0.2 ∼ 15 몰%, 및 Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.1 ∼ 2 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는 동합금 타겟을 이용하여, 이하의 방법에 의해 형성할 수 있다.
우선, 산소를 함유하는 불활성 가스 분위기 중에서 스퍼터함으로써, 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 을 형성한다. 그 후, 산소의 공급을 정지시켜, 분위기를, 산소를 함유하지 않는 불활성 가스 분위기로 하고, 이 산소를 함유하지 않는 불활성 가스 분위기 중에서 스퍼터함으로써 Cu 합금층 (213) 을 형성한다.
Ca : 0.2 ∼ 15 몰%, 및 Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.1 ∼ 2 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는 동합금 타겟을 이용하여, 산소를 함유하는 불활성 가스 분위기 중에서 스퍼터하면, Ca : 0.2 ∼ 10 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층이 형성된다.
또한, 후술하는 바와 같이, 상기 조성과 동일한 성분 조성을 갖는 동합금 타겟을 이용하여, 산소를 함유하지 않는 불활성 가스 분위기 중에서 스퍼터해도, Ca 를 함유하는 칼슘 함유 동합금막은 형성되지 않는다.
Ca : 0.2 ∼ 15 몰%, 및 Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.1 ∼ 2 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 동합금 타겟을 이용하여, 산소를 함유하지 않는 불활성 가스 분위기 중에서 스퍼터함으로써, Cu 합금층 (213) 은 형성된다.
Cu 합금층 (213) 에는, 미량의 Ca 가 혼입되는 경우가 있는데, 그 양은 매우 적어 0.05 몰% 이하로, 불가피 불순물의 범위내이다. 따라서, Ca : 0.2 ∼ 15 몰%, 및 Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.1 ∼ 2 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 동합금 타겟을 이용하여, 산소를 함유하지 않는 불활성 가스 분위기 중에서 스퍼터하여 형성되는 Cu 합금층 (213) 은, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖게 된다.
도 4 에 나타내는 적층체 (209) 에 있어서, 게이트 전극 (2) 의 바로 위 부분의 복합 동합금막 (214) 을 습식 에칭하고, 또한 배리어막 (11) 및 n＋아모르퍼스 Si 오믹막 (4′) 을 플라즈마 에칭한다. 이로써 분리 홈 (7) 을 형성하여 n－아모르퍼스 Si 반도체막 (4) 을 노출시킨다. 이로써 분리 홈 (7) 의 양측에 위치하는 복합 동합금막 (214) 으로 이루어지는 드레인 전극막 (5) 및 소스 전극막 (6) 을 형성한다. 이상에 의해 도 3 의 단면도에 나타내는 제 2 실시형태의 박막 트랜지스터 중간체 (210) 를 제작할 수 있다.
플라즈마 에칭한 분리 홈 (7) 을 갖는 제 2 실시형태의 박막 트랜지스터 중간체 (210) 를 수소 플라즈마 처리함으로써, 제 2 실시형태의 박막 트랜지스터를 제작할 수 있다.
이 제 2 실시형태의 박막 트랜지스터는, 수소 플라즈마 처리함으로써, 도 3 에 나타내는 박막 트랜지스터 중간체 (210) 에 있어서의 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 이, 농축층을 갖는 산소-칼슘 농축층 함유 동합금 하지층으로 변화되어 제작된 것이기 때문에, 그 단면의 형상 구조는 도 3 과 동일하다. 따라서, 제 2 실시형태의 박막 트랜지스터의 도면에 기초하는 설명은 생략하였다.
제 2 실시형태의 박막 트랜지스터 중간체를 수소 플라즈마 처리하는 조건은, 배경 기술에서 서술한 수소 플라즈마 처리의 조건과 동일하다.
이 수소 플라즈마 처리에 의해, 제 2 실시형태의 박막 트랜지스터 중간체의 Ca : 0.2 ∼ 10 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 은, Ca, Al, Sn, Sb 및 산소의 농도가 더욱 높은 성분 조성의 농축층을 갖는 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층 (도시 생략) 으로 변화된다. 상기 농축층은, Ca : 2 ∼ 30 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 1 ∼ 10 몰%, 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유한다.
이 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층이 생성됨으로써, 박막 트랜지스터에 있어서, 드레인 전극막 (5) 및 소스 전극막 (6) 의 배리어막에 대한 밀착성이 현격히 향상된다.
전술한 바와 같이, 상기 성분 조성을 갖는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 을 갖는 제 2 실시형태의 박막 트랜지스터 중간체에 수소 플라즈마 처리를 실시하면, Ca, Al, Sn, Sb 및 산소의 농도가 더욱 높은 상기 성분 조성의 농축층을 갖는 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층이 생성되는데, 그 이유는, 수소 플라즈마 처리를 실시함으로써, 상기 성분 조성을 갖는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 에 함유되어 있는 Ca, Al, Sn, Sb 및 산소가, 배리어막 (11) 의 방향으로 확산 이동되어, Ca, Al, Sn, Sb 및 산소의 농도가 더욱 높은 농축층이 배리어막 (11) 근방에 생성되기 때문이다.
또, 이와 같이 하여 생성된 Ca : 2 ∼ 30 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 1 ∼ 10 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성의 농축층을 갖는 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층이, 산화 규소로 이루어지는 배리어막에 대한 밀착성이 현격히 우수한 이유로서는, 이하의 점이 생각된다.
수소 플라즈마 처리 중에, Ca : 0.2 ∼ 10 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 갖는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 으로 수소가 확산되어, 막 중의 산소와 반응하여 물이 발생한다. 이 물과 막 중의 산화 칼슘이 반응하여 수산화 칼슘이 생성된다. 그리고, 칼슘 이온과 수산화 이온이 되어 산화 규소막으로 이루어지는 배리어막과 반응하여, 강고한 칼슘 실리케이트가 산화 규소막으로 이루어지는 배리어막에 접하여 생성된다. 이로써 배리어막에 대한 밀착성이 현격히 향상되는 것으로 여겨진다.
또, Al, Sn, Sb 에 대해서도 마찬가지로, 확산된 수소와 막 중의 산소의 반응에 의해 발생한 물과, 막 중의 산화 Al, 산화 Sn, 산화 Sb 가 반응하여 수산화 Al, 수산화 Sn, 수산화 Sb 가 각각 생성된다. 그리고 Al 이온, Sn 이온, Sb 이온과 수산화 이온이 되어 산화 규소막으로 이루어지는 배리어막과 반응하여, 강고한 Al 실리케이트, Sn 실리케이트, Sb 실리케이트가, 산화 규소막으로 이루어지는 배리어막에 접하여 생성된다. 이로써 배리어막에 대한 밀착성이 현격히 향상되는 것으로 여겨진다.
다음으로, 제 2 실시형태의 박막 트랜지스터 중간체의 드레인 전극막 및 소스 전극막을 구성하는 복합 동합금막에 있어서의 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층의 성분 조성, 및 제 2 실시형태의 박막 트랜지스터의 드레인 전극막 및 소스 전극막을 구성하는 복합 동합금막에 있어서의 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층에 함유되는 농축층의 성분 조성을 전술한 바와 같이 한정한 이유를 설명한다.
(1) 제 2 실시형태의 박막 트랜지스터 중간체에 있어서의 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 :
이 박막 트랜지스터 중간체의 드레인 전극막 및 소스 전극막을 구성하는 복합 동합금막에 있어서의 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층에 Ca, Al, Sn, Sb 및 산소를 공존시켜 함유시킴으로써, 산화 규소 (SiOx) 막으로 이루어지는 배리어막에 대한 밀착성을 향상시킬 수 있다.
그러나, Ca : 0.2 몰% 미만, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 몰% 미만, 또는 산소 : 1 몰% 미만에서는, 수소 플라즈마 처리시의 밀착성 저하 방지 작용이 부족하므로 바람직하지 않다.
한편, Ca 를 10 몰% 를 초과하여 함유하기 위해서는, Ca 를 15 몰% 를 초과하여 함유하는 동합금 타겟을 제작해야 한다. 또 Ca 를 15 몰% 를 초과하여 함유하는 동합금 타겟을 이용하여, 산소를 도입하는 반응성 스퍼터를 실시해도, 스퍼터 개시시에 방전이 일어나지 않게 되므로, 효율적으로 스퍼터를 실시할 수 없다.
또한, Ca 를 2.5 몰% 를 초과하여 함유하는 동합금은, 열간 압연시에 균열이 발생하여 타겟을 제작할 수 없게 된다. 따라서, Ca 를 2.5 몰% 를 초과하여 함유하는 타겟은, Cu 모합금 분말을 핫 프레스함으로써 제작하는 것이 바람직하다.
또한, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 2 몰% 를 초과하여 함유하면, 성막된 Cu 합금막의 저항치가 상승하여, 드레인 전극막 및 소스 전극막으로서 사용하기에는 바람직하지 않다.
또, 20 % 를 초과하여 산소를 함유하는 불활성 가스 분위기 중에서 스퍼터링하면, 이상 방전이 발생하기 때문에, 산소를 20 몰% 를 초과하여 함유하는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층을 형성할 수 없다.
이러한 이유로부터, 제 2 실시형태의 박막 트랜지스터 중간체의 복합 동합금막을 구성하는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층에 있어서, Ca 의 함유량을 0.2 ∼ 10 몰% 로 하고, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상의 함유량을 합계로 0.05 ∼ 2 몰% 로 하고, 산소의 함유량을 1 ∼ 20 몰% 로 정하였다.
(2) 제 2 실시형태의 박막 트랜지스터의 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층 :
이 박막 트랜지스터 중간체를 수소 플라즈마 처리함으로써, 박막 트랜지스터 중간체의 상기 성분 조성을 갖는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층 (212) 은, 수소 플라즈마 처리 중에, Ca : 2 ∼ 30 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 1 ∼ 10 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 성분 조성을 가지며, Ca, Al, Sn, Sb 및 산소의 농도가 더욱 높은 농축층을 갖도록 변화된다.
이 성분 조성의 농축층을 갖는 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층이 생성됨으로써, 산화 규소 (SiOx) 막으로 이루어지는 배리어막에 대한 밀착성을 더욱 향상시킬 수 있다.
실시예 1
순도 : 99.99 질량% 의 무산소동을 준비하고, 이 무산소동을 Ar 가스 분위기 중, 고순도 그라파이트 몰드 내에서 고주파 용해시켰다. 얻어진 용탕에 Ca 를 첨가하고 용해시켜 표 1 에 나타내는 성분 조성을 갖는 용탕이 되도록 성분 조정하였다.
얻어진 용탕을, 냉각된 카본 주형으로 주조하고, 또한 열간 압연하여, 그 후, 최종적으로 변형제거 소둔하였다.
얻어진 압연체의 표면을 선반 가공하여 외경 : 152 ㎜, 두께 : 5 ㎜ 의 치수를 가지며, 표 1 에 나타내는 성분 조성을 갖는 타겟 1A ∼ 1O 를 제작하였다. 또한, 순도 : 99.999 질량% 의 무산소동으로부터 순동 타겟 1P 를 제작하였다.
유리판 (세로 : 50 ㎜, 가로 : 50 ㎜, 두께 : 0.7 ㎜ 의 치수를 갖는 코닝사 제조 1737 의 유리판) 과, 그 표면에 형성된 100 ㎚ 두께의 n＋아모르퍼스 Si 막으로 이루어지는 기판을 스퍼터 장치에 설치하였다. 또한 타겟 1A ∼ 1P 를, 기판과 타겟의 거리가 70 ㎜ 가 되도록 스퍼터 장치에 설치하였다. 스퍼터 장치의 전원으로서 직류 방식을 채용하여, 스퍼터 장치의 진공 용기를 도달 진공도 4×10－5 ㎩ 이 될 때까지 진공화시켰다.
다음으로, 산소를 표 2 ∼ 3 에 나타내는 비율로 함유하는 산소-Ar 혼합 가스를 스퍼터 가스로서 진공 용기 내에 흐르게 하여, 스퍼터 분위기 압력을 0.67 ㎩ 로 하였다. 그 후, 출력 : 600 W 로 1 분간 셔터를 닫은 상태로 방전 (공스퍼터) 시켜, n＋아모르퍼스 Si 막 표면에 약 10 ㎚ 두께의 실리콘 산화막을 형성하였다.
그리고, 셔터를 열어, 출력 : 600 W 로 방전시킴으로써, 표 2 ∼ 3 에 나타내는 두께 및 성분 조성을 갖는 산소-칼슘 함유 동합금 하지층을 성막하였다. 계속해서 산소의 공급을 정지시키고, Ar 가스만으로 0.67 ㎩ 의 압력으로 스퍼터함으로써, 두께 : 250 ㎚ 를 가지며, Cu 및 불가피 불순물로 이루어지는 Cu 층을 성막하였다.
이상에 의해, 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (101 ∼ 114), 비교예의 박막 트랜지스터 중간체용 복합 동합금막 (101 ∼ 103) 및 종래예의 박막 트랜지스터 중간체용 복합 동합금막 (101) 을 성막하였다.
이와 같이 하여 얻어진 박막 트랜지스터 중간체용 복합 동합금막에 대해, 하기의 조건으로 바둑판눈 부착 시험을 실시하였다.
바둑판눈 부착 시험 :
JIS-K5400 에 준하여, 박막 트랜지스터 중간체용 복합 동합금막의 표면에 커터를 이용하여, 가로 세로 11 개씩 1 ㎜ 간격으로 랜싱을 가하여, 100 개의 모눈막 (정방형으로 구획된 막) 을 만들었다. 3M 사 제조 스카치 테이프를 밀착시킨 후 단번에 벗겨내어, 유리 기판 중앙부의 가로 세로 10 ㎜ 내에서 유리 기판에 부착되어 있던 모눈막에 있어서, 박리가 발생한 모눈막의 수를 측정하였다.
얻어진 결과를, 표 2, 3 중의 항목 「박리된 모눈의 수 (개/100)」 에 나타내어, 유리 기판에 대한 밀착성을 평가하기 위해 사용하였다.
또한, 박막 트랜지스터 중간체용 복합 동합금막에 있어서의 산소-칼슘 함유 동합금 하지층에 함유되는 Ca 및 산소의 분석은, 주사형 오제 전자 분광 분석 장치 (형식 : PHI700, 알박·파이 주식회사 제조) 를 이용하여, 이하의 조건으로 실시하였다.
(전자총)
가속 전압 : 5 kV
조사 전류 : 10 nA (패러데이 컵으로 측정)
빔 직경 : 10 ㎛ (직경)
(이온총)
가속 전압 : 1 kV
이미션 전류 : 10 mA
래스터 폭 : 1×1 ㎜
(시료 스테이지)
경사 : 30°
로테이션 : Zalar
회전 스피드 : 0.8 rpm
(분석 조건)
스퍼터 모드 : Alternating W/Zalar
스퍼터 인터벌 : 1 분
표 2 ∼ 3 에 나타내는 결과로부터, 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (101 ∼ 114) 은, 종래예의 박막 트랜지스터 중간체용 복합 동합금막 (101) 에 비해 밀착성이 우수함을 알 수 있었다.
제 1 실시형태의 조건에서 벗어난 값을 갖는 비교예의 박막 트랜지스터 중간체용 복합 동합금막 (101 ∼ 102) 은, 밀착성이 약간 떨어지므로 바람직하지 않다.
비교예의 박막 트랜지스터 중간체용 복합 동합금막 (103) 을 성막할 때에는, 방전이 불안정해져 이상 방전이 발생하였다. 이것은, 산소-Ar 혼합 스퍼터 가스 중에 함유되는 산소 농도가 25 체적% 였기 때문에, 타겟 표면에 산화막이 형성되었기 때문으로 생각된다. 이상 방전의 발생에 의해 여러 번 방전이 정지되었지만, 그 때마다 방전을 재개하여 소정 두께의 복합 동합금막을 형성하였다. 비교예의 박막 트랜지스터 중간체용 복합 동합금막 (103) 과 같이, 산소를 20 몰% 를 초과하여 함유하는 산소-칼슘 함유 동합금 하지층은, 성막 중에 이상 방전이 발생하기 때문에, 안정적으로 성막할 수 없었다.
실시예 2
성막할 수 있었던 표 2 ∼ 3 에 나타내는 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (101 ∼ 114), 비교예의 박막 트랜지스터 중간체용 복합 동합금막 (101 ∼ 102) 및 종래예의 박막 트랜지스터 중간체용 복합 동합금막 (101) 에, 이하의 조건으로 수소 플라즈마 처리를 실시하였다. 이로써, 본 발명예의 박막 트랜지스터용 복합 동합금막 (101 ∼ 114), 비교예의 박막 트랜지스터용 복합 동합금막 (101 ∼ 102) 및 종래예의 박막 트랜지스터용 복합 동합금막 (101) 을 제작하였다. 이들 박막 트랜지스터용 복합 동합금막은, 표 4 ∼ 5 에 나타내는 성분 조성의 농축층을 갖는 산소-칼슘 농축층 함유 동합금 하지층 및 Cu 층으로 이루어진다.
(수소 플라즈마 처리의 조건)
가스 : 100 % 수소 가스
수소 가스 유량 : 500 SCCM
수소 가스압 : 100 ㎩
처리 온도 : 300 ℃
RF 전력류 밀도 : 0.1 W/㎠
처리 시간 : 2 분
이들 박막 트랜지스터용 복합 동합금막에 대해, 4 탐침법에 의해 비저항치를 측정하였다. 또한 전술한 실시예 1 과 동일한 조건으로 바둑판눈 부착 시험을 실시하였다.
얻어진 결과를 표 4 ∼ 5 에 나타내어, 박막 트랜지스터용 복합 동합금막의 평가를 실시하였다.
또한, 박막 트랜지스터용 복합 동합금막의 산소-칼슘 농축층 함유 동합금 하지층에 함유되는 농축층의 Ca 및 산소의 분석은, 실시예 1 과 동일한 조건으로 실시하였다.
표 4 ∼ 5 에 나타내는 결과로부터, 본 발명예의 박막 트랜지스터용 복합 동합금막 (101 ∼ 114) 은, 종래예의 박막 트랜지스터용 복합 동합금막 (101) 에 비해, 비저항은 동등하여 큰 차이는 없음을 알 수 있었다. 그러나, 본 발명예의 박막 트랜지스터용 복합 동합금막 (101 ∼ 114) 은, 종래예의 박막 트랜지스터용 복합 동합금막 (101) 보다 밀착성이 현격히 우수함을 알 수 있었다. 이 때문에, 본 발명예의 박막 트랜지스터용 복합 동합금막 (101 ∼ 114) 으로 이루어지는 전극막을 내장한 본 발명의 제 1 실시형태의 박막 트랜지스터는, 전극막의 박리에 의한 고장이 매우 적어짐을 알 수 있다.
제 1 실시형태의 조건에서 벗어난 값을 갖는 비교예의 박막 트랜지스터용 복합 동합금막 (101 ∼ 102) 은, 비저항 및 밀착성 중 적어도 어느 것인가가 떨어지므로, 박막 트랜지스터의 전극막으로서 바람직하지 않음을 알 수 있었다.
실시예 3
진공 배기 후에 Ar 가스를 도입하여 분위기를 Ar 가스 분위기로 한 고주파 용해로에 의해 용해시켜 주조하여, Ca 함유량이 상이한 Cu－Ca 모합금 잉곳을 제작하였다. 이들 Ca 함유량이 상이한 Cu－Ca 모합금 잉곳을 재용해시켜, 얻어진 용탕을, 온도 : 1250 ℃ 로 유지하면서, 압력 : 3 ㎫ 의 Ar 가스류로 가스 아토마이즈함으로써, 표 6 에 나타내는 성분 조성을 갖는 Cu－Ca 모합금 분말을 제작하였다.
얻어진 Cu－Ca 모합금 분말을 분급하여, 최대 입경 : 100 ㎛ 이하의 Cu－Ca 모합금 분말을 제작하였다. 이어서, 이 Cu－Ca 모합금 분말을, 이형제를 도포한 흑연 몰드에 충전하여, 온도 : 800 ℃, 압력 : 15 ㎫, 유지 시간 : 30 분간의 조건에서 핫 프레스함으로써, 핫 프레스체를 제작하였다.
이 핫 프레스체를 기계 가공하여, 표 6 에 나타내는 성분 조성을 갖는 타겟 1a ∼ 1n 을 제작하였다.
다음으로, 유리판 (세로 : 50 ㎜, 가로 : 50 ㎜, 두께 : 0.7 ㎜ 의 치수를 갖는 코닝사 제조 1737 의 유리판) 과, 그 표면에 형성된 100 ㎚ 두께의 n＋아모르퍼스 Si 막으로 이루어지는 기판을 스퍼터 장치에 설치하였다. 또한 표 6 의 타겟 1a ∼ 1n 을, 기판과 타겟의 거리가 70 ㎜ 가 되도록 스퍼터 장치에 설치하였다. 스퍼터 장치의 전원으로서 직류 방식을 채용하여, 스퍼터 장치의 진공 용기를 도달 진공도 4×10－5 ㎩ 이 될 때까지 진공화시켰다.
다음으로, 산소를 표 7 에 나타내는 비율로 함유하는 산소-Ar 혼합 가스를 스퍼터 가스로서 진공 용기 내에 흐르게 하여, 스퍼터 분위기 압력을 0.67 ㎩ 로 하였다. 그 후, 출력 : 600 W 로 1 분간 셔터를 닫은 상태로 방전 (공스퍼터) 시켜, n＋아모르퍼스 Si 막 표면에 약 10 ㎚ 두께의 실리콘 산화막을 형성하였다.
그리고, 셔터를 열어, 출력 : 600 W 로 방전시킴으로써, 두께 : 50 ㎚ 를 가지며, 또한 표 7 에 나타내는 성분 조성을 갖는 산소-칼슘 함유 동합금 하지층을 성막하였다. 계속해서 산소의 공급을 정지시키고, Ar 가스만으로 0.67 ㎩ 의 압력으로 스퍼터함으로써, 두께 : 250 ㎚ 를 가지며, Cu 및 불가피 불순물로 이루어지는 Cu 층을 성막하였다.
이상에 의해, 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (115 ∼ 127) 을 성막하였다. 또한, 비교예 104 에 있어서, 표 6 의 Ca 를 15 몰% 를 초과하여 함유하는 타겟 1n 을 이용하여 성막을 시도했지만, 스퍼터 개시시에 방전이 일어나지 않았다. 이 때문에, 비교예의 박막 트랜지스터 중간체용 복합 동합금막 (104) 은 성막할 수 없었다.
이와 같이 하여 얻어진 박막 트랜지스터 중간체용 복합 동합금막에 대해, 실시예 1 과 동일한 조건으로 바둑판눈 부착 시험을 실시하였다. 얻어진 결과를, 표 7 중의 항목 「박리된 모눈의 수 (개/100)」 에 나타내어, 유리 기판에 대한 밀착성을 평가하기 위해 사용하였다.
또한, 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (115 ∼ 127) 에 있어서의 산소-칼슘 함유 동합금 하지층에 함유되는 Ca 및 산소의 분석은, 실시예 1 과 동일한 조건으로, 주사형 오제 전자 분광 분석 장치 (형식 : PHI700, 알박·파이 주식회사 제조) 를 이용하여 실시하였다.
표 7 에 나타내는 결과로부터, 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (115 ∼ 127) 은, 표 3 의 종래예의 박막 트랜지스터 중간체용 복합 동합금막 (101) 에 비해 밀착성이 우수함을 알 수 있었다.
실시예 4
성막할 수 있었던 표 7 의 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (115 ∼ 127) 에, 실시예 2 와 동일한 조건으로 수소 플라즈마 처리를 실시하였다. 이로써, 본 발명예의 박막 트랜지스터용 복합 동합금막 (115 ∼ 127) 을 제작하였다. 이들 박막 트랜지스터용 복합 동합금막은, 표 8 에 나타내는 성분 조성의 농축층을 갖는 산소-칼슘 농축층 함유 동합금 하지층 및 Cu 층으로 이루어진다.
이들 박막 트랜지스터용 복합 동합금막에 대해, 4 탐침법에 의해 비저항치를 측정하였다. 또한 전술한 실시예 1 과 동일한 조건으로 바둑판눈 부착 시험을 실시하였다.
얻어진 결과를 표 8 에 나타내어, 박막 트랜지스터용 복합 동합금막의 평가를 실시하였다.
또한, 박막 트랜지스터용 복합 동합금막에 함유되는 농축층의 Ca 및 산소의 분석은, 실시예 1 과 동일한 조건으로 실시하였다.
표 8 에 나타내는 결과로부터, 본 발명예의 박막 트랜지스터용 복합 동합금막 (115 ∼ 127) 은, 표 5 의 종래예의 박막 트랜지스터용 복합 동합금막 (101) 에 비해, 비저항은 동등하여 큰 차이는 없음을 알 수 있었다. 그러나, 본 발명예의 박막 트랜지스터용 복합 동합금막 (115 ∼ 127) 은, 종래예의 박막 트랜지스터용 복합 동합금막 (101) 보다 밀착성이 현격히 우수함을 알 수 있었다. 이 때문에, 본 발명예의 박막 트랜지스터용 복합 동합금막 (115 ∼ 127) 으로 이루어지는 전극막을 내장한 본 발명의 제 1 실시형태의 박막 트랜지스터는, 전극막의 박리에 의한 고장이 매우 적어짐을 알 수 있다.
실시예 5
순도 : 99.99 질량% 의 무산소동을 준비하고, 이 무산소동을 Ar 가스 분위기 중, 고순도 그라파이트 몰드 내에서 고주파 용해시켰다. 얻어진 용탕에, Ca 및 Al, Sn, Sb 에서 선택되는 1 종 또는 2 종 이상을 첨가하여 용해시켜 표 9 에 나타내는 성분 조성을 갖는 용탕이 되도록 성분 조정하였다.
얻어진 용탕을, 냉각된 카본 주형으로 주조하고, 또한 열간 압연하여, 그 후, 최종적으로 변형제거 소둔하였다.
얻어진 압연체의 표면을 선반 가공하여 외경 : 152 ㎜, 두께 : 6 ㎜ 의 치수를 가지며, 표 9 에 나타내는 성분 조성을 갖는 타겟 2A ∼ 2M 을 제작하였다. 또한, 순도 : 99.99 질량% 의 무산소동으로부터 순동 타겟 2N 을 제작하였다.
유리판 (세로 : 50 ㎜, 가로 : 50 ㎜, 두께 : 0.7 ㎜ 의 치수를 갖는 코닝사 제조 1737 의 유리판) 과, 그 표면에 형성된 100 ㎚ 두께의 n＋아모르퍼스 Si 막으로 이루어지는 기판을 스퍼터 장치에 설치하였다. 또한 타겟 2A ∼ 2M 을, 기판과 타겟의 거리가 70 ㎜ 가 되도록 스퍼터 장치에 설치하였다. 스퍼터 장치의 전원으로서 직류 방식을 채용하여, 스퍼터 장치의 진공 용기를 도달 진공도 4×10－5 ㎩ 이 될 때까지 진공화시켰다.
다음으로, 산소를 표 10 에 나타내는 비율로 함유하는 산소-Ar 혼합 가스를 스퍼터 가스로서 진공 용기 내에 흐르게 하여, 스퍼터 분위기 압력을 0.67 ㎩ 로 하였다. 그 후, 출력 : 600 W 로 1 분간 셔터를 닫은 상태로 방전 (공스퍼터) 시켜, n＋아모르퍼스 Si 막 표면에 약 10 ㎚ 두께의 실리콘 산화막을 형성하였다.
그리고, 셔터를 열어, 출력 : 600 W 로 방전시킴으로써, 두께 : 50 ㎚ 이며, 또한 표 10 에 나타내는 성분 조성을 갖는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층을 성막하였다. 계속해서 산소의 공급을 정지시키고, Ar 가스만으로 0.67 ㎩ 의 압력으로 스퍼터함으로써, 두께 : 250 ㎚ 를 가지며, Cu 및 불가피 불순물로 이루어지는 Cu 층을 성막하였다.
이상에 의해, 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (201 ∼ 212), 비교예의 박막 트랜지스터 중간체용 복합 동합금막 (201 ∼ 203) 및 종래예의 박막 트랜지스터 중간체용 복합 동합금막 (201) 을 성막하였다.
이와 같이 하여 얻어진 박막 트랜지스터 중간체용 복합 동합금막에 대해, 실시예 1 과 동일한 조건으로 바둑판눈 부착 시험을 실시하였다.
얻어진 결과를, 표 10 중의 항목 「박리된 모눈의 수 (개/100)」 에 나타내어, 유리 기판에 대한 밀착성을 평가하기 위해 사용하였다.
또한, 박막 트랜지스터 중간체용 복합 동합금막에 있어서의 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층에 함유되는 Ca, Al, Sn, Sb 및 산소의 분석은, 주사형 오제 전자 분광 분석 장치 (형식 : PHI700, 알박·파이 주식회사 제조) 를 이용하여, 실시예 1 과 동일한 조건으로 실시하였다.
표 10 에 나타내는 결과로부터, 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (201 ∼ 212) 은, 종래예의 박막 트랜지스터 중간체용 복합 동합금막 (201) 에 비해, 밀착성이 우수함을 알 수 있었다.
제 2 실시형태의 조건에서 벗어난 값을 갖는 비교예의 박막 트랜지스터 중간체용 복합 동합금막 (201 ∼ 202) 은, 밀착성이 약간 떨어지므로 바람직하지 않다.
비교예의 박막 트랜지스터 중간체용 복합 동합금막 (203) 을 성막할 때에는, 방전이 불안정해져 이상 방전이 발생하였다. 이것은, 산소-Ar 혼합 스퍼터 가스 중에 함유되는 산소 농도가 25 체적% 였기 때문에, 타겟 표면에 산화막이 형성되었기 때문으로 생각된다. 이상 방전의 발생에 의해 여러 번 방전이 정지되었지만, 그 때마다 방전을 재개하여 소정 두께의 복합 동합금막을 형성하였다. 비교예의 박막 트랜지스터 중간체용 복합 동합금막 (103) 과 같이, 산소를 20 몰% 를 초과하여 함유하는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층은, 성막 중에 이상 방전이 발생하기 때문에, 안정적으로 성막할 수 없었다.
실시예 6
성막할 수 있었던 표 10 에 나타내는 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (201 ∼ 212), 비교예의 박막 트랜지스터 중간체용 복합 동합금막 (201 ∼ 202) 및 종래예의 박막 트랜지스터 중간체용 복합 동합금막 (201) 에, 실시예 2 와 동일한 조건으로 수소 플라즈마 처리를 실시하였다. 이로써, 본 발명예의 박막 트랜지스터용 복합 동합금막 (201 ∼ 212), 비교예의 박막 트랜지스터용 복합 동합금막 (201 ∼ 202) 및 종래예의 박막 트랜지스터용 복합 동합금막 (201) 을 제작하였다. 이들 박막 트랜지스터용 복합 동합금막은, 표 11 에 나타내는 성분 조성의 농축층을 포함하는 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층을 갖는다.
이들 박막 트랜지스터용 복합 동합금막에 대해, 4 탐침법에 의해 비저항치를 측정하였다. 또한 전술한 실시예 1 과 동일한 조건으로 바둑판눈 부착 시험을 실시하였다.
얻어진 결과를 표 11 에 나타내어, 박막 트랜지스터용 복합 동합금막의 평가를 실시하였다.
또한, 박막 트랜지스터용 복합 동합금막의 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층에 함유되는 농축층의 Ca, Al, Sn, Sb 및 산소의 분석은 실시예 1 과 동일한 조건으로 실시하였다.
표 11 에 나타내는 결과로부터, 본 발명예의 박막 트랜지스터용 복합 동합금막 (201 ∼ 212) 은, 종래예의 박막 트랜지스터용 복합 동합금막 (201) 에 비해, 비저항은 동등하여 큰 차이는 없음을 알 수 있었다. 그러나, 본 발명예의 박막 트랜지스터용 복합 동합금막 (201 ∼ 212) 은, 종래예의 박막 트랜지스터용 복합 동합금막 (201) 보다 밀착성이 현격히 우수함을 알 수 있었다. 이 때문에, 본 발명예의 박막 트랜지스터용 복합 동합금막 (201 ∼ 212) 으로 이루어지는 전극막을 내장한 본 발명의 제 2 실시형태의 박막 트랜지스터는, 전극막의 박리에 의한 고장이 매우 적어짐을 알 수 있다.
제 2 실시형태의 조건에서 벗어난 값을 갖는 비교예의 박막 트랜지스터용 복합 동합금막 (201 ∼ 202) 은, 비저항 및 밀착성 중 적어도 어느 것이 떨어지므로, 박막 트랜지스터의 전극막으로서 바람직하지 않음을 알 수 있었다.
실시예 7
진공 배기 후에 Ar 가스를 도입하여 분위기를 Ar 가스 분위기로 한 고주파 용해로에 의해 용해시켜 주조하여, Ca, Al, Sn, Sb 함유량이 상이한 Cu 모합금 잉곳을 제작하였다. 이들 Ca 함유량이 상이한 Cu 모합금 잉곳을 재용해시켜, 얻어진 용탕을, 온도 : 1250 ℃ 로 유지하면서, 압력 : 3 ㎫ 의 Ar 가스류로 가스 아토마이즈함으로써, 표 12 에 나타내는 성분 조성을 갖는 Cu 모합금 분말을 제작하였다.
얻어진 Cu 모합금 분말을 분급하여, 최대 입경 : 100 ㎛ 이하의 Cu 모합금 분말을 제작하였다. 이어서, 이 Cu 모합금 분말을, 이형제를 도포한 흑연 몰드에 충전하여, 온도 : 800 ℃, 압력 : 15 ㎫, 유지 시간 : 30 분간의 조건에서 핫 프레스함으로써, 핫 프레스체를 제작하였다.
이 핫 프레스체를 기계 가공하여, 표 12 에 나타내는 성분 조성을 갖는 타겟 2a ∼ 2n 을 제작하였다.
다음으로, 유리판 (세로 : 50 ㎜, 가로 : 50 ㎜, 두께 : 0.7 ㎜ 의 치수를 갖는 코닝사 제조 1737 의 유리판) 과, 그 표면에 형성된 100 ㎚ 두께의 n＋아모르퍼스 Si 막으로 이루어지는 기판을 스퍼터 장치에 설치하였다. 또한 표 12 의 타겟 2a ∼ 2n 을, 기판과 타겟의 거리가 70 ㎜ 가 되도록 스퍼터 장치에 설치하였다. 스퍼터 장치의 전원으로서 직류 방식을 채용하여, 스퍼터 장치의 진공 용기를 도달 진공도 4×10－5 ㎩ 이 될 때까지 진공화시켰다.
다음으로, 산소를 표 13 에 나타내는 비율로 함유하는 산소-Ar 혼합 가스를 스퍼터 가스로서 진공 용기 내에 흐르게 하여, 스퍼터 분위기 압력을 0.67 ㎩ 로 하였다. 그 후, 출력 : 600 W 로 1 분간 셔터를 닫은 상태로 방전 (공스퍼터) 시켜, n＋아모르퍼스 Si 막 표면에 약 10 ㎚ 두께의 실리콘 산화막을 형성하였다.
그리고, 셔터를 열어, 출력 : 600 W 로 방전시킴으로써, 두께 : 50 ㎚ 를 가지며, 또한 표 13 에 나타내는 성분 조성을 갖는 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층을 성막하였다. 계속해서 산소의 공급을 정지시키고, Ar 가스만으로 0.67 ㎩ 의 압력으로 스퍼터함으로써, 두께 : 250 ㎚ 를 가지며, Cu 및 불가피 불순물로 이루어지는 Cu 층을 성막하였다.
이상에 의해, 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (212 ∼ 224) 을 성막하였다. 또한, 비교예 204 에 있어서, 표 12 의 Ca 를 15 몰% 를 초과하여 함유하는 타겟 2n 을 이용하여 성막을 시도했지만, 스퍼터 개시시에 방전이 일어나지 않았다. 이 때문에, 비교예의 박막 트랜지스터 중간체용 복합 동합금막 (204) 은 성막할 수 없었다.
이와 같이 하여 얻어진 박막 트랜지스터 중간체용 복합 동합금막에 대해, 실시예 1 과 동일한 조건으로 바둑판눈 부착 시험을 실시하였다. 얻어진 결과를, 표 13 중의 항목 「박리된 모눈의 수 (개/100)」 에 나타내어, 유리 기판에 대한 밀착성을 평가하기 위해 사용하였다.
또한, 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (212 ∼ 224) 에 있어서의 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층에 함유되는 Ca, Al, Sn, Sb 및 산소의 분석은, 실시예 1 과 동일한 조건으로, 주사형 오제 전자 분광 분석 장치 (형식 : PHI700, 알박·파이 주식회사 제조) 를 이용하여 실시하였다.
표 13 에 나타내는 결과로부터, 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (212 ∼ 224) 은, 표 10 의 종래예의 박막 트랜지스터 중간체용 복합 동합금막 (201) 에 비해 밀착성이 우수함을 알 수 있었다.
실시예 8
성막할 수 있었던 표 13 의 본 발명예의 박막 트랜지스터 중간체용 복합 동합금막 (212 ∼ 224) 에, 실시예 2 와 동일한 조건으로 수소 플라즈마 처리를 실시하였다. 이로써, 본 발명예의 박막 트랜지스터용 복합 동합금막 (212 ∼ 224) 을 제작하였다. 이들 박막 트랜지스터용 복합 동합금막은, 표 14 에 나타내는 성분 조성의 농축층을 갖는 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층 및 Cu 합금층으로 이루어진다.
이들 박막 트랜지스터용 복합 동합금막에 대해, 4 탐침법에 의해 비저항치를 측정하였다. 또한 전술한 실시예 1 과 동일한 조건으로 바둑판눈 부착 시험을 실시하였다.
얻어진 결과를 표 14 에 나타내어, 박막 트랜지스터용 복합 동합금막의 평가를 실시하였다.
또한, 박막 트랜지스터용 복합 동합금막에 함유되는 농축층의 Ca, Al, Sn, Sb 및 산소의 분석은, 실시예 1 과 동일한 조건으로 실시하였다.
표 14 에 나타내는 결과로부터, 본 발명예의 박막 트랜지스터용 복합 동합금막 (212 ∼ 224) 은, 표 11 의 종래예의 박막 트랜지스터용 복합 동합금막 (201) 에 비해, 비저항은 동등하여 큰 차이는 없음을 알 수 있었다. 그러나, 본 발명예의 박막 트랜지스터용 복합 동합금막 (212 ∼ 224) 은, 종래예의 박막 트랜지스터용 복합 동합금막 (201) 보다 밀착성이 현격히 우수함을 알 수 있었다. 이 때문에, 본 발명예의 박막 트랜지스터용 복합 동합금막 (212 ∼ 224) 으로 이루어지는 전극막을 내장한 본 발명의 제 2 실시형태의 박막 트랜지스터는, 전극막의 박리에 의한 고장이 매우 적어짐을 알 수 있다.
산업상 이용가능성
본 발명의 박막 트랜지스터 및 박막 트랜지스터 중간체에서는, 드레인 전극막 및 소스 전극막의 밀착성이 우수하다. 이 때문에, 반송시에 진동이 부여되어도 드레인 전극막 및 소스 전극막의 박리에 의한 고장이 일어날 가능성이 거의 없다. 따라서, 본 발명은, 플랫 패널 디스플레이 등에 사용되는 박막 트랜지스터나 그 박막 트랜지스터 중간체에 적용할 수 있다.
1 : 유리 기판
2 : 게이트 전극
3 : SiNx 막
4 : n＋아모르퍼스 Si 오믹막
4′ : n－아모르퍼스 Si 반도체막
5 : 드레인 전극
6 : 소스 전극
7 : 분리 홈
8 : 순동막
9 : 종래의 박막 트랜지스터 중간체를 제작하기 위한 적층체
10 : 종래의 박막 트랜지스터 중간체
11 : 배리어막
109 : 제 1 양태 (실시형태) 의 박막 트랜지스터 중간체를 제작하기 위한 적층체
110 : 제 1 양태 (실시형태) 의 박막 트랜지스터 중간체
112 : 제 1 양태 (실시형태) 의 산소-칼슘 함유 동합금 하지막
113 : 제 1 양태 (실시형태) 의 Cu 층
114 : 제 1 양태 (실시형태) 의 복합 동합금막
209 : 제 2 양태 (실시형태) 의 박막 트랜지스터 중간체를 제작하기 위한 적층체
210 : 제 2 양태 (실시형태) 의 박막 트랜지스터 중간체
212 : 제 2 양태 (실시형태) 의 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층
213 : 제 2 양태 (실시형태) 의 Cu 합금층
214 : 제 2 양태 (실시형태) 의 복합 동합금막.
2 : 게이트 전극
3 : SiNx 막
4 : n＋아모르퍼스 Si 오믹막
4′ : n－아모르퍼스 Si 반도체막
5 : 드레인 전극
6 : 소스 전극
7 : 분리 홈
8 : 순동막
9 : 종래의 박막 트랜지스터 중간체를 제작하기 위한 적층체
10 : 종래의 박막 트랜지스터 중간체
11 : 배리어막
109 : 제 1 양태 (실시형태) 의 박막 트랜지스터 중간체를 제작하기 위한 적층체
110 : 제 1 양태 (실시형태) 의 박막 트랜지스터 중간체
112 : 제 1 양태 (실시형태) 의 산소-칼슘 함유 동합금 하지막
113 : 제 1 양태 (실시형태) 의 Cu 층
114 : 제 1 양태 (실시형태) 의 복합 동합금막
209 : 제 2 양태 (실시형태) 의 박막 트랜지스터 중간체를 제작하기 위한 적층체
210 : 제 2 양태 (실시형태) 의 박막 트랜지스터 중간체
212 : 제 2 양태 (실시형태) 의 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층
213 : 제 2 양태 (실시형태) 의 Cu 합금층
214 : 제 2 양태 (실시형태) 의 복합 동합금막.
Claims (6)
- 유리 기판과,
상기 유리 기판의 위에 형성된 게이트 전극막과,
상기 유리 기판 및 게이트 전극막의 위에 형성된 질화 규소막과,
상기 질화 규소막의 위에 형성된 n－아모르퍼스 Si 반도체막과,
상기 n－아모르퍼스 Si 반도체막의 위에 형성된 n＋아모르퍼스 Si 오믹막과,
상기 n＋아모르퍼스 Si 오믹막의 위에 형성된 산화 규소막으로 이루어지는 배리어막과,
상기 산화 규소막으로 이루어지는 배리어막의 위에 형성된 드레인 전극막 및 소스 전극막을 가지며,
상기 드레인 전극막 및 상기 소스 전극막은, 적어도 상기 산화 규소막으로 이루어지는 배리어막에 접하여 형성된 산소-칼슘 농축층 함유 동합금 하지층과, 상기 산소-칼슘 농축층 함유 동합금 하지층의 위에 형성된 Cu 층으로 이루어지는 복합 동합금막을 가지며,
상기 산소-칼슘 농축층 함유 동합금 하지층은, 농축층을 가지며,
상기 농축층은, Ca : 2 ∼ 30 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 것을 특징으로 하는 박막 트랜지스터. - 유리 기판과,
상기 유리 기판의 위에 형성된 게이트 전극막과,
상기 유리 기판 및 게이트 전극막의 위에 형성된 질화 규소막과,
상기 질화 규소막의 위에 형성된 n－아모르퍼스 Si 반도체막과,
상기 n－아모르퍼스 Si 반도체막의 위에 형성된 n＋아모르퍼스 Si 오믹막과,
상기 n＋아모르퍼스 Si 오믹막의 위에 형성된 산화 규소막으로 이루어지는 배리어막과,
상기 산화 규소막으로 이루어지는 배리어막의 위에 형성된 드레인 전극막 및 소스 전극막을 가지며,
상기 드레인 전극막 및 상기 소스 전극막은, 상기 산화 규소막으로 이루어지는 배리어막에 접하여 형성된 산소-칼슘 함유 동합금 하지층과, 상기 산소-칼슘 함유 동합금 하지층의 위에 형성된 Cu 층으로 이루어지는 복합 동합금막을 가지며,
상기 산소-칼슘 함유 동합금 하지층은, Ca : 0.01 ∼ 10 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 것을 특징으로 하는 박막 트랜지스터 중간체. - 유리 기판과,
상기 유리 기판의 위에 형성된 게이트 전극막과,
상기 유리 기판 및 게이트 전극막의 위에 형성된 질화 규소막과,
상기 질화 규소막의 위에 형성된 n－아모르퍼스 Si 반도체막과,
상기 n－아모르퍼스 Si 반도체막의 위에 형성된 n＋아모르퍼스 Si 오믹막과,
상기 n＋아모르퍼스 Si 오믹막의 위에 형성된 산화 규소막으로 이루어지는 배리어막과,
상기 산화 규소막으로 이루어지는 배리어막의 위에 형성된 드레인 전극막 및 소스 전극막을 가지며,
상기 드레인 전극막 및 상기 소스 전극막은, 적어도 상기 산화 규소막으로 이루어지는 배리어막에 접하여 형성된 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층과, 상기 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층의 위에 형성된 Cu 합금층으로 이루어지는 복합 동합금막을 가지며,
상기 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층은, 농축층을 갖는 동합금 하지층이며,
상기 농축층은, Ca : 2 ∼ 30 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 1 ∼ 10 몰%, 및 산소 : 20 ∼ 50 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 것을 특징으로 하는 박막 트랜지스터. - 제 3 항에 있어서,
상기 산소-Ca (Al, Sn, Sb) 농축층 함유 동합금 하지층의 위에 형성된 Cu 합금층은, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 것을 특징으로 하는 박막 트랜지스터. - 유리 기판과,
상기 유리 기판의 위에 형성된 게이트 전극막과,
상기 유리 기판 및 게이트 전극막의 위에 형성된 질화 규소막과,
상기 질화 규소막의 위에 형성된 n－아모르퍼스 Si 반도체막과,
상기 n－아모르퍼스 Si 반도체막의 위에 형성된 n＋아모르퍼스 Si 오믹막과,
상기 n＋아모르퍼스 Si 오믹막의 위에 형성된 산화 규소막으로 이루어지는 배리어막과,
상기 산화 규소막으로 이루어지는 배리어막의 위에 형성된 드레인 전극막 및 소스 전극막을 가지며,
상기 드레인 전극막 및 상기 소스 전극막은, 상기 산화 규소막으로 이루어지는 배리어막에 접하여 형성된 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층과, 상기 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층의 위에 형성된 Cu 합금층으로 이루어지는 복합 동합금막을 가지며,
상기 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층은, Ca : 0.2 ∼ 10 몰%, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰%, 및 산소 : 1 ∼ 20 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 것을 특징으로 하는 박막 트랜지스터 중간체. - 제 5 항에 있어서,
상기 산소-Ca (Al, Sn, Sb) 동합금 중간체 하지층의 위에 형성된 Cu 합금층은, Al, Sn 및 Sb 에서 선택되는 1 종 또는 2 종 이상을 합계로 0.05 ∼ 2 몰% 를 함유하고, 잔부로서 Cu 및 불가피 불순물을 함유하는 것을 특징으로 하는 박막 트랜지스터 중간체.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008247460A JP5269533B2 (ja) | 2008-09-26 | 2008-09-26 | 薄膜トランジスター |
| JPJP-P-2008-247460 | 2008-09-26 | ||
| PCT/JP2009/004822 WO2010035463A1 (ja) | 2008-09-26 | 2009-09-24 | 薄膜トランジスター及び薄膜トランジスター中間体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110063736A KR20110063736A (ko) | 2011-06-14 |
| KR101527626B1 true KR101527626B1 (ko) | 2015-06-09 |
Family
ID=42059476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117002472A KR101527626B1 (ko) | 2008-09-26 | 2009-09-24 | 박막 트랜지스터 및 박막 트랜지스터 중간체 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8502285B2 (ko) |
| JP (1) | JP5269533B2 (ko) |
| KR (1) | KR101527626B1 (ko) |
| CN (1) | CN102165596B (ko) |
| TW (1) | TWI476930B (ko) |
| WO (1) | WO2010035463A1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5285710B2 (ja) * | 2008-10-24 | 2013-09-11 | 三菱マテリアル株式会社 | 薄膜トランジスタの製造方法 |
| JP5354781B2 (ja) * | 2009-03-11 | 2013-11-27 | 三菱マテリアル株式会社 | バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット |
| EP2426720A1 (en) * | 2010-09-03 | 2012-03-07 | Applied Materials, Inc. | Staggered thin film transistor and method of forming the same |
| JP2012060015A (ja) * | 2010-09-10 | 2012-03-22 | Hitachi Cable Ltd | 電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造 |
| KR20130139438A (ko) | 2012-06-05 | 2013-12-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
| JP6274026B2 (ja) * | 2013-07-31 | 2018-02-07 | 三菱マテリアル株式会社 | 銅合金スパッタリングターゲット及び銅合金スパッタリングターゲットの製造方法 |
| CN104064454A (zh) * | 2014-06-11 | 2014-09-24 | 京东方科技集团股份有限公司 | 薄膜及阵列基板的制备方法、阵列基板 |
| JP6398594B2 (ja) * | 2014-10-20 | 2018-10-03 | 三菱マテリアル株式会社 | スパッタリングターゲット |
| CN106920749A (zh) * | 2015-12-28 | 2017-07-04 | 昆山国显光电有限公司 | 一种薄膜晶体管及其制作方法 |
| US10957644B2 (en) * | 2018-02-02 | 2021-03-23 | Micron Technology, Inc. | Integrated structures with conductive regions having at least one element from group 2 of the periodic table |
| CN108807518B (zh) * | 2018-05-28 | 2020-09-29 | 深圳市华星光电技术有限公司 | 电极结构及其制备方法、阵列基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094069A (ja) * | 2000-09-13 | 2002-03-29 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US20080009108A1 (en) * | 2006-07-07 | 2008-01-10 | Au Optronics Corporation | Display Panel Structure and Manufacture Method Thereof |
| WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JP2008205420A (ja) * | 2006-10-18 | 2008-09-04 | Mitsubishi Materials Corp | 熱欠陥発生が少なくかつ表面状態の良好なｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2793620B2 (ja) * | 1989-02-27 | 1998-09-03 | 株式会社日立製作所 | 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置 |
| JPH04349637A (ja) | 1991-05-28 | 1992-12-04 | Oki Electric Ind Co Ltd | アモルファスシリコン薄膜トランジスタアレイ基板の製造方法 |
| JPH0826889A (ja) | 1994-07-15 | 1996-01-30 | Fujitsu Ltd | 金属膜の形成方法および配線用金属膜 |
| US6181012B1 (en) * | 1998-04-27 | 2001-01-30 | International Business Machines Corporation | Copper interconnection structure incorporating a metal seed layer |
| JP3562628B2 (ja) * | 1999-06-24 | 2004-09-08 | 日本電気株式会社 | 拡散バリア膜、多層配線構造、およびそれらの製造方法 |
| US6291348B1 (en) * | 2000-11-30 | 2001-09-18 | Advanced Micro Devices, Inc. | Method of forming Cu-Ca-O thin films on Cu surfaces in a chemical solution and semiconductor device thereby formed |
| KR100883769B1 (ko) | 2002-11-08 | 2009-02-18 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP4017156B2 (ja) | 2003-01-27 | 2007-12-05 | 日東電工株式会社 | 粘着型光学補償層付偏光板および画像表示装置 |
| CN100369268C (zh) * | 2005-06-03 | 2008-02-13 | 友达光电股份有限公司 | 薄膜晶体管元件及其制造方法 |
| JP4523535B2 (ja) * | 2005-08-30 | 2010-08-11 | 富士通株式会社 | 半導体装置の製造方法 |
| KR20080047543A (ko) | 2005-08-31 | 2008-05-29 | 스미또모 가가꾸 가부시끼가이샤 | 트랜지스터, 유기 반도체 소자, 및 이들의 제조 방법 |
| JP4840172B2 (ja) * | 2007-02-07 | 2011-12-21 | 三菱マテリアル株式会社 | 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線および電極 |
| JP5234483B2 (ja) * | 2007-06-12 | 2013-07-10 | 三菱マテリアル株式会社 | 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット |
| JP2009004518A (ja) | 2007-06-20 | 2009-01-08 | Kobe Steel Ltd | 薄膜トランジスタ基板、および表示デバイス |
-
2008
- 2008-09-26 JP JP2008247460A patent/JP5269533B2/ja active Active
-
2009
- 2009-09-24 KR KR1020117002472A patent/KR101527626B1/ko active IP Right Grant
- 2009-09-24 TW TW098132306A patent/TWI476930B/zh active
- 2009-09-24 US US12/737,797 patent/US8502285B2/en active Active
- 2009-09-24 CN CN200980137645.7A patent/CN102165596B/zh active Active
- 2009-09-24 WO PCT/JP2009/004822 patent/WO2010035463A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094069A (ja) * | 2000-09-13 | 2002-03-29 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US20080009108A1 (en) * | 2006-07-07 | 2008-01-10 | Au Optronics Corporation | Display Panel Structure and Manufacture Method Thereof |
| JP2008205420A (ja) * | 2006-10-18 | 2008-09-04 | Mitsubishi Materials Corp | 熱欠陥発生が少なくかつ表面状態の良好なｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット |
| WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110063736A (ko) | 2011-06-14 |
| WO2010035463A1 (ja) | 2010-04-01 |
| TWI476930B (zh) | 2015-03-11 |
| CN102165596B (zh) | 2014-07-09 |
| TW201029185A (en) | 2010-08-01 |
| US8502285B2 (en) | 2013-08-06 |
| JP2010080681A (ja) | 2010-04-08 |
| CN102165596A (zh) | 2011-08-24 |
| US20110133190A1 (en) | 2011-06-09 |
| JP5269533B2 (ja) | 2013-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101527626B1 (ko) | 박막 트랜지스터 및 박막 트랜지스터 중간체 | |
| EP0735152B1 (en) | Molybdenum-tungsten material for wiring, molybdenum-tungsten target for wiring, process for producing the same, and molybdenum-tungsten wiring thin film | |
| US8558382B2 (en) | Interconnection structure and display device including interconnection structure | |
| US8624397B2 (en) | Electrode layer structure for a thin-film transistor and process for manufacture thereof | |
| US8658009B2 (en) | Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer | |
| US20080121137A1 (en) | Coating material based on a copper-indium-gallium alloy, in particular for the production of sputter targets, tubular cathodes and the like | |
| KR20110085996A (ko) | 박막 트랜지스터용 배선막을 형성하기 위한 스퍼터링 타깃 | |
| JP2010502841A (ja) | 非常に小さな結晶粒径と高エレクトロマイグレーション抵抗とを有する銅スパッタリングターゲットおよびそれを製造する方法 | |
| US20090120787A1 (en) | Method of manufacturing semiconductor device | |
| JP2015061943A (ja) | 高純度銅マンガン合金スパッタリングターゲット | |
| JP4936560B2 (ja) | 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するＣａ含有銅合金ターゲット | |
| KR20150034220A (ko) | Cu 합금 박막 형성용 스퍼터링 타깃 및 그 제조 방법 | |
| JP2008124450A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法 | |
| JP2008112989A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 | |
| JP5008146B2 (ja) | 密着性に優れた銅合金複合膜 | |
| JP5377914B2 (ja) | 薄膜トランジスター | |
| JP2010040535A (ja) | 薄膜トランジスター | |
| KR101471254B1 (ko) | Ta를 함유하는 산화 알루미늄 박막 | |
| JP2010040536A (ja) | 薄膜トランジスター |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190502 Year of fee payment: 5 |