CN100369268C - 薄膜晶体管元件及其制造方法 - Google Patents
薄膜晶体管元件及其制造方法 Download PDFInfo
- Publication number
- CN100369268C CN100369268C CNB2005100747754A CN200510074775A CN100369268C CN 100369268 C CN100369268 C CN 100369268C CN B2005100747754 A CNB2005100747754 A CN B2005100747754A CN 200510074775 A CN200510074775 A CN 200510074775A CN 100369268 C CN100369268 C CN 100369268C
- Authority
- CN
- China
- Prior art keywords
- layer
- cupric
- copper
- film transistor
- transistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管元件及其制造方法,该薄膜晶体管元件包括基板、含铜栅极层、第一硅化铜层、栅极绝缘层、半导体层、第二硅化铜层、含铜源极与含铜漏极。其中,含铜栅极层位于基板上方,第一硅化铜层位于含铜栅极层与基板之间,栅极绝缘层位于含铜栅极层上方,半导体层位于栅极绝缘层上方,第二硅化铜层分别位于含铜源极与半导体层之间,以及含铜漏极与半导体层之间,并且含铜源极与含铜漏极位于第二硅化铜层上方。本发明通过提供第一硅化铜层与第二硅化铜层,以加强铜与硅的粘着与避免扩散,因此可促使阻值降低,并增加栅极电极与基板、漏极与半导体层以及源极与半导体层的粘着力,从而提高薄膜晶体管元件的品质可靠性与产率。
Description
技术领域
本发明涉及一种薄膜晶体管元件及其制造方法,特别是涉及一种以至少一硅化铜层以加强铜与硅的粘着、避免扩散的薄膜晶体管元件及其制造方法。
背景技术
随着半导体设计及生产技术不断更新,以及元件本身速度的改良,再加上TFT-LCD面板尺寸及分辨率增加,电阻-电容信号的时间延迟(RC timedelay)影响愈发显着,因此必须选择低电阻率的材料作为元件间连线,而且随着元件密度增加,使得连线的线宽变小,以致电流密度变高所衍生的电迁移问题也成为研发人员在材料选用的一项考量。一般而言,传统上是以铝导线作为连线材料,其电阻率为2.66μΩ-cm,以铜导线(其电阻率为1.67μΩ-cm)及银导线作为连线材料以取代铝,目前逐渐被视为可行方案,因为相较于铝,铜与银皆具有较高的抗电迁移性及较低的电阻率。
请参阅图1,其是现有薄膜晶体管元件的剖面图。图中的薄膜晶体管元件包括一基板11、一栅极12、一栅极绝缘层13、一半导体层14、一源极15与一漏极16。其中,该栅极12是以铜为其电极材料,可利用一物理气相沉积以形成于该基板11上,然后经过一第一道黄光工艺、等离子辅助化学气相沉积(plasma enhanced chemical vapor deposition;PECVD)与第二黄光工艺以陆续形成该栅极绝缘层13与该半导体层14,其中该栅极绝缘层13可以是氮化硅(SiNx)及氧化硅(SiOx)等,然后再通过第三道黄光工艺以形成该源极15与该漏极16,其中该源极15与该漏极16之间可通过蚀刻以形成一通道。此外,该薄膜晶体管元件尚可包括于后续的第四道至第五道黄光工艺分别形成保护层与透明导电层等。在此一提,由于各种工艺技术不断演变,黄光工艺应用计有四至六道不等,在此着重于现有的薄膜晶体管元件结构予以扼要说明,对其它相对细节及原理在此不予赘述。
然而,现有以铜作为栅极电极的薄膜晶体管元件至少具有以下缺点,例如在以PECVD形成该栅极绝缘层13之前,铜易因氧化以及与其它材料反应而形成气泡,并且在PECVD工艺与氨(ammonia)产生内部反应,而且氧化铜的形成会促使阻值提高。另一方面,铜易于扩散到含硅层,例如本质为硅的基板11、该栅极绝缘层13以及含有非结晶硅的该半导体层14等,经过反应后变质为硅化铜层,使得薄膜晶体管元件品质不稳定。此外,铜与基板11的粘着性较差,所以在形成栅极电极之后,易于因为与基板11的粘着性较差而使得该栅极12剥落,导致薄膜晶体管元件产率降低等。因此,提供具有低电阻率与优选粘着特性的薄膜晶体管元件及其制造方法,实为研发人员亟待解决的研发重点与课题之一。
发明内容
有鉴于上述课题,本发明的主要目的是提供一种薄膜晶体管元件,包括一基板、一含铜栅极层、一第一硅化铜层、一栅极绝缘层、一半导体层、一第二硅化铜层、一含铜源极与一含铜漏极。其中,该含铜栅极层位于该基板上方,该第一硅化铜层位于该含铜栅极层与该基板之间,该栅极绝缘层位于该含铜栅极层上方,该半导体层位于该栅极绝缘层上方,该含铜源极与该含铜漏极位于该半导体层上,且该第二硅化铜层分别位于该含铜源极与该半导体层之间,以及该含铜漏极与该半导体层之间。
本发明的另一目的是提供一种薄膜晶体管元件的制造方法,包括以下步骤:首先提供一基板,接着形成一含铜栅极层于该基板上,并且形成一第一硅化铜层于该含铜栅极层与该基板间,然后形成一栅极绝缘层于该第一硅化铜层与含铜栅极层上方,并且形成一半导体层于该栅极绝缘层上,然后再形成一含铜源极与一含铜漏极于部分该半导体层上,此外可形成一第二硅化铜层于该含铜源极与半导体层之间,以及该含铜漏极与该半导体层之间。
本发明另一实施样态,提供一种薄膜晶体管元件的制造方法,包括以下步骤:首先提供一基板,接着形成一第一硅化铜层于该基板上方,并且形成一含铜栅极层于该基板与该第一硅化铜层上方,再依序形成一栅极绝缘层于该第一硅化铜层与该含铜栅极层上方,以及形成一半导体层于该栅极绝缘层上,然后形成一第二硅化铜层于该半导体层上,最后分别形成一含铜源极与含铜漏极位于该第二硅化铜层上。
承上所述,本发明提供的一种薄膜晶体管元件及其制造方法,是通过提供至少一硅化铜层,以加强铜与硅的粘着与避免扩散,因此可促使阻值降低、增加栅极电极与基板、漏极与半导体层以及源极与半导体层的粘着力,从而提高薄膜晶体管元件的品质可靠性与产率。
为使本发明的技术特征及所达成的功效能充份地揭露,下文谨提供优选的实施例及相关附图以为辅佐之用,并以详细说明文字配合说明如后。
附图说明
图1是依据现有的薄膜晶体管元件的剖面图;
图2是依据本发明一优选实施例的薄膜晶体管元件的剖面图;
图3是依据本发明一优选实施例的薄膜晶体管元件制造方法流程图;
图4A~图4E是依据本发明一优选实施例第一硅化铜层及第二硅化铜层形成过程示意图;
图5A~图5F是依据本发明另一优选实施例第一硅化铜层及第二硅化铜层形成过程示意图;
图6是依据本发明再一优选实施例的薄膜晶体管元件制造方法流程图;以及
图7A~图7E是依据本发明再一优选实施例第一硅化铜层及第二硅化铜层形成过程示意图。
简单符号说明
11:基板
12:栅极
13:栅极绝缘层
14:半导体层
15:含铜源极
16:含铜漏极
21:第一硅化铜层
22:含铜栅极层
23:第二硅化铜层
41:铜
42:铜硅化合物
51:硅
52:硅
S31~S38:薄膜晶体管元件制造方法流程图
S61~S64:薄膜晶体管元件制造方法流程图
具体实施方式
以下将参照相关图式,以说明依本发明优选实施例的薄膜晶体管元件,其中相同的元件将以相同的参照符号加以说明,以利参照。
请参阅图2,其是依据本发明一优选实施例的薄膜晶体管元件的剖面图。在此实施例中,薄膜晶体管元件包括一基板11、一第一硅化铜层21、一含铜栅极层22、一栅极绝缘层13、一半导体层14、一第二硅化铜层23、一含铜源极24与一含铜漏极25。其中该含铜栅极层22是包括铜或其合金。且该含铜栅极层22位于该基板11上方,该第一硅化铜层21位于该含铜栅极层22与该基板11之间,该第二硅化铜层23分别位于该含铜源极24与该半导体层14之间,以及该含铜漏极25与该半导体层14之间。此外,该栅极绝缘层13是位于该含铜栅极层22上方,该半导体层14是位于该栅极绝缘层13上方,并且该含铜源极24与含铜漏极25是位于该第二硅化铜层23上方,而且该含铜源极24与该含铜漏极25的材料是包括铜或其合金。
请一并参阅图2和3,其中图3是依据本发明一优选实施例的薄膜晶体管元件制造方法流程图。在此实施例中,该制造方法包括以下步骤:于步骤S31提供一基板11,接着于步骤S32形成一含铜栅极层22于该基板11上,于步骤S33利用热处理方法形成一铜硅化合物于该含铜栅极层22与该基板11之间,优选的热处理方式是热退火,于步骤S34经过图案化与蚀刻以形成一第一硅化铜层21于该含铜栅极层22与该基板11之间,于步骤S35形成一栅极绝缘层13于该第一硅化铜层21及该含铜栅极层22上方,于步骤S36形成一半导体层14于该栅极绝缘层13上方,于步骤S37分别形成一含铜源极24与一含铜漏极25于部分该半导体层14上方,以及于步骤S38以一热处理方式形成该第二硅化铜层23于该含铜源极24与该半导体层14间,以及该含铜漏极25与该半导体层14间,优选的热处理方式是热退火。
请参阅图4A、4B、4C、4D及4E,是依据本发明一优选实施例第一硅化铜层及第二硅化铜层形成过程示意图。在此实施例中,如图4A所示,薄膜晶体管元件的第一硅化铜层21可于步骤S32利用一物理气相沉积以形成一层铜41作为含铜栅极层22于该基板11上方,接着如图4B所示,利用一例如大约摄氏200至500℃的热退火方法于步骤S33形成一铜硅化合物42作为含铜栅极层22于该铜41与该基板11之间,然后如图4C所示,可再于步骤S34经过图案化与蚀刻以形成一第一硅化铜层21于该含铜栅极层22与该基板11之间。如图4D所示,一第二硅化铜层23是可于步骤S37分别形成一含铜源极24与一含铜漏极25于部分半导体层上方,接着如图4E所示,利用一例如大约摄氏200至500℃的热退火方法于步骤S38形成一第二硅化铜层23于该含铜源极24与含铜漏极25与该半导体层14之间。
请参阅图5A、5B、5C、5D、5E及5F,其是依据本发明另一优选实施例第一硅化铜层及第二硅化铜层形成过程示意图。在此实施例中,如图5A所示,薄膜晶体管元件的第一硅化铜层21是可先以一化学气相沉积形成一层硅51于该基板11上方,然后如图5B所示,于步骤S32利用一物理气相沉积以形成一层铜41作为含铜栅极层22于该硅51与该基板11上方,接着如图5C所示,利用一例如大约摄氏200至500℃的热退火方法于步骤S33形成一铜硅化合物42作为含铜栅极层22于该铜41与该基板11之间,然后如图5D所示,可再于步骤S34经过图案化与蚀刻以形成一第一硅化铜层21于该含铜栅极层22与该基板11之间。如图5E所示,一第二硅化铜层23是可先以一化学气相沉积形成一层硅52于该半导体层14上方,然后于步骤S37分别形成一含铜源极24与一含铜漏极25于部分硅52与半导体层14上方,接着如图5F所示,利用一例如大约摄氏200至500℃的热退火方法于步骤S38形成一第二硅化铜层23于该含铜源极24与含铜漏极25与该半导体层14之间。
请一并参阅图2与图6,其是依据本发明再一优选实施例的薄膜晶体管元件制造方法流程图。在此实施例中,该制造方法包括以下步骤:于步骤S31提供一基板11,接着于步骤S61利用一物理气相沉积以形成一铜硅化合物42于该基板11之上,并且于步骤S62亦利用物理气相沉积形成一层铜41作为含铜栅极层22,使得铜41位于该基板11与该铜硅化合物42上方,于步骤S34经过图案化与蚀刻以形成一第一硅化铜层23于该含铜栅极层22与该基板11之间,接着于步骤S35形成一栅极绝缘层13于该第一硅化铜层21与该含铜栅极层22上方,并且于步骤S36形成一半导体层14于该栅极绝缘层13上方,于步骤S63利用一物理气相沉积以形成一第二硅化铜层23于半导体层14上,然后于步骤S64利用物理气相沉积分别形成一含铜源极24与一含铜漏极25于部分该第二硅化铜层23与该半导体层14上方。
请参阅图7A、7B、7C、7D及7E,是依据本发明再一优选实施例第一硅化铜层及第二硅化铜层形成过程示意图。在此实施例中,如图7A所示,薄膜晶体管元件的第一硅化铜层21是可于步骤S61利用一物理气相沉积以形成一铜硅化合物42作为含铜栅极层22于该基板11上方,接着如图7B所示,于步骤S62利用该物理气相沉积形成一层铜41作为含铜栅极层22,且该铜41位于该基板11与该铜硅化合物42上方,然后如图7C所示,可再于步骤S34经过图案化与蚀刻以形成一第一硅化铜层21于该含铜栅极层22与该基板11之间。如图7D所示,一第二硅化铜层23可于步骤S63利用一物理气相沉积以形成第二硅化铜层23于部分半导体层14上方,接着如图7E所示,于步骤S64利用该物理气相沉积分别形成一含铜源极24与一含铜漏极25于部分第二硅化铜层23与该半导体层14上方。
以上所述仅为举例而非用来限制本发明,本领域技术人员在未脱离本发明的精神与范畴,而对其所进行的等效修改及变更,均应包括在要求保护的权力要求范围内。
Claims (15)
1.一种薄膜晶体管元件,包括:
一基板;
一含铜栅极层,位于该基板上;
一第一硅化铜层,位于该含铜栅极层与该基板间;
一栅极绝缘层,位于该含铜栅极层上方;
一半导体层,位于该栅极绝缘层上;以及
一含铜源极与一含铜漏极,分别位于该半导体层上的两端。
2.如权利要求1所述的薄膜晶体管元件,还包括一第二硅化铜层,位于该含铜漏极与该半导体层间。
3.一种薄膜晶体管元件的制造方法,包括:
提供一基板;
形成一含铜栅极层于该基板上;
形成一第一硅化铜层于该含铜栅极层与该基板间;
形成一栅极绝缘层于该第一硅化铜层与该含铜栅极层上方;
形成一半导体层于该栅极绝缘层上;以及
形成一含铜源极与一含铜漏极分别位于该半导体层上的两端。
4.如权利要求3所述的薄膜晶体管元件的制造方法,还包括形成一第二硅化铜层于该含铜漏极与该半导体层间。
5.如权利要求3所述的薄膜晶体管元件的制造方法,其中形成该第一硅化铜层包括:利用一热处理以形成该第一硅化铜层。
6.如权利要求5所述的薄膜晶体管元件的制造方法,其中该热处理的操作温度在200至500℃之间。
7.如权利要求3所述的薄膜晶体管元件的制造方法,其中形成该第一硅化铜层包括:
利用一化学气相沉积以形成一含硅层;
利用一物理气相沉积以形成该含铜栅极层;以及
利用一热处理以形成该第一硅化铜层。
8.如权利要求7所述的薄膜晶体管元件的制造方法,其中该热处理的操作温度在200至500℃之间。
9.如权利要求4所述的薄膜晶体管元件的制造方法,其中形成该第二硅化铜层包括:
利用一热处理以形成该第二硅化铜层。
10.如权利要求9所述的薄膜晶体管元件的制造方法,其中该热处理的操作温度在200至500℃之间。
11.如权利要求4所述的薄膜晶体管元件的制造方法,其中形成该第二硅化铜层包括:
利用一化学气相沉积以形成一含硅层;
利用一物理气相沉积以形成该含铜源极与该含铜漏极;以及
利用一热处理以形成该第二硅化铜层。
12.如权利要求11所述的薄膜晶体管元件的制造方法,其中该热处理的操作温度在200至500℃之间。
13.一种薄膜晶体管元件的制造方法,包括:
提供一基板;
形成一第一硅化铜层于该基板上;
形成一含铜栅极层于该基板与该第一硅化铜层上方;
形成一栅极绝缘层于该第一硅化铜层与该含铜栅极层上方;
形成一半导体层于该栅极绝缘层上;
形成一第二硅化铜层于该半导体层上的两端;以及
形成一含铜源极与一含铜漏极分别位于该等第二硅化铜层上。
14.如权利要求13所述的薄膜晶体管元件的制造方法,其中形成该第一硅化铜层与该含铜栅极层是依序利用一物理气相沉积。
15.如权利要求13所述的薄膜晶体管元件的制造方法,其中形成该第二硅化铜层与该含铜源极以及该含铜漏极是依序利用一物理气相沉积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100747754A CN100369268C (zh) | 2005-06-03 | 2005-06-03 | 薄膜晶体管元件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100747754A CN100369268C (zh) | 2005-06-03 | 2005-06-03 | 薄膜晶体管元件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1694266A CN1694266A (zh) | 2005-11-09 |
CN100369268C true CN100369268C (zh) | 2008-02-13 |
Family
ID=35353143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100747754A Active CN100369268C (zh) | 2005-06-03 | 2005-06-03 | 薄膜晶体管元件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100369268C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102165596A (zh) * | 2008-09-26 | 2011-08-24 | 三菱综合材料株式会社 | 薄膜晶体管及薄膜晶体管中间体 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010029054A1 (en) * | 2000-03-30 | 2001-10-11 | Advanced Display Inc. | Method for manufacturing electro-optic element |
WO2004061991A1 (en) * | 2003-01-07 | 2004-07-22 | Samsung Electronics Co., Ltd. | Thin film transistor substrate and method for forming metal wire thereof |
-
2005
- 2005-06-03 CN CNB2005100747754A patent/CN100369268C/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010029054A1 (en) * | 2000-03-30 | 2001-10-11 | Advanced Display Inc. | Method for manufacturing electro-optic element |
WO2004061991A1 (en) * | 2003-01-07 | 2004-07-22 | Samsung Electronics Co., Ltd. | Thin film transistor substrate and method for forming metal wire thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102165596A (zh) * | 2008-09-26 | 2011-08-24 | 三菱综合材料株式会社 | 薄膜晶体管及薄膜晶体管中间体 |
CN102165596B (zh) * | 2008-09-26 | 2014-07-09 | 三菱综合材料株式会社 | 薄膜晶体管及薄膜晶体管中间体 |
Also Published As
Publication number | Publication date |
---|---|
CN1694266A (zh) | 2005-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI271866B (en) | Thin film transistor and process thereof | |
CN101681873B (zh) | 通过使用氮化铝增加微结构中的铜基金属化结构的可靠性 | |
CN103872103B (zh) | 用于碳化硅装置中欧姆接触的系统和方法 | |
CN102683422B (zh) | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 | |
KR960014392A (ko) | 고융점 금속막의 성막방법 | |
CN100446274C (zh) | 像素电极的开关元件及其制造方法 | |
CN103681555A (zh) | 增加对电迁移的阻力的结构 | |
CN1790740A (zh) | 半导体器件及用于形成栅极结构的方法 | |
CN105047562B (zh) | 半悬浮石墨烯场效应晶体管制备方法 | |
CN100369268C (zh) | 薄膜晶体管元件及其制造方法 | |
TW540118B (en) | Method for increasing the surface wetability of low dielectric constant material | |
CN109585381A (zh) | 显示基板的制备方法、显示装置 | |
KR101326134B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN100353565C (zh) | 薄膜晶体管元件及其制造方法 | |
KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
Okojie et al. | Pt: Ti diffusion barrier, interconnect, and simultaneous ohmic contacts to n-and p-type 4H-SiC | |
CN100573914C (zh) | 薄膜晶体管元件 | |
TWI254419B (en) | Compound semiconductor device having copper metallization | |
TWI321826B (en) | Structure for improving interlevel conductor connections | |
JPH0750698B2 (ja) | 集積回路の相互接続用メタライゼーションを形成する方法及び装置 | |
KR100606245B1 (ko) | Ti 접착층을 이용한 TFT-LCD의 건식 식각 배선 형성방법 | |
TW439213B (en) | Process of copper adhesion/barrier layer | |
JPH04349629A (ja) | 半導体装置及びその製造方法 | |
KR20030049307A (ko) | 반도체 소자의 보호막 제조 방법 | |
KR0118206B1 (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |