KR20030049307A - 반도체 소자의 보호막 제조 방법 - Google Patents

반도체 소자의 보호막 제조 방법 Download PDF

Info

Publication number
KR20030049307A
KR20030049307A KR1020010079487A KR20010079487A KR20030049307A KR 20030049307 A KR20030049307 A KR 20030049307A KR 1020010079487 A KR1020010079487 A KR 1020010079487A KR 20010079487 A KR20010079487 A KR 20010079487A KR 20030049307 A KR20030049307 A KR 20030049307A
Authority
KR
South Korea
Prior art keywords
semiconductor device
kpa
protective film
manufacturing
silicon
Prior art date
Application number
KR1020010079487A
Other languages
English (en)
Inventor
조경수
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR1020010079487A priority Critical patent/KR20030049307A/ko
Publication of KR20030049307A publication Critical patent/KR20030049307A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 보호막 형성 시에 발생하는 수소 성분에 기인하는 반도체 소자의 신뢰도 저하를 억제할 수 있도록 한다는 것으로, 이를 위하여 본 발명은, 반도체 소자의 보호막으로 실리콘 질화막 또는 실리콘 옥시 나이트라이드를 사용하는 종래 방법과는 달리, 산화막, 실리콘 옥시 나이트라이드 및 실리콘 나이트라이드를 적어도 포함하는 다층 구조의 막을 보호막으로 사용함으로써, 보호막을 형성할 때 생성되는 수소 등의 불순물이 하부막으로 침투하는 것을 억제하고, 이를 통해 수소의 하부막 침투에 기인하는 소자의 악영향을 차단함으로써, 반도체 소자의 제품 신뢰도를 대폭적으로 증진시킬 수 있는 것이다.

Description

반도체 소자의 보호막 제조 방법{METHOD FOR MANUFACTURING PROTECTION LAYER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 다수의 트랜지스터와 각 전극간을 전기적으로 연결하는 금속 배선들이 형성된 반도체 소자의 보호막을 제조하는데 적합한 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자는 여러 가지 공정, 예를 들면 증착 공정, 산화 공정, 포토 공정, 식각 공정, 세정 공정, 린스 공정, 도핑 공정, 어닐링 공정 등과 같은 여러 가지 공정들을 선택적 혹은 반복적으로 수행함으로써 제조되는데, 이러한 반도체 소자에는 다수개의 트랜지스터들과 각 트랜지스터의 전극들을 전기적으로 연결하는 금속 배선들이 채용되고 있다.
반도체 기판 상의 하부 산화막의 상부에 금속 배선, 예를 들면 워드 라인, 비트 라인 등과 같은 금속 배선이 형성되어 반도체 소자의 형성이 완료되면, 금속배선의 상부에 보호막을 피복하게 되는데, 이러한 보호막으로서는 주로 실리콘 질화막이 사용되고 있다. 여기에서, 보호막으로 실리콘 질화막이 사용되는 것은 막질 자체가 견고하여 외부의 대기 중에 있는 불순물들이 소자 내부로 침투하는 것을 막아주는 역할이 다른 물질보다 우수하기 때문이다.
그러나, 보호막(508)으로 실리콘 질화막을 사용하는 종래 방법은 실리콘 질화막의 형성 시에 수소 성분이 다량으로 생성되고 이 생성된 수소 성분이 하부로 이동하게 됨으로써, 반도체 소자의 Vt 시프트(shift), 채널 전도(channel inversion) 등의 현상을 유발시킨다는 문제가 있으며, 이러한 문제가 궁극적으로 반도체 소자의 오동작을 야기 시킴으로써 제품의 신뢰도를 저하시키게 되는 근본적인 문제점을 갖는다.
이러한 문제점을 고려하여, 반도체 소자의 보호막으로서 실리콘 질화막 대신에 실리콘 옥시 나이트라이드 등이 간헐적으로 사용되고는 있으나, 이러한 실리콘 옥시 나이트라이드 또한 수소를 포함하고 있기 때문에 실리콘 질화막보다는 덜 하더라도 실리콘 질화막에서와 같은 문제점을 여전히 내포하고 있다는 문제가 있다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 소자의 보호막 형성 시에 발생하는 수소 성분에 기인하는 반도체 소자의 신뢰도 저하를 억제할 수 있는 반도체 소자의 보호막 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 그 내부에 다수의 트랜지스터와 각트랜지스터의 각 전극들을 전기적으로 연결하는 금속 배선들이 형성된 반도체 소자의 보호막을 제조하는 방법에 있어서, 상기 다수의 트랜지스터 및 금속 배선들이 형성된 반도체 기판의 상부 전면에 걸쳐 소정 두께의 산화막을 증착하는 과정; 상기 산화막의 상부 전면에 걸쳐 소정 두께의 실리콘 옥시 나이트라이드를 증착하는 과정; 및 상기 실리콘 옥시 나이트라이드의 상부 전면에 걸쳐 소정 두께의 실리콘 나이트라이드를 증착하는 과정으로 이루어진 반도체 소자용 보호막 제조 방법을 제공한다.
도 1a 내지 1c는 본 발명의 일 실시 예에 따라 반도체 기판 상에 보호막을 형성하는 과정을 도시한 공정 순서도이다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 반도체 소자의 보호막으로 실리콘 질화막 또는 실리콘 옥시 나이트라이드를 사용하는 종래 방법과는 달리, 산화막, 실리콘 옥시 나이트라이드 및 실리콘 나이트라이드를 적어도 포함하는 다층 구조의 막을 보호막으로 사용한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 1a 내지 1c는 본 발명의 일 실시 예에 따라 반도체 소자에 보호막을 형성하는 과정을 도시한 공정 순서도이다.
도 1a를 참조하면, 그 내부에 다수의 트랜지스터와 각 트랜지스터의 각 전극들을 전기적으로 연결하는 콘택홀, 비아홀, 내부 배선들이 형성된 반도체 기판(102)의 상부에 하부 산화막(104)이 형성되고, 하부 산화막(104)의 상부에 임의의 패턴을 갖는 금속 배선(106)이 형성된 상태에서, 증착 공정을 수행하여 반도체 기판(102)의 상부 전면에 걸쳐 1000Å 내지 5000Å 정도의 두께, 보다 바람직하게는 3000Å의 산화막(108)을 형성한다. 이때의 증착 공정 조건으로는 온도 350℃ 내지 450℃(바람직하게는 400℃), 압력 2Torr 내지 6Torr(바람직하게는 3Torr) 정도이며, 산소 유량과 TEOS 유량을 적절하게 배합하여 비교적 스트레스가 낮은 산화막이 형성되도록 하는데, 산화막은 금속 배선층에 직접 접촉되는 물질이므로 금속 배선에 스트레스가 크게 인가되지 않는 TEOS 등의 물질을 사용하는 것이 바람직하다.
이어서, 증착 공정을 다시 수행함으로써, 도 1b에 도시된 바와 같이, 산화막(108)의 상부 전면에 걸쳐 3000Å 내지 6000Å, 보다 바람직하게는 4000Å 두께의 실리콘 옥시 나이트라이드(110)를 증착하는데, 그 증착 공정의 조건은 온도 350℃ 내지 450℃(바람직하게는 400℃), 압력 1Torr 내지 5Torr(바람직하게는 2Torr), 질소 유량 4000sccm 내지 6000sccm(바람직하게는 5000sccm), 사일렌 유량 100sccm 내지 500sccm(바람직하게는 300sccm), N2O 유량 1500sccm 내지 3500sccm(바람직하게는 2500sccm), 전력 500W 내지 1500W(바람직하게는 1000W)로 한다.
다음에, 증착 공정을 다시 수행하여, 도 1c에 도시된 바와 같이, 실리콘 옥시 나이트라이드(110)의 상부 전면에 걸쳐 4000Å 내지 6000Å, 보다 바람직하게는5000Å 두께의 실리콘 나이트라이드(114)를 증착함으로써, 보호막(120)을 완성하는데, 그 증착 공정의 조건은 온도 350℃ 내지 450℃(바람직하게는 400℃), 압력 1Torr 내지 5Torr(바람직하게는 2Torr), 질소 유량 1000sccm 내지 2000sccm(바람직하게는 1500sccm), 사일렌 유량 400sccm 내지 1000sccm(바람직하게는 700sccm), 전력 500W 내지 1500W(바람직하게는 1000W)로 한다. 이러한 실리콘 나이트라이드(114)의 증착 시에는 NH3가스를 사용하지 않는데, 이것은 하부에 형성된 트랜지스터 등의 소자에 악영향을 미칠 수 있는 수소의 생성을 억제하기 위해서이다.
즉, 본 실시 예에 따르면, 일 예로서 도 2c에 도시된 바와 같이, 산화막(108), 실리콘 옥시 나이트라이드(110) 및 실리콘 나이트라이드(114)의 다층 구조로 된 보호막(120)이 금속 배선(106)이 형성된 반도체 기판(102)의 상부 전면에 형성된다.
한편, 실리콘 옥시 나이트라이드(110)와 실리콘 나이트라이드(114)를 증착할 때 증착 전력을 500W 내지 1500W(바람직하게는 1000W)로 비교적 높게 하는 것은 가스의 분해 및 결합력을 강하게 함으로써 보다 조밀한 구조의 보호막을 형성하기 위해서이다.
따라서, 본 실시 예에 따르면, 반도체 소자의 보호막으로 실리콘 질화막 또는 실리콘 옥시 나이트라이드를 사용하는 종래 방법과는 달리, 보호막(120)이 산화막(108), 실리콘 옥시 나이트라이드(110) 및 실리콘 나이트라이드(114)로 된 다층구조를 갖기 때문에 실리콘 옥시 나이트라이드(110)를 형성할 때 사일렌 가스에 의해 생성되는 소량의 수소가 하부의 산화막(108)에 걸리거나 갇히게 되고, 실리콘 나이트라이드(114)를 형성할 때 사일렌 가스에 의해 생성되는 수소가 하부의 실리콘 옥시 나이트라이드(110)에 걸리거나 갇히게 된다.
그 결과, 반도체 기판에 직접 맞닿는 산화막(108)을 통과하여 하부의 트랜지스터 등에 도달하는 수소는 극히 소량으로 제한되기 때문에 보호막의 형성 시에 생성되는 수소 등의 불순물이 게이트 산화막이나 실리콘 접합부 등에 침투하거나 소자의 Vt 시프트(shift), 채널 전도(channel inversion) 등의 현상을 방지할 수 있어, 반도체 소자의 전기적 특성 신뢰도가 저하되는 것을 효과적으로 억제, 즉 반도체 소자의 제품 신뢰도를 더욱 증진시킬 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 반도체 소자의 보호막으로 실리콘 질화막 또는 실리콘 옥시 나이트라이드를 사용하는 종래 방법과는 달리, 산화막, 실리콘 옥시 나이트라이드 및 실리콘 나이트라이드를 적어도 포함하는 다층 구조의 막을 보호막으로 사용함으로써, 보호막을 형성할 때 생성되는 수소 등의 불순믈이 하부막으로 침투하는 것을 억제하고, 이를 통해 수소의 하부막 침투에 기인하는 소자의 악영향을 차단함으로써, 반도체 소자의 제품 신뢰도를 대폭적으로 증진시킬 수 있다.

Claims (8)

  1. 그 내부에 다수의 트랜지스터와 각 트랜지스터의 각 전극들을 전기적으로 연결하는 금속 배선들이 형성된 반도체 소자의 보호막을 제조하는 방법에 있어서,
    상기 다수의 트랜지스터 및 금속 배선들이 형성된 반도체 기판의 상부 전면에 걸쳐 소정 두께의 산화막을 증착하는 과정;
    상기 산화막의 상부 전면에 걸쳐 소정 두께의 실리콘 옥시 나이트라이드를 증착하는 과정; 및
    상기 실리콘 옥시 나이트라이드의 상부 전면에 걸쳐 소정 두께의 실리콘 나이트라이드를 증착하는 과정으로 이루어진 반도체 소자용 보호막 제조 방법.
  2. 제 1 항에 있어서, 상기 산화막은, TEOS인 것을 특징으로 하는 반도체 소자용 보호막 제조 방법.
  3. 제 1 항에 있어서, 상기 산화막의 두께는, 1000Å 내지 5000Å의 범위이며, 더욱 바람직하게는 3000Å인 것을 특징으로 하는 반도체 소자용 보호막 제조 방법.
  4. 제 1 항에 있어서, 상기 산화막은, 온도 350℃ 내지 450℃, 압력 2Torr 내지 6Torr의 공정 조건 하에서 증착되는 것을 특징으로 하는 반도체 소자용 보호막 제조 방법.
  5. 제 1 항에 있어서, 상기 실리콘 옥시 나이트라이드의 두께는, 3000Å 내지 6000Å의 범위이며, 더욱 바람직하게는 4000Å인 것을 특징으로 하는 반도체 소자용 보호막 제조 방법.
  6. 제 1 항에 있어서, 상기 실리콘 옥시 나이트라이드의 증착은, 온도 350℃ 내지 450℃, 압력 1Torr 내지 5Torr, 질소 유량 4000sccm 내지 6000sccm, 사일렌 유량 100sccm 내지 500sccm, N2O 유량 1500sccm 내지 3500sccm, 전력 500W 내지 1500W의 공정 조건에서 수행되는 것을 특징으로 하는 반도체 소자용 보호막 제조 방법.
  7. 제 1 항에 있어서, 상기 실리콘 나이트라이드의 두께는, 4000Å 내지 6000Å의 범위이며, 더욱 바람직하게는 5000Å인 것을 특징으로 하는 반도체 소자용 보호막 제조 방법.
  8. 제 1 항에 있어서, 상기 실리콘 나이트라이드의 증착은, 온도 350℃ 내지 450℃, 압력 1Torr 내지 5Torr, 질소 유량 1000sccm 내지 2000sccm, 사일렌 유량 400sccm 내지 1000sccm, 전력 500W 내지 1500W의 공정 조건에서 수행되는 것을 특징으로 하는 반도체 소자용 보호막 제조 방법.
KR1020010079487A 2001-12-14 2001-12-14 반도체 소자의 보호막 제조 방법 KR20030049307A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010079487A KR20030049307A (ko) 2001-12-14 2001-12-14 반도체 소자의 보호막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010079487A KR20030049307A (ko) 2001-12-14 2001-12-14 반도체 소자의 보호막 제조 방법

Publications (1)

Publication Number Publication Date
KR20030049307A true KR20030049307A (ko) 2003-06-25

Family

ID=29575124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079487A KR20030049307A (ko) 2001-12-14 2001-12-14 반도체 소자의 보호막 제조 방법

Country Status (1)

Country Link
KR (1) KR20030049307A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288766B2 (en) 2008-09-12 2012-10-16 Samsung Electronics Co., Ltd. Thin film transistor array substrate and method of manufacturing the same
US8507911B2 (en) 2009-11-13 2013-08-13 Samsung Display Co., Ltd. Thin film transistor and organic light emitting display apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288766B2 (en) 2008-09-12 2012-10-16 Samsung Electronics Co., Ltd. Thin film transistor array substrate and method of manufacturing the same
US8796675B2 (en) 2008-09-12 2014-08-05 Samsung Display Co., Ltd. Thin film transistor array substrate and method of manufacturing the same
US9123597B2 (en) 2008-09-12 2015-09-01 Samsung Display Co., Ltd. Thin film transistor array substrate and method of manufacturing the same
US9502445B2 (en) 2008-09-12 2016-11-22 Samsung Display Co., Ltd. Thin film transistor array substrate and method of manufacturing the same
US9954006B2 (en) 2008-09-12 2018-04-24 Samsung Display Co., Ltd. Thin film transistor array substrate and method of manufacturing the same
US8507911B2 (en) 2009-11-13 2013-08-13 Samsung Display Co., Ltd. Thin film transistor and organic light emitting display apparatus

Similar Documents

Publication Publication Date Title
KR100395468B1 (ko) 수소 배리어 층을 갖는 반도체 장치
KR100390951B1 (ko) 반도체 소자의 구리 배선 형성 방법
US5217567A (en) Selective etching process for boron nitride films
KR970030327A (ko) 반도체 소자의 금속배선 제조방법
KR100596794B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
KR19980033334A (ko) 텡스텐 및 질소를 함유한 배리어 박막을 증착시키기 위한저온 처리 방법
KR20030049307A (ko) 반도체 소자의 보호막 제조 방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100477840B1 (ko) 반도체장치의장벽금속막형성방법
KR100980059B1 (ko) 반도체 소자의 텅스텐 질화물층 증착 방법
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
KR100269199B1 (ko) 반도체장치의제조방법
KR100463236B1 (ko) 반도체소자의 베리어메탈
KR100259166B1 (ko) 반도체 소자의 제조방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100321738B1 (ko) 반도체 소자의 금속배선 형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100529382B1 (ko) 반도체 소자의 금속배선 형성방법
KR20020028329A (ko) 반도체 소자의 콘택홀 형성 방법
KR100452041B1 (ko) 반도체 소자의 구리배선 형성 방법
KR100452042B1 (ko) 반도체 소자의 구리배선 형성 방법
KR100250733B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR20040059918A (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application