CN102165596A - 薄膜晶体管及薄膜晶体管中间体 - Google Patents

薄膜晶体管及薄膜晶体管中间体 Download PDF

Info

Publication number
CN102165596A
CN102165596A CN2009801376457A CN200980137645A CN102165596A CN 102165596 A CN102165596 A CN 102165596A CN 2009801376457 A CN2009801376457 A CN 2009801376457A CN 200980137645 A CN200980137645 A CN 200980137645A CN 102165596 A CN102165596 A CN 102165596A
Authority
CN
China
Prior art keywords
film
copper alloy
oxygen
mentioned
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801376457A
Other languages
English (en)
Other versions
CN102165596B (zh
Inventor
森晓
小见山昌三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Ulvac Inc
Original Assignee
Mitsubishi Materials Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp, Ulvac Inc filed Critical Mitsubishi Materials Corp
Publication of CN102165596A publication Critical patent/CN102165596A/zh
Application granted granted Critical
Publication of CN102165596B publication Critical patent/CN102165596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78663Amorphous silicon transistors
    • H01L29/78669Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的薄膜晶体管的一种方式为,漏电极膜及源电极膜具有复合铜合金膜,该复合铜合金膜包括与阻挡膜相接触地形成的含氧-钙浓缩层铜合金基底层、以及在其上形成的Cu层,含氧-钙浓缩层铜合金基底层具有浓缩层,浓缩层含有Ca:2-30摩尔%、氧:20-50摩尔%,作为残余部分,含有Cu及不可避免的杂质。本发明的薄膜晶体管的另一种方式为,漏电极膜及源电极膜具有复合铜合金膜,该复合铜合金膜包括与阻挡膜相接触地形成的含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层、以及在其上形成的Cu合金层,含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层为具有浓缩层的铜合金基底层,浓缩层含有Ca:2-30摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计1-10摩尔%;氧:20-50摩尔%,作为残余部分,含有Cu及不可避免的杂质。

Description

薄膜晶体管及薄膜晶体管中间体
技术领域
本发明涉及用于各种显示器的薄膜晶体管及用于制备该晶体管的薄膜晶体管中间体,尤其涉及具备密合性优良的漏电极和源电极的薄膜晶体管以及薄膜晶体管中间体。
本申请基于2008年9月26日向日本申请的特愿2008-247460号主张优先权,在此援引其内容。
背景技术
作为使用了以有源矩阵方式驱动的薄膜晶体管的平板显示器,已知有液晶显示器、等离子显示器、有机EL显示器、无机EL显示器等。在这些使用了薄膜晶体管的平板显示器中,由金属膜构成的配线以网格状密合地形成在玻璃基板表面,在该金属膜构成的网格状配线的交叉点设置薄膜晶体管。
如图5的剖面示意图所示,该薄膜晶体管具备:在玻璃基板1的表面上形成的由纯铜膜构成的栅电极膜2、在该栅电极膜2及玻璃基板1上形成的氮化硅(SiNx)膜3、在上述氮化硅(SiNx)膜3上形成的n-非晶质Si半导体膜4、在该n-非晶质Si半导体膜4上形成的n+非晶质Si欧姆(オ-ミツク)膜4′、在上述n+非晶质Si欧姆膜4′上形成的由纯铜构成的漏电极膜5和源电极膜6。
为了制备具有这种层压膜结构的薄膜晶体管,首先要制备出如图6的剖面图所示的层压体9。其中,在玻璃基板1的表面上形成由纯铜构成的栅电极膜2,在该栅电极膜2及玻璃基板1上形成氮化硅(SiNx)膜3,进而在氮化硅(SiNx)膜3上形成n-非晶质Si半导体膜4,在该n-非晶质Si半导体膜4上形成n+非晶质Si欧姆膜4′,形成纯铜膜8,使之覆盖上述n+非晶质Si欧姆膜4′的整个表面,制备成层压体9。
接着,对该图6所示的层压体9的栅电极2的正上方部分的纯铜膜8进行湿式蚀刻,进而对n+非晶质Si欧姆膜4′进行等离子蚀刻。由此形成分离槽7,使n-非晶质Si半导体膜4露出。由此形成漏电极膜5及源电极膜6。通过以上操作,制备出如图5的剖面图所示的现有薄膜晶体管中间体10。
即便是为了形成分离槽7而试图仅对上述层压体9中的n+非晶质Si欧姆膜4′进行等离子蚀刻,但是由于n-非晶质Si半导体膜4的表面曝露于等离子蚀刻环境中,因此不能避免受到其影响。因此,形成分离槽7而露出的n-非晶质Si半导体膜4的表面粗糙,悬空键(dangling bond)增大,形成了表面缺陷。该表面缺陷会使得薄膜晶体管的切断电流增加,结果存在LCD的对比度降低或视角变小等问题。
为了解决这一问题,还已知对形成了分离槽7而露出的n-非晶质Si半导体膜4的表面进行氢等离子体处理,通过该氢等离子体处理,使n-非晶质Si半导体膜4表面的悬空键(dangling bond)与氢原子结合变得稳定,可以减少漏电流。而且上述氢等离子体处理,在气体:100%氢气、氢气流量:10-1000SCCM、氢气压:10-500Pa、RF电流密度:0.005-0.5W/cm2、处理时间:1-60分钟的条件下进行为好(参照专利文献1)。
另外,虽然没有给出图示,但是为了抑制n+非晶质Si欧姆膜4′的Si扩散到漏电极膜5及源电极膜6而使漏电极膜5及源电极膜6的电阻率上升,已知要在n+非晶质Si欧姆膜4′与漏电极膜5之间、以及在n+非晶质Si欧姆膜4′与源电极膜6之间分别形成阻挡膜,并且作为该阻挡膜,通常使用Mo或Mo合金膜、或者是Ti或Ti合金膜(参照专利文献2)。
而且,通常漏电极膜5及源电极膜6多用纯铜膜,但纯铜膜相对玻璃、氧化铝或二氧化硅构成的陶瓷基板的密合性弱。为了提高相对于该陶瓷基板的密合性,还已知首先在陶瓷基板的表面形成含氧铜膜作为基底膜,在该含氧铜膜构成的基底膜上形成纯铜膜从而得到复合铜膜的技术(参照专利文献3)。在该复合铜膜中,通过含氧铜膜与陶瓷基板接触,能够提高对陶瓷基板的密合性。
如上所述,在薄膜晶体管的制备工序中,使得n-非晶质Si半导体膜4表面的悬空键(dangling bond)与氢原子结合从而使之稳定的氢等离子体处理工序,是必要的工序。但是,如果进行该氢等离子体处理的话,由纯铜膜构成的漏电极膜和源电极膜对n+非晶质Si欧姆膜4′的密合性会降低。
为了抑制这种密合性降低,试着将以往公知的含氧铜膜作为基底层,在该基底层上形成纯铜膜得到复合铜膜,将其作为漏电极膜和源电极膜使用。但是,发现进行了氢等离子体处理后的复合铜膜,与n+非晶质Si欧姆膜4′的密合性仍然不足,有可能会发生剥离,成为导致薄膜晶体管不良的原因。
专利文献1:特开平4-349637号公报
专利文献2:特开2004-163901号公报
专利文献3:特开平8-26889号公报
发明内容
本发明的目的在于提供一种具备密合性优良的漏电极和源电极的薄膜晶体管以及薄膜晶体管中间体。
本发明人为了制备出具备密合性更为优良的漏电极膜及源电极膜的薄膜晶体管中间体,使用该薄膜晶体管中间体制备出具备密合性更为优良的漏电极膜及源电极膜的薄膜晶体管,进行了研究。结果得到了如下研究成果。
(a)如图1的剖面图所示具备密合性优良的漏电极膜5及源电极膜6的本发明第1种方式的薄膜晶体管中间体110,可以按照如下方法制备。
与以往作为薄膜晶体管的阻挡膜已知的Mo膜、Ti膜等金属膜相比,通过使用氧化硅(SiOx)膜作为阻挡膜,能够进一步提高漏电极膜及源电极膜的密合性,因此优选。
由此,首先如图2的剖面图所示,在玻璃基板1上形成栅电极膜2,在上述玻璃基板1及栅电极膜2上形成氮化硅膜3,在上述氮化硅膜3上形成n-非晶质Si半导体膜4,在上述n-非晶质Si半导体膜4上形成n+非晶质Si欧姆膜4′,在上述n+非晶质Si欧姆膜4′上形成包括氧化硅(SiOx)膜的阻挡膜11。
接着,在上述包括氧化硅(SiOx)膜的阻挡膜11上,形成含氧-钙铜合金基底层112,在上述含氧-钙铜合金基底层112上形成Cu层113。由该含氧-钙铜合金基底层112和Cu层113构成复合铜合金膜114。上述含氧-钙铜合金基底层112具有以下成分组成,即含有Ca:0.01-10摩尔%、氧:1-20摩尔%,残余部分为Cu和不可避免的杂质。通过上述操作,制备出层压体109。
在该层压体109中,对栅电极2的正上方部分的复合铜合金膜114进行湿式蚀刻,进而对上述包括氧化硅膜的阻挡膜11及n+非晶质Si欧姆膜4′进行等离子蚀刻。由此形成分离槽7,露出n-非晶质Si半导体膜4,由此形成漏电极膜5及源电极膜6。通过上述操作,能够制备图1的剖面图所示的第1种方式的薄膜晶体管中间体110。
(b)通过对该图1所示的第1种方式的薄膜晶体管中间体110实施氢等离子体处理,能够制备具备密合性更为优良的漏电极膜及源电极膜的本发明第1种方式的薄膜晶体管。
如果对第1种方式的薄膜晶体管中间体110实施氢等离子体处理,在含氧-钙铜合金基底层112中,会形成Ca及氧的浓度更高的浓缩层。该浓缩层具有以下成分组成,即含有Ca:2-30摩尔%、氧:20-50摩尔%,残余部分为Cu及不可避免的杂质。
由此,含氧-钙铜合金基底层112转变成具有该浓缩层的含氧-钙浓缩层铜合金基底层(未给出图示),生成包括含氧-钙浓缩层铜合金基底层及Cu层的复合铜合金膜。漏电极膜及源电极膜具有包括该含氧-钙浓缩层铜合金基底层及Cu层的复合铜合金膜,因此与阻挡膜11的密合性显著提高。
(c)如图3的剖面图所示具备密合性优良的漏电极膜5及源电极膜6的本发明第2种方式的薄膜晶体管中间体210,可以按照如下方法制备。
与以往作为薄膜晶体管的阻挡膜已知的Mo膜、Ti膜等金属膜相比,通过使用氧化硅(SiOx)膜作为阻挡膜,能够进一步提高漏电极膜及源电极膜的密合性,因此优选。
由此,首先如图4的剖面图所示,在玻璃基板1上形成栅电极膜2,在上述玻璃基板1及栅电极膜2上形成氮化硅膜3,在上述氮化硅膜3上形成n-非晶质Si半导体膜4,在上述n-非晶质Si半导体膜4上形成n+非晶质Si欧姆膜4′,在上述n+非晶质Si欧姆膜4′上形成包括氧化硅(SiOx)膜的阻挡膜11。
接着,在上述包括氧化硅(SiOx)膜的阻挡膜11上,形成氧-Ca(Al,Sn,Sb)铜合金中间体基底层212,在上述氧-Ca(Al,Sn,Sb)铜合金中间体基底层212上形成Cu合金层213。由该氧-Ca(Al,Sn,Sb)铜合金中间体基底层212和Cu合金层213构成复合铜合金膜214。上述氧-Ca(Al,Sn,Sb)铜合金中间体基底层212是具有如下成分组成的铜合金基底层(以下,将具有该成分组成的铜合金基底层称之为“氧-Ca(Al,Sn,Sb)铜合金中间体基底层”),即该铜合金基底层的成分组成为含有Ca:0.2-10摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计:0.05-2摩尔%;氧:1-20摩尔%,残余部分为Cu及不可避免的杂质。通过上述操作,制备出层压体209。
在该层压体209中,对栅电极2的正上方部分的复合铜合金膜214进行湿式蚀刻,进而对上述包括氧化硅膜的阻挡膜11及n+非晶质Si欧姆膜4′进行等离子蚀刻。由此形成分离槽7,露出n-非晶质Si半导体膜4,由此形成漏电极膜5及源电极膜6。通过上述操作,能够制备图3的剖面图所示的第2种方式的薄膜晶体管中间体210。
(d)通过对该图3所示的第2种方式的薄膜晶体管中间体210实施氢等离子体处理,能够制备具备密合性更为优良的漏电极膜及源电极膜的本发明第2种方式的薄膜晶体管。
如果对第2种方式的薄膜晶体管中间体210实施氢等离子体处理,在氧-Ca(Al,Sn,Sb)铜合金中间体基底层212中,会形成Ca、Al、Sn、Sb及氧的浓度更高的浓缩层。该浓缩层具有以下成分组成,即含有Ca:2-30摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计:1-10摩尔%;氧:20-50摩尔%,残余部分为Cu及不可避免的杂质。
由此,氧-Ca(Al,Sn,Sb)铜合金中间体基底层212转变成具有该浓缩层的铜合金基底层(以下,将具有该浓缩层的铜合金基底层称为“含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层”)(未给出图示),生成包括含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层及Cu合金层的复合铜合金膜。漏电极膜及源电极膜具有包括该含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层及Cu合金层的复合铜合金膜,因此与阻挡膜11的密合性显著提高。
本发明基于这样的研究成果而得出,具备如下必要条件。
(1)本发明第1种方式的薄膜晶体管,具有玻璃基板;在上述玻璃基板上形成的栅电极膜;在上述玻璃基板及栅电极膜上形成的氮化硅膜;在上述氮化硅膜上形成的n-非晶质Si半导体膜;在上述n-非晶质Si半导体膜上形成的n+非晶质Si欧姆膜;在上述n+非晶质Si欧姆膜上形成的包括氧化硅膜的阻挡膜;在上述包括氧化硅膜的阻挡膜上形成的漏电极膜及源电极膜。
上述漏电极膜及上述源电极膜至少具有复合铜合金膜,该复合铜合金膜包括与上述包括氧化硅膜的阻挡膜相接触地形成的含氧-钙浓缩层铜合金基底层;以及在上述含氧-钙浓缩层铜合金基底层上形成的Cu层。
上述含氧-钙浓缩层铜合金基底层具有浓缩层。
上述浓缩层含有Ca:2-30摩尔%、氧:20-50摩尔%,残余部分为Cu及不可避免的杂质。
(2)本发明第1种方式的薄膜晶体管中间体,具有玻璃基板;在上述玻璃基板上形成的栅电极膜;在上述玻璃基板及栅电极膜上形成的氮化硅膜;在上述氮化硅膜上形成的n-非晶质Si半导体膜;在上述n-非晶质Si半导体膜上形成的n+非晶质Si欧姆膜;在上述n+非晶质Si欧姆膜上形成的包括氧化硅膜的阻挡膜;在上述包括氧化硅膜的阻挡膜上形成的漏电极膜及源电极膜。
上述漏电极膜及上述源电极膜具有复合铜合金膜,该复合铜合金膜包括与上述包括氧化硅膜的阻挡膜相接触地形成的含氧-钙铜合金基底层;以及在上述含氧-钙铜合金基底层上形成的Cu层。
上述含氧-钙铜合金基底层含有Ca:0.01-10摩尔%、氧:1-20摩尔%,残余部分为Cu及不可避免的杂质。
(3)本发明第2种方式的薄膜晶体管,具有玻璃基板;在上述玻璃基板上形成的栅电极膜;在上述玻璃基板及栅电极膜上形成的氮化硅膜;在上述氮化硅膜上形成的n-非晶质Si半导体膜;在上述n-非晶质Si半导体膜上形成的n+非晶质Si欧姆膜;在上述n+非晶质Si欧姆膜上形成的包括氧化硅膜的阻挡膜;在上述包括氧化硅膜的阻挡膜上形成的漏电极膜及源电极膜。
上述漏电极膜及上述源电极膜至少具有复合铜合金膜,该复合铜合金膜包括与上述包括氧化硅膜的阻挡膜相接触地形成的含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层;以及在上述含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层上形成的Cu合金层。
上述含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层是具有浓缩层的铜合金基底层。
上述浓缩层含有Ca:2-30摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计:1-10摩尔%;氧:20-50摩尔%,残余部分为Cu及不可避免的杂质。
(4)本发明第2种方式的薄膜晶体管中,在上述含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层上形成的Cu合金层,含有从Al、Sn及Sb中选择的1种或2种以上共计0.05-2摩尔%,作为残余部分,可以含有Cu及不可避免的杂质。
(5)本发明第2种方式的薄膜晶体管中间体,具有玻璃基板;在上述玻璃基板上形成的栅电极膜;在上述玻璃基板及栅电极膜上形成的氮化硅膜;在上述氮化硅膜上形成的n-非晶质Si半导体膜;在上述n-非晶质Si半导体膜上形成的n+非晶质Si欧姆膜;在上述n+非晶质Si欧姆膜上形成的包括氧化硅膜的阻挡膜;在上述包括氧化硅膜的阻挡膜上形成的漏电极膜及源电极膜。
上述漏电极膜及上述源电极膜具有复合铜合金膜,该复合铜合金膜包括与上述包括氧化硅膜的阻挡膜相接触地形成的氧-Ca(Al,Sn,Sb)铜合金中间体基底层;以及在上述氧-Ca(Al,Sn,Sb)铜合金中间体基底层上形成的Cu合金层。
上述氧-Ca(Al,Sn,Sb)铜合金中间体基底层含有Ca:0.2-10摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计0.05-2摩尔%;氧:1-20摩尔%,作为残余部分,含有Cu及不可避免的杂质。
(6)本发明第2种方式的薄膜晶体管中间体中,在上述氧-Ca(Al,Sn,Sb)铜合金中间体基底层上形成的Cu合金层,含有从Al、Sn及Sb中选择的1种或2种以上共计0.05-2摩尔%,作为残余部分,可以含有Cu及不可避免的杂质。
在本发明第1种方式的薄膜晶体管中间体中,使用氧化硅(SiOx)膜作为阻挡膜。而且,作为漏电极膜及源电极膜,使用包括含氧和Ca的氧-钙铜合金基底膜以及Cu层的复合铜合金膜,因此与包括氧化硅(SiOx)膜的阻挡膜的密合性更加优良。因此,例如在该第1种方式的薄膜晶体管中间体运送时即使被施加了振动,由于漏电极膜及源电极膜的剥离而导致故障发生的可能性进一步减小。而且,由于通过对n+非晶质Si欧姆膜4′的表面仅实施空溅射,能够形成阻挡膜的氧化硅(SiOx)膜,因此能够降低制造成本。
本发明第1种方式的薄膜晶体管可通过对上述第1种方式的薄膜晶体管中间体进行氢等离子体处理而得到,生成以更高浓度含有Ca和氧的浓缩层。通过具备包含该浓缩层的含氧-钙浓缩层铜合金基底膜,对包括氧化硅(SiOx)膜的阻挡膜的密合性更加优良,即便对该第1种方式的薄膜晶体管施加剧烈的振动,也完全不存在由于漏电极膜及源电极膜的剥离而导致故障发生的可能性。
在本发明第2种方式的薄膜晶体管中间体中,使用氧化硅(SiOx)膜作为阻挡膜。而且,作为漏电极膜及源电极膜,使用包括含Ca、Al、Sn、Sb和氧的氧-Ca(Al,Sn,Sb)铜合金中间体基底膜以及Cu合金层的复合铜合金膜,因此与包括氧化硅(SiOx)膜的阻挡膜的密合性更加优良。因此,例如在该第2种方式的薄膜晶体管中间体运送时即使被施加了振动,由于漏电极膜及源电极膜的剥离而导致故障发生的可能性进一步减小。而且,由于通过对n+非晶质Si欧姆膜4′的表面仅实施空溅射,能够形成阻挡膜的氧化硅(SiOx)膜,因此能够降低制造成本。
本发明第2种方式的薄膜晶体管,可通过对上述第2种方式的薄膜晶体管中间体进行氢等离子体处理而得到,生成以更高浓度含有Ca、Al、Sn、Sb和氧的浓缩层。通过具备包含该浓缩层的含氧-Ca(Al、Sn、Sb)浓缩层铜合金基底膜,与包括氧化硅(SiOx)膜的阻挡膜的密合性更加优良,即便对该第种2方式的薄膜晶体管施加剧烈的振动,也完全不存在由于漏电极膜及源电极膜的剥离而导致故障发生的可能性。
附图说明
图1是本发明第1种方式(实施方式)的薄膜晶体管中间体的剖面示意图。
图2是用于制备本发明第1种方式(实施方式)的薄膜晶体管中间体的层压体的剖面示意图。
图3是本发明第2种方式(实施方式)的薄膜晶体管中间体的剖面示意图。
图4是用于制备本发明第2种方式(实施方式)的薄膜晶体管中间体的层压体的剖面示意图。
图5是以往的薄膜晶体管中间体的剖面示意图。
图6是用于制备以往的薄膜晶体管中间体的层压体的剖面示意图。
具体实施方式
以下,参照附图对本发明的构成进行说明。
(实施方式1)
该实施方式1相当于上述本发明的第1种方式。
关于实施方式1的薄膜晶体管及薄膜晶体管中间体,与其制备方法一并基于附图进行详细说明。
图1是实施方式1的薄膜晶体管中间体的剖面图,图2是用于制备实施方式1的薄膜晶体管中间体的层压体的剖面图。
为了制备图1所示的实施方式1的薄膜晶体管中间体,首先,如图2的剖面图所示,在玻璃基板1的表面形成包括铜膜的栅电极膜2,在该栅电极膜2及玻璃基板1上形成氮化硅(SiNx)膜3,进而在该氮化硅(SiNx)膜3上形成n-非晶质Si半导体膜4,在上述n-非晶质Si半导体膜4上形成n+非晶质Si欧姆膜4′,进而在该n+非晶质Si欧姆膜4′上形成包括氧化硅(SiOx)膜的阻挡膜11。
该包括氧化硅(SiOx)膜的阻挡膜11,虽然也可以通过通常的PVD或CVD形成,但是通过在将溅射装置内的环境保持为氧气或者含氧的惰性气体环境的同时进行空溅射,能够使n+非晶质Si欧姆膜4′的表面氧化,由此形成阻挡膜11。
在该阻挡膜11上,形成包括含氧-钙铜合金基底层112和Cu层113的复合铜合金膜114。上述含氧-钙铜合金基底层112具有下述成分组成,即含有Ca:0.01-10摩尔%、氧:1-20摩尔%,作为残余部分,含有Cu及不可避免的杂质。由此制备图2所示的层压体109。
该包括含氧-钙铜合金基底层112和Cu层113的复合铜合金膜114,可以使用具有下述成分组成的铜合金靶材,按照下述方法形成,其成分组成为含有Ca:0.01-15摩尔%,作为残余部分,含有Cu及不可避免的杂质。
首先,通过在含氧的惰性气体环境中进行溅射,形成含氧-钙铜合金基底膜112。之后,停止氧的供应,将环境气体改为惰性气体环境,在该惰性气体环境中进行溅射,形成Cu层113。
使用具有下述成分组成的铜合金靶材,其成分组成为含有Ca:0.01-15摩尔%,作为残余部分,含有Cu及不可避免的杂质,如果在含氧的惰性气体环境中进行溅射,可形成具有下述成分组成的含氧-钙铜合金基底层,其成分组成为含有Ca:0.01-10摩尔%、氧:1-20摩尔%,作为残余部分,含有Cu及不可避免的杂质。
即便使用与上述组成成分相同的铜合金靶材,在惰性气体环境中进行溅射,也不会形成含有Ca的含钙铜合金膜,而是形成接近纯铜的、具有不含Ca的成分组成的Cu层113。
这样,Cu层113通过使用含有Ca:0.01-15摩尔%的铜合金靶材,进行溅射而成膜,因此虽然在Cu层113中有时会混入微量的Ca,但是其量非常少,为0.05摩尔%以下,在不可避免的杂质的范围内。因此,Cu层113具有几乎与铜相同的组成。
在图2所示的层压体109中,对栅电极2的正上方部分的复合铜合金膜114进行湿式蚀刻,进而对阻挡膜11及n+非晶质Si欧姆膜4′进行等离子蚀刻。由此形成分离槽7,露出n-非晶质Si半导体膜4。由此形成位于分离槽7两侧包括复合铜合金膜114的漏电极膜5及源电极膜6。通过上述操作,能够制备图1的剖面图所示的实施方式1的薄膜晶体管中间体110。
对具有等离子蚀刻而成的分离槽7的实施方式1中的薄膜晶体管中间体110进行氢等离子体处理,能够制备实施方式1的薄膜晶体管。
该实施方式1的薄膜晶体管,是通过进行氢等离子体处理,使如图1所示的薄膜晶体管中间体110中的含氧-钙铜合金基底层112转变成具有浓缩层的含氧-钙浓缩层铜合金基底层制备得到的,因此,其剖面形状结构与图1相同。因此,对于实施方式1的薄膜晶体管,省略基于附图的说明。
对实施方式1的薄膜晶体管中间体进行氢等离子体处理的条件,与背景技术中所述的氢等离子体处理的条件相同。
通过该氢等离子体处理,实施方式1的薄膜晶体管中间体中具有下述成分组成的含氧-钙铜合金基底层112,其成分组成为含有Ca:0.01-10摩尔%、氧:1-20摩尔%,作为残余部分,含有Cu及不可避免的杂质,转变成具有浓缩层的含氧-钙浓缩层铜合金基底层(未给出图示),其中浓缩层具有Ca及氧的浓度更高的成分组成。上述浓缩层含有Ca:2-30摩尔%、氧:20-50摩尔%,作为残余部分,含有Cu及不可避免的杂质。
通过生成该含氧-钙浓缩层铜合金基底层,在薄膜晶体管中,漏电极膜5及源电极膜6与阻挡膜的密合性显著提高。
如果对具有含氧-钙铜合金基底层112且该含氧-钙铜合金基底层112具有上述成分组成的、实施方式1的薄膜晶体管中间体,实施氢等离子体处理,会生成具有浓缩层且该浓缩层具有Ca及氧的浓度更高的上述成分组成的、含氧-钙浓缩层铜合金基底层,其原因是通过实施氢等离子体处理,在具有上述成分组成的含氧-钙铜合金基底层112中所含的Ca和氧,向阻挡膜11的方向扩散移动,在阻挡膜11附近生成Ca和氧的浓度更高的浓缩层。
另外,这样生成的具有浓缩层且该浓缩层具有含Ca:2-30摩尔%;氧:20-50摩尔%,且残余部分为Cu及不可避免的杂质这一成分组成的、含氧-钙浓缩层铜合金基底层,与包括氧化硅的阻挡膜的密合性格外优良的理由考虑有如下几点。
在氢等离子体处理过程中,氢向具有下述成分组成的含氧-钙铜合金基底层112中扩散,与膜中的氧反应生成水,含氧-钙铜合金基底层112的成分组成为含有Ca:0.01-10摩尔%;氧:1-20摩尔%,作为残余部分,含有Cu及不可避免的杂质。该水与膜中的氧化钙反应生成氢氧化钙。接着,变成钙离子和氢氧根离子,与包括氧化硅膜的阻挡膜反应,并与包括氧化硅膜的阻挡膜相接触地生成牢固的硅酸钙。认为由此与阻挡膜的密合性显著提高。
以下,说明对构成实施方式1的薄膜晶体管中间体的漏电极膜及源电极膜的复合铜合金膜中含氧-钙铜合金基底层的成分组成、以及构成实施方式1的薄膜晶体管的漏电极膜及源电极膜的复合铜合金膜中含氧-钙浓缩层铜合金基底层中所含浓缩层的成分组成限定在如上条件的理由。
(1)实施方式1的薄膜晶体管中间体的含氧-钙铜合金基底层:
在构成该发明的薄膜晶体管中间体的漏电极膜及源电极膜的复合铜合金膜中的含氧-钙铜合金基底层中,使Ca与氧共存,能够提高与包括氧化硅(SiOx)膜的阻挡膜的密合性。
但是,Ca:低于0.01摩尔%或者氧:低于1摩尔%的情况下,由于氢等离子体处理时的防止密合性降低的作用不够,因此不优选。
另一方面,为了使得Ca含量超过10摩尔%,必须制备含有Ca超过15摩尔%的铜合金靶材。另外,即便是使用含有Ca超过15摩尔%的铜合金靶材,进行导入氧的反应性溅射,由于在溅射开始时不发生放电,因此不能高效地进行溅射。
此外,含有Ca超过2.5摩尔%的铜合金,在热轧时产生裂纹,导致不能制备出靶材。因此,含有Ca超过2.5摩尔%的靶材,优选通过热压Cu-Ca母合金粉末制备。
另外,如果在含有氧超过20%的惰性气体环境中进行溅射,会发生异常放电,因此不能形成含有氧超过20摩尔%的含氧-钙铜合金基底层。
基于这些理由,在构成实施方式1的薄膜晶体管中间体的复合铜合金膜的含氧-钙铜合金基底层中,将Ca的含量设定为0.01-10摩尔%,氧的含量设定为1-20摩尔%。
此外,在实施方式1的薄膜晶体管中间体中,构成复合铜合金膜的含氧-钙铜合金基底层中所含的Ca量少的情况下,认为通过实施氢等离子体处理制备的薄膜晶体管的含氧-钙浓缩层铜合金基底层中所含的Ca量变少,其Ca量达不到2摩尔%。但是,在薄膜晶体管中间体中,构成复合铜合金膜的含氧-钙铜合金基底层中所含的Ca量少时,确认通过使该含氧-钙铜合金基底层的厚度进一步加厚,能够使制备的薄膜晶体管的含氧-钙浓缩层铜合金基底层中的浓缩层所含Ca量达到2摩尔%以上。
含氧-钙铜合金基底层的厚度优选为10-100nm。这种情况下,含氧-钙铜合金基底层中所含的Ca量至少能够使制备的薄膜晶体管的含氧-钙浓缩层铜合金基底层中的浓缩层所含的Ca量稳定到2-30摩尔%。
(2)实施方式1的薄膜晶体管的含氧-钙浓缩层铜合金基底层:
通过对该薄膜晶体管中间体实施氢等离子体处理,薄膜晶体管中间体的具有上述成分组成的含氧-钙铜合金基底层112,转变成具有下述成分组成,且Ca和氧的浓度更高的浓缩层,其成分组成为含有Ca:2-30摩尔%;氧:20-50摩尔%,作为残余部分,含有Cu及不可避免的杂质。
通过生成具有该成分组成的浓缩层的含氧-钙浓缩层铜合金基底层,能够进一步提高与包括氧化硅(SiOx)膜的阻挡膜的密合性。
(实施方式2)
该实施方式2,相当于上述本发明的第2种方式。
对于实施方式2的薄膜晶体管及薄膜晶体管中间体,与其制备方法一并基于附图进行详细说明。
图3是实施方式2的薄膜晶体管中间体的剖面图,图4是用于制备实施方式2的薄膜晶体管中间体的层压体的剖面图。
为了制备图3所示的实施方式2的薄膜晶体管中间体,首先,如图4的剖面图所示,在玻璃基板1的表面形成由铜膜构成的栅电极膜2,在该栅电极膜2及玻璃基板1上形成氮化硅(SiNx)膜3,进而在该氮化硅(SiNx)膜3上形成n-非晶质Si半导体膜4,在上述n-非晶质Si半导体膜4上形成n+非晶质Si欧姆膜4′,进而在该n+非晶质Si欧姆膜4′上形成包括氧化硅(SiOx)膜的阻挡膜11。
该包括氧化硅(SiOx)膜的阻挡膜11,虽然也可以通过通常的PVD或CVD形成,但是通过在将溅射装置内的环境保持为氧气或者含氧的惰性气体环境的同时进行空溅射,能够使n+非晶质Si欧姆膜4′的表面氧化,形成阻挡膜11。
在该阻挡膜11上,形成包括氧-Ca(Al,Sn,Sb)铜合金中间体基底层212和Cu合金层213的复合铜合金膜214。上述氧-Ca(Al,Sn,Sb)铜合金中间体基底层212具有下述成分组成,即含有Ca:0.2-10摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计0.05-2摩尔%;氧:1-20摩尔%,作为残余部分,含有Cu及不可避免的杂质。由此制备图4所示的层压体209。
包括该氧-Ca(Al,Sn,Sb)铜合金中间体基底层212和Cu合金层213的复合铜合金膜214,可以使用具有下述成分组成的铜合金靶材,按照下述方法形成,铜合金靶材的成分组成为含有Ca:0.2-15摩尔%;以及从Al、Sn及Sb中选择的1种或2种以上共计0.1-2摩尔%,作为残余部分,含有Cu及不可避免的杂质。
首先,通过在含氧的惰性气体环境中进行溅射,形成氧-Ca(Al,Sn,Sb)铜合金中间体基底层212。之后,停止氧的供应,将环境气体改为不含氧的惰性气体环境,在该不含氧的惰性气体环境中进行溅射,形成Cu合金层213。
如果使用具有下述成分组成的铜合金靶材,其成分组成为含有Ca:0.2-15摩尔%;以及从Al、Sn及Sb中选择的1种或2种以上共计0.1-2摩尔%,作为残余部分,含有Cu及不可避免的杂质,在含氧的惰性气体环境中进行溅射,可形成具有下述成分组成的氧-Ca(Al,Sn,Sb)铜合金中间体基底层,其成分组成为含有Ca:0.2-10摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计0.05-2摩尔%;氧:1-20摩尔%,作为残余部分,含有Cu及不可避免的杂质。
另外,如后文中所述,即便使用与上述组成成分相同的铜合金靶材,在不含氧的惰性气体环境中进行溅射,也不会形成含有Ca的含钙铜合金膜。
通过使用含有Ca:0.2-15摩尔%;以及从Al、Sn及Sb中选择的1种或2种以上共计0.1-2摩尔%,作为残余部分,含有Cu及不可避免的杂质的铜合金靶材,在不含氧的惰性气体环境中进行溅射,可以形成Cu合金层213。
虽然在Cu合金层213中有时会混入微量的Ca,但是其量非常少,为0.05摩尔%以下,在不可避免的杂质的范围内。因此,使用含有Ca:0.2-15摩尔%;以及从Al、Sn及Sb中选择的1种或2种以上共计0.1-2摩尔%,且作为残余部分,含有Cu及不可避免的杂质的铜合金靶材,在不含氧的惰性气体环境中进行溅射而形成的Cu合金层213,转变成具有下述成分组成,即含有从Al、Sn及Sb中选择的1种或2种以上共计0.05-2摩尔%,残余部分为Cu及不可避免的杂质。
在图4所示的层压体209中,对栅电极2的正上方部分的复合铜合金膜214进行湿式蚀刻,进而对阻挡膜11及n+非晶质Si欧姆膜4′进行等离子蚀刻。由此形成分离槽7,露出n-非晶质Si半导体膜4。由此形成位于分离槽7两侧,包括复合铜合金膜214的漏电极膜5及源电极膜6。通过上述操作,能够制备图3的剖面图所示的实施方式2的薄膜晶体管中间体210。
对具有等离子蚀刻而成的分离槽7的实施方式2的薄膜晶体管中间体210进行氢等离子体处理,能够制备实施方式2的薄膜晶体管。
该实施方式2的薄膜晶体管,是通过进行氢等离子体处理,使如图3所示的薄膜晶体管中间体210中的氧-Ca(Al,Sn,Sb)铜合金中间体基底层212转变成具有浓缩层的含氧-钙浓缩层铜合金基底层制备得到的,因此,其剖面的形状结构与图3相同。因此,对于实施方式2的薄膜晶体管,省略基于附图的说明。
对实施方式2的薄膜晶体管中间体实施氢等离子体处理的条件,与背景技术中所述的氢等离子体处理的条件相同。
通过该氢等离子体处理,实施方式2的薄膜晶体管中间体中具有下述成分组成的氧-Ca(Al,Sn,Sb)铜合金中间体基底层212,其成分组成为含有Ca:0.2-10摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计0.05-2摩尔%;氧:1-20摩尔%;作为残余部分,含有Cu及不可避免的杂质,转变成具有浓缩层的含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层(未给出图示),该浓缩层具有Ca、Al、Sn、Sb及氧的浓度更高的成分组成。上述浓缩层含有Ca:2-30摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计1-10摩尔%;氧:20-50摩尔%;作为残余部分,含有Cu及不可避免的杂质。
通过生成该含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层,在薄膜晶体管中,漏电极膜5及源电极膜6与阻挡膜的密合性显著提高。
如上所述,如果对具备氧-Ca(Al,Sn,Sb)铜合金中间体基底层212且该氧-Ca(Al,Sn,Sb)铜合金中间体基底层212具有上述成分组成的实施方式2的薄膜晶体管中间体实施氢等离子体处理,会生成具有浓缩层且该浓缩层具有Ca、Al、Sn、Sb以及氧的浓度更高的上述成分组成的含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层,其理由是通过实施氢等离子体处理,在具有上述成分组成的氧-Ca(Al,Sn,Sb)铜合金中间体基底层212中所含的Ca、Al、Sn、Sb以及氧,向阻挡膜11的方向扩散移动,在阻挡膜11附近生成Ca、Al、Sn、Sb以及氧的浓度更高的浓缩层。
另外,这样生成的具有浓缩层且该浓缩层具有含Ca:2-30摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计1-10摩尔%;氧:20-50摩尔%,且残余部分为Cu及不可避免的杂质这一成分组成的含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层,与包括氧化硅的阻挡膜的密合性格外优良的理由考虑有如下几点。
在氢等离子体处理过程中,氢向具有下述成分组成的氧-Ca(Al,Sn,Sb)铜合金中间体基底层212中扩散,与膜中的氧反应生成水,氧-Ca(Al,Sn,Sb)铜合金中间体基底层212的成分组成为含有Ca:0.2-10摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计0.05-2摩尔%;氧:1-20摩尔%,作为残余部分,含有Cu及不可避免的杂质。该水与膜中的氧化钙反应生成氢氧化钙。接着,变成钙离子和氢氧根离子,与包括氧化硅膜的阻挡膜反应,并与包括氧化硅膜的阻挡膜相接触地生成牢固的硅酸钙。认为由此与阻挡膜的密合性显著提高。
另外,关于Al,Sn,Sb,也同样是通过扩散的氢与膜中的氧反应产生水,该水与膜中的氧化Al、氧化Sn、氧化Sb反应,分别生成氢氧化Al、氢氧化Sn、氢氧化Sb。接着变成Al离子、Sn离子、Sb离子与氢氧根离子,与包括氧化硅膜的阻挡膜反应,并与包括氧化硅膜的阻挡膜相接触地生成牢固的硅酸Al、硅酸Sn、硅酸Sb。认为由此与阻挡膜的密合性显著提高。
以下,说明对构成实施方式2的薄膜晶体管中间体的漏电极膜及源电极膜的复合铜合金膜中氧-Ca(Al,Sn,Sb)铜合金中间体基底层的成分组成、以及构成实施方式2的薄膜晶体管的漏电极膜及源电极膜的复合铜合金膜中含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层中所含浓缩层的成分组成限定在如上条件的理由。
(1)实施方式2的薄膜晶体管中间体的氧-Ca(Al,Sn,Sb)铜合金中间体基底层:
在构成该薄膜晶体管中间体的漏电极膜及源电极膜的复合铜合金膜中的氧-Ca(Al,Sn,Sb)铜合金中间体基底层中,使Ca、Al、Sn、Sb与氧共存,能够提高与包括氧化硅(SiOx)膜的阻挡膜的密合性。
但是,Ca:低于0.2摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计低于0.05摩尔%;或者氧:低于1摩尔%的情况下,由于氢等离子体处理时的防止密合性降低的作用不够,因此不优选。
另一方面,为了使得Ca含量超过10摩尔%,必须制备含有Ca超过15摩尔%的铜合金靶材。另外,即便是使用含有Ca超过15摩尔%的铜合金靶材,进行导入氧的反应性溅射,由于在溅射开始时不发生放电,因此不能高效地进行溅射。
此外,含有Ca超过2.5摩尔的铜合金,在热轧时产生裂纹,导致不能制备靶材。因此,含有Ca超过2.5摩尔%的靶材,优选通过热压Cu母合金粉末制备。
而且,如果含有从Al、Sn及Sb中选择的1种或2种以上共计超过2摩尔%,成膜得到的Cu合金膜的电阻值上升,作为漏电极膜及源电极膜使用不优选。
另外,如果在含有氧超过20%的惰性气体环境中进行溅射,会发生异常放电,因此不能形成含有氧超过20摩尔%的氧-Ca(Al,Sn,Sb)铜合金中间体基底层。
基于这些理由,在构成实施方式2的薄膜晶体管中间体的复合铜合金膜的氧-Ca(Al,Sn,Sb)铜合金中间体基底层中,将Ca的含量设定为0.2-10摩尔%;将从Al、Sn及Sb中选择的1种或2种以上的含量设定为共计0.05-2摩尔%,将氧的含量设定为1-20摩尔%。
(2)实施方式2的薄膜晶体管的含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层:
通过对该薄膜晶体管中间体实施氢等离子体处理,薄膜晶体管中间体的具有上述成分组成的氧-Ca(Al,Sn,Sb)铜合金中间体基底层212,在氢等离子体处理过程中,转变成具有下述成分组成,且Ca、Al、Sn、Sb以及氧的浓度更高的浓缩层,其成分组成为含有Ca:2-30摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计1-10摩尔%;氧:20-50摩尔%,作为残余部分,含有Cu及不可避免的杂质。
通过生成具有该成分组成的浓缩层的含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层,能够进一步提高与包括氧化硅(SiOx)膜的阻挡膜的密合性。
实施例1
准备纯度为99.99质量%的无氧铜,将该无氧铜置于Ar气体环境中,在高纯度石墨铸模内进行高频感应加热熔化。在得到的熔融金属内添加Ca进行熔化,调整成分使其变成具有表1所示成分组成的熔融金属。
将得到的熔融金属在冷却的碳铸模中进行铸造,进而实施热轧,之后,最终进行消除应力退火。
对得到的轧制件的表面进行车削加工,制成具有外径:152mm、厚度:5mm的尺寸、且具有表1所示成分组成的靶材1A-10。而且,由纯度为99.999质量%的无氧铜制备纯铜靶材1P。
【表1】
Figure BPA00001332002400181
在溅射装置上设置玻璃板(具有长:50mm、宽:50mm、厚:0.7mm尺寸的Corning Incorporated公司制的1737玻璃板)与在其表面形成的100nm厚的n+非晶质Si膜构成的基板。进而,在溅射装置上设置靶材1A-1P,使得基板与靶材的距离为70mm。溅射装置的电源采用直流方式,将溅射装置的真空容器抽真空,直至极限真空度达到4×10-5Pa。
接着,在真空容器中通入按照表2-3所示比例含有氧的氧-Ar混合气体作为溅射气体,将溅射环境压力设为0.67Pa。之后,在输出功率:600W时关闭挡板1分钟的状态下进行放电(空溅射),在n+非晶质Si膜表面形成约10nm厚的硅氧化膜。
接着,打开挡板,在输出功率:600W的条件下进行放电,形成具有表2-3所示厚度及成分组成的含氧-钙铜合金基底层。继而停止氧的供应,仅用Ar气体在0.67Pa的压力下进行溅射,形成具有厚度:250nm且含有Cu及不可避免的杂质的Cu层。
通过上述操作,制成本发明例的薄膜晶体管中间体用复合铜合金膜101-114、比较例的薄膜晶体管中间体用复合铜合金膜101-103以及现有技术例的薄膜晶体管中间体用复合铜合金膜101。
对于这样得到的薄膜晶体管中间体用复合铜合金膜,在下述条件下进行划格法密合试验。
划格法密合试验:
按照JIS-K5400,用刀在薄膜晶体管中间体用复合铜合金膜的表面,刻入纵横11根刻痕,每根之间间隔1mm,制成100个方格膜(划分为正方形的膜)。使用3M公司制胶带(scotch tape)使之密合后,迅速剥离,测定玻璃基板中央部的10mm正方形内玻璃基板上附着的方格膜中,发生剥离的方格膜的个数。
将得到的结果示于表2、3中的“剥离的方格数(个/100)”一栏中,用于评价与玻璃基板的密合性。
另外,薄膜晶体管中间体用复合铜合金膜中的含氧-钙铜合金基底膜所含的Ca及氧的分析,采用扫描型俄歇电子分光分析装置(型号:PHI700,ULVAC-PHI INCORPORATED公司制),在下述条件下进行。
(电子枪)
加速电压:5kV
照射电流:10nA(用法拉第杯测定)
射束直径:10μm(直径)
(离子枪)
加速电压:1kV
放射电流:10mA
光栅宽度:1×1mm
(试样台)
倾斜:30°
旋转:Zalar
旋转速度:0.8rpm
(分析条件)
溅射模式:Alternating W/Zalar
溅射间隔:1分钟
[表2]
Figure BPA00001332002400201
[表3]
Figure BPA00001332002400211
由表2-3所示的结果可知,本发明例的薄膜晶体管中间体用复合铜合金膜101-114,与现有例的薄膜晶体管中间体用复合铜合金膜101相比,密合性优良。
具备超出实施方式1条件的数值的比较例的薄膜晶体管中间体用复合铜合金膜101-102,密合性稍差,因此不理想。
在比较例的薄膜晶体管中间体用复合铜合金膜103成膜时,放电不稳定,发生异常放电。认为这是因为氧-Ar混合溅射气体中所含的氧浓度为25体积%,因此在靶材表面上形成了氧化膜的缘故。由于发生异常放电,数次停止放电,但是每次都重开放电,形成了规定厚度的复合铜合金膜。像比较例的薄膜晶体管中间体用复合铜合金膜103那样,含有氧超过20摩尔%的含氧-钙铜合金基底层,在成膜过程中会发生异常放电,因此不能稳定地成膜。
实施例2
对于能够成膜的表2-3所示的本发明例的薄膜晶体管中间体用复合铜合金膜101-114、比较例的薄膜晶体管中间体用复合铜合金膜101-102以及现有例的薄膜晶体管中间体用复合铜合金膜101,在下述条件下实施氢等离子体处理。由此制备本发明例的薄膜晶体管用复合铜合金膜101-114、比较例的薄膜晶体管用复合铜合金膜101-102、以及现有例的薄膜晶体管用复合铜合金膜101。这些薄膜晶体管用复合铜合金膜,包括具有表4-5所示成分组成的浓缩层的含氧-钙浓缩层铜合金基底层及Cu层。
(氢等离子体处理的条件)
气体:100%氢气
氢气流量:500SCCM
氢气压力:100Pa
处理温度:300℃
RF功率密度:0.1W/cm2
处理时间:2分钟
对于这些薄膜晶体管用复合铜合金膜,利用四探针法测定电阻率值。进而在与上述实施例1相同的条件下进行划格法密合试验。
将得到的结果示于表4-5,对薄膜晶体管用复合铜合金膜进行评价。
此外,薄膜晶体管用复合铜合金膜的含氧-钙浓缩层铜合金基底层中所含浓缩层的Ca及氧的分析,在与实施例1同样的条件下进行。
[表4]
Figure BPA00001332002400231
[表5]
Figure BPA00001332002400241
由表4-5所示的结果可知,本发明例的薄膜晶体管用复合铜合金膜101-114,与现有例的薄膜晶体管用复合铜合金膜101相比,电阻率具有同等水平,没有大的差别。但是,本发明例的薄膜晶体管用复合铜合金膜101-114,与现有例的薄膜晶体管用复合铜合金膜101相比,密合性显著优良。因此可知,内置了本发明例的薄膜晶体管用复合铜合金膜101-114构成的电极膜的本发明实施方式1的薄膜晶体管,由于电极膜剥离引起的故障极少。
具备超出实施方式1条件的数值的比较例的薄膜晶体管用复合铜合金膜101-102,其电阻率及密合性的至少一方面差,因此作为薄膜晶体管的电极膜不理想。
实施例3
用真空排气后导入Ar气体使环境气体成为Ar气体环境的高频感应加热熔炼炉进行熔化铸造,制备Ca含量不同的Cu-Ca母合金铸块。将这些Ca含量不同的Cu-Ca母合金铸块再熔化,对于得到的熔融金属,将温度保持在1250℃的同时,用压力3MPa的Ar气流进行气体雾化,制备具有表6所示成分组成的Cu-Ca母合金粉末。
将得到的Cu-Ca母合金粉末分级,制备最大粒径100μm以下的Cu-Ca母合金粉末。接着,将该Cu-Ca母合金粉末填充到涂布有脱模剂的石墨铸模中,在温度:800℃、压力:15MPa、保持时间:30分钟的条件下进行热压,制成热压件。
对该热压件进行机械加工,制成具有表6所示成分组成的靶材1a-1n。
【表6】
Figure BPA00001332002400261
接着,在溅射装置上设置玻璃板(具有长:50mm、宽:50mm、厚:0.7mm尺寸的Corning Incorporated公司制1737的玻璃板)、与在其表面形成的100nm厚的n+非晶质Si膜构成的基板。进而,在溅射装置上设置表6中的靶材1a-1n,使基板与靶材的距离为70mm。溅射装置的电源采用直流方式,将溅射装置的真空容器抽真空,直至极限真空度达到4×10-5Pa。
接着,在真空容器中通入按照表7所示比例含有氧的氧-Ar混合气体作为溅射气体,将溅射环境压力设为0.67Pa。之后,在输出功率:600W时关闭挡板1分钟的状态下进行放电(空溅射),在n+非晶质Si膜表面形成约10nm厚的硅氧化膜。
接着,打开挡板,在输出功率:600W下进行放电,成膜为具有厚度50nm且具有表7所示成分组成的含氧-钙铜合金基底层。继而停止氧的供应,仅用Ar气体在0.67Pa的压力下进行溅射,成膜为具有厚度250nm且含有Cu及不可避免的杂质的Cu层。
通过上述操作,制成本发明例的薄膜晶体管中间体用复合铜合金膜115-127。此外,在比较例104中,使用表6中含有Ca超过15摩尔%的靶材1n尝试成膜,但是溅射开始时不发生放电。因此,比较例的薄膜晶体管中间体用复合铜合金膜104不能成膜。
对于这样得到的薄膜晶体管中间体用复合铜合金膜,在与实施例1相同的条件下进行划格法密合试验。将得到的结果示于表7中的“剥离的方格数(个/100)”一栏,用于评价与玻璃基板的密合性。
另外,对于本发明例的薄膜晶体管中间体用复合铜合金膜115-127中的含氧-钙铜合金基底层所含的Ca及氧的分析,在与实施例1同样的条件下,采用扫描型俄歇电子分光分析装置(型号:PHI700,ULVAC-PHI INCORPORATED公司制)进行。
[表7]
Figure BPA00001332002400281
由表7所示的结果可知,本发明例的薄膜晶体管中间体用复合铜合金膜115-127,与表3的现有例的薄膜晶体管中间体用复合铜合金膜101相比,密合性优良。
实施例4
对于能够成膜的表7的本发明例的薄膜晶体管中间体用复合铜合金膜115-127,在与实施例2相同的条件下实施氢等离子体处理。由此,制备本发明例的薄膜晶体管用复合铜合金膜115-127。这些薄膜晶体管用复合铜合金膜,包括具有表8所示成分组成的浓缩层的含氧-钙浓缩层铜合金基底层及Cu层。
对于这些薄膜晶体管用复合铜合金膜,利用四探针法测定电阻率值。进而在与上述实施例1相同的条件下进行划格法密合试验。
将得到的结果示于表8,对薄膜晶体管用复合铜合金膜进行评价。
此外,薄膜晶体管用复合铜合金膜中所含浓缩层的Ca及氧的分析,在与实施例1同样的条件下进行。
[表8]
Figure BPA00001332002400301
由表8所示的结果可知,本发明例的薄膜晶体管用复合铜合金膜115-127,与表5的现有例的薄膜晶体管用复合铜合金膜101相比,电阻率具有同等水平,没有大的差别。但是,本发明例的薄膜晶体管用复合铜合金膜115-127,与现有例的薄膜晶体管用复合铜合金膜101相比,密合性显著优良。因此可知,内置了本发明例的薄膜晶体管用复合铜合金膜115-127构成的电极膜的本发明实施方式1的薄膜晶体管,由于电极膜剥离引起的故障极少。
实施例5
准备纯度为99.99质量%的无氧铜,将该无氧铜置于Ar气体环境中,在高纯度石墨铸模内进行高频感应加热熔化。在得到的熔融金属内添加Ca、以及从Al、Sn、Sb中选择的1种或2种以上进行熔化,调整成分使之成为具有表9所示成分组成的熔融金属。
将得到的熔融金属在冷却的碳铸模中进行铸造,进而实施热轧,之后,最终进行消除应力退火。
对得到的轧制件的表面进行车削加工,制成具有外径:152mm、厚度:6mm的尺寸、且具有表9所示成分组成的靶材2A-2M。而且,由纯度为99.999质量%的无氧铜制备纯铜靶材2N。
【表9】
Figure BPA00001332002400311
在溅射装置上设置玻璃板(具有长:50mm、宽:50mm、厚:0.7mm尺寸的Corning Incorporated公司制1737的玻璃板)与在其表面形成的100nm厚的n+非晶质Si膜构成的基板。进而,在溅射装置上设置靶材2A-2M,使得基板与靶材的距离为70mm。溅射装置的电源采用直流方式,将溅射装置的真空容器抽真空,直至极限真空度达到4×10-5Pa。
接着,在真空容器中通入按照表10所示比例含有氧的氧-Ar混合气体作为溅射气体,将溅射环境压力设为0.67Pa。之后,在输出功率:600W时关闭挡板1分钟的状态下进行放电(空溅射),在n+非晶质Si膜表面形成约10nm厚的硅氧化膜。
接着,打开挡板,在输出功率:600W下进行放电,成膜为厚度50nm且具有表10所示成分组成的氧-Ca(Al,Sn,Sb)铜合金中间体基底膜。继而停止氧的供应,仅用Ar气体在0.67Pa的压力下进行溅射,成膜为具有厚度250nm且含有Cu及不可避免的杂质的Cu合金层。
通过上述操作,制成本发明例的薄膜晶体管中间体用复合铜合金膜201-212、比较例的薄膜晶体管中间体用复合铜合金膜201-203以及现有例的薄膜晶体管中间体用复合铜合金膜201。
对于这样得到的薄膜晶体管中间体用复合铜合金膜,在与实施例1相同的条件下进行划格法密合试验。
将得到的结果示于表10中的“剥离的方格数(个/100)”一栏中,用于评价对玻璃基板的密合性。
另外,薄膜晶体管中间体用复合铜合金膜中的氧-Ca(Al,Sn,Sb)铜合金中间体基底层所含的Ca、Al、Sn、Sb及氧的分析,采用扫描型俄歇电子分光分析装置(型号:PHI700,ULVAC-PHI INCORPORATED公司制),在与实施例1相同的条件下进行。
[表10]
Figure BPA00001332002400331
由表10所示的结果可知,本发明例的薄膜晶体管中间体用复合铜合金膜201-212,与现有例的薄膜晶体管中间体用复合铜合金膜201相比,密合性优良。
具备超出实施方式2条件的数值的比较例的薄膜晶体管中间体用复合铜合金膜201-202,密合性稍差,因此不理想。
在比较例的薄膜晶体管中间体用复合铜合金膜203成膜时,放电不稳定,发生异常放电。认为这是因为氧-Ar混合溅射气体中所含的氧浓度为25体积%,因此在靶材表面上形成了氧化膜的缘故。由于发生异常放电,数次停止放电。但是每次都重开放电,形成了规定厚度的复合铜合金膜。像比较例的薄膜晶体管中间体用复合铜合金膜103那样,含有氧超过20摩尔%的氧-Ca(Al,Sn,Sb)铜合金中间体基底层,在成膜过程中会发生异常放电,因此不能稳定地成膜。
实施例6
对于能够成膜的表10所示本发明例的薄膜晶体管中间体用复合铜合金膜201-212、比较例的薄膜晶体管中间体用复合铜合金膜201-202以及现有例的薄膜晶体管中间体用复合铜合金膜201,在与实施例2相同的条件下实施氢等离子体处理。由此制备本发明例的薄膜晶体管用复合铜合金膜201-212、比较例的薄膜晶体管用复合铜合金膜201-202、以及现有例的薄膜晶体管用复合铜合金膜201。这些薄膜晶体管用复合铜合金膜,具有包含表11所示成分组成的浓缩层的含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层。
对于这些薄膜晶体管用复合铜合金膜,利用四探针法测定电阻率值。进而在与上述实施例1相同的条件下进行划格法密合试验。
将得到的结果示于表11,对薄膜晶体管用复合铜合金膜进行评价。
此外,薄膜晶体管用复合铜合金膜的含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层中所含浓缩层的Ca、Al、Sn、Sb及氧的分析,在与实施例1同样的条件下进行。
[表11]
Figure BPA00001332002400351
由表11所示的结果可知,本发明例的薄膜晶体管用复合铜合金膜201-212,与现有例的薄膜晶体管用复合铜合金膜201相比,电阻率具有同等水平,没有大的差别。但是,本发明例的薄膜晶体管用复合铜合金膜201-212,与现有例的薄膜晶体管用复合铜合金膜201相比,密合性显著优良。因此可知,内置了本发明例的薄膜晶体管用复合铜合金膜201-212构成的电极膜的本发明实施方式2的薄膜晶体管,由于电极膜剥离引起的故障极少。
具备超出实施方式2的条件的数值的比较例的薄膜晶体管用复合铜合金膜201-202,其电阻率及密合性的至少一方面差,因此作为薄膜晶体管的电极膜不理想。
实施例7
用真空排气后导入Ar气体使环境气体成为Ar气体环境的高频感应加热熔炼炉进行熔化铸造,制成Ca、Al、Sn、Sb含量不同的Cu-Ca母合金铸块。将上述含量不同的Cu母合金铸块再熔化,对于得到的熔融金属,将温度保持在1250℃的同时,用压力3MPa的Ar气流进行气体雾化,制备具有表12所示成分组成的Cu母合金粉末。
将得到的Cu母合金粉末分级,制成最大粒径100μm以下的Cu母合金粉末。接着,将该Cu母合金粉末填充到涂布有脱模剂的石墨铸模中,在温度:800℃、压力:15MPa、保持时间:30分钟的条件下进行热压,由此制成热压件。
对该热压件进行机械加工,制成具有表12所示成分组成的靶材2a-2n。
[表12]
Figure BPA00001332002400371
接着,在溅射装置上设置玻璃板(具有长:50mm、宽:50mm、厚:0.7mm尺寸的Corning Incorporated公司制1737的玻璃板)与在其表面形成的100nm厚的n+非晶质Si膜构成的基板。进而,在溅射装置上设置表12中的靶材2a-2n,使基板与靶材的距离为70mm。溅射装置的电源采用直流方式,将溅射装置的真空容器抽真空,直至极限真空度达到4×10-5Pa。
接着,在真空容器中通入按照表13所示比例含有氧的氧-Ar混合气体作为溅射气体,将溅射环境压力设为0.67Pa。之后,在输出功率:600W时关闭挡板1分钟的状态下进行放电(空溅射),在n+非晶质Si膜表面形成约10nm厚的硅氧化膜。
接着,打开挡板,在输出功率:600W下进行放电,成膜为具有厚度50nm且具有表13所示成分组成的氧-Ca(Al,Sn,Sb)铜合金中间体基底层。继而停止氧的供应,仅用Ar气体在0.67Pa的压力下进行溅射,成膜为具有厚度250nm且含有Cu及不可避免的杂质的Cu层。
通过上述操作,成膜为本发明例的薄膜晶体管中间体用复合铜合金膜212-224。此外,在比较例204中,使用表12中含有Ca超过15摩尔%的靶材n尝试成膜,但是溅射开始时不发生放电。因此,比较例的薄膜晶体管中间体用复合铜合金膜204不能成膜。
对于这样得到的薄膜晶体管中间体用复合铜合金膜,在与实施例1相同的条件下进行划格法密合试验。将得到的结果示于表13中的“剥离的方格数(个/100)”一栏,用于评价与玻璃基板的密合性。
另外,对于本发明例的薄膜晶体管中间体用复合铜合金膜212-224中的氧-Ca(Al,Sn,Sb)铜合金中间体基底膜所含的Ca、Al、Sn、Sb及氧的分析,在与实施例1同样的条件下,采用扫描型俄歇电子分光分析装置(型号:PHI700,ULVAC-PHI INCORPORATED公司制)进行。
[表13]
Figure BPA00001332002400391
由表13所示的结果可知,本发明的薄膜晶体管中间体用复合铜合金膜212-224,与表10的现有例的薄膜晶体管中间体用复合铜合金膜201相比,密合性优良。
实施例8
对于能够成膜的表13的本发明例的薄膜晶体管中间体用复合铜合金膜212-224,在与实施例2相同的条件下实施氢等离子体处理。由此,制备本发明例的薄膜晶体管用复合铜合金膜212-224。这些薄膜晶体管用复合铜合金膜,包括具有表14所示成分组成的浓缩层的含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层以及Cu合金层。
对于这些薄膜晶体管用复合铜合金膜,利用四探针法测定电阻率值。进而在与上述实施例1相同的条件下进行划格法密合试验。
将得到的结果示于表14,对薄膜晶体管用复合铜合金膜进行评价。
此外,薄膜晶体管用复合铜合金膜中所含浓缩层的Ca、Al、Sn、Sb及氧的分析,在与实施例1同样的条件下进行。
[表14]
Figure BPA00001332002400411
由表14所示的结果可知,本发明例的薄膜晶体管用复合铜合金膜212-224,与表11的现有例的薄膜晶体管用复合铜合金膜201相比,电阻率具有同等水平,没有大的差别。但是,本发明例的薄膜晶体管用复合铜合金膜212-224,与现有例的薄膜晶体管用复合铜合金膜201相比,密合性显著优良。因此可知,内置了本发明例的薄膜晶体管用复合铜合金膜212-224构成的电极膜的本发明实施方式2的薄膜晶体管,由于电极膜剥离引起的故障极少。
工业实用性
采用本发明的薄膜晶体管及薄膜晶体管中间体,漏电极膜及源电极膜的密合性优良。因此,即便在运送时被施加了振动,几乎没有由于漏电极膜及源电极膜剥离引起故障的可能性。因此,本发明能够适用于平板显示器等使用的薄膜晶体管或其薄膜晶体管中间体。
附图标记的说明
1:玻璃基板,2:栅电极,3:SiNx膜,4:n+非晶质Si欧姆膜,4′:n-非晶质Si半导体膜,5:漏电极,6:源电极,7:分离槽,8:纯铜膜,9:用于制备以往的薄膜晶体管中间体的层压体,10:以往的薄膜晶体管中间体,11:阻挡膜,109:用于制备第1种方式(实施方式)的薄膜晶体管中间体的层压体,110:第1种方式(实施方式)的薄膜晶体管中间体,112:第1种方式(实施方式)的含氧-钙铜合金基底膜,113:第1种方式(实施方式)的Cu层,114:第1种方式(实施方式)的复合铜合金膜,209:用于制备第2种方式(实施方式)的薄膜晶体管中间体的层压体,210:第2种方式(实施方式)的薄膜晶体管中间体,212:第2种方式(实施方式)的氧-Ca(Al,Sn,Sb)铜合金中间体基底层,213:第2种方式(实施方式)的Cu合金层,214:第2种方式(实施方式)的复合铜合金膜。

Claims (6)

1.一种薄膜晶体管,其特征在于,具有
玻璃基板;
在上述玻璃基板上形成的栅电极膜;
在上述玻璃基板及栅电极膜上形成的氮化硅膜;
在上述氮化硅膜上形成的n-非晶质Si半导体膜;
在上述n-非晶质Si半导体膜上形成的n+非晶质Si欧姆膜;
在上述n+非晶质Si欧姆膜上形成的包括氧化硅膜的阻挡膜;
在上述包括氧化硅膜的阻挡膜上形成的漏电极膜及源电极膜,
上述漏电极膜及上述源电极膜至少具有复合铜合金膜,该复合铜合金膜包括与上述包括氧化硅膜的阻挡膜相接触地形成的含氧-钙浓缩层铜合金基底层,以及在上述含氧-钙浓缩层铜合金基底层上形成的Cu层,
上述含氧-钙浓缩层铜合金基底层具有浓缩层,
上述浓缩层含有Ca:2-30摩尔%、氧:20-50摩尔%,作为残余部分,含有Cu及不可避免的杂质。
2.一种薄膜晶体管中间体,其特征在于,具有
玻璃基板;
在上述玻璃基板上形成的栅电极膜;
在上述玻璃基板及栅电极膜上形成的氮化硅膜;
在上述氮化硅膜上形成的n-非晶质Si半导体膜;
在上述n-非晶质Si半导体膜上形成的n+非晶质Si欧姆膜;
在上述n+非晶质Si欧姆膜上形成的包括氧化硅膜的阻挡膜;
在上述包括氧化硅膜的阻挡膜上形成的漏电极膜及源电极膜,
上述漏电极膜及上述源电极膜具有复合铜合金膜,该复合铜合金膜包括与上述包括氧化硅膜的阻挡膜相接触地形成的含氧-钙铜合金基底层,以及在上述含氧-钙铜合金基底层上形成的Cu层,
上述含氧-钙铜合金基底层含有Ca:0.01-10摩尔%、氧:1-20摩尔%,作为残余部分,含有Cu及不可避免的杂质。
3.一种薄膜晶体管,其特征在于,具有
玻璃基板;
在上述玻璃基板上形成的栅电极膜;
在上述玻璃基板及栅电极膜上形成的氮化硅膜;
在上述氮化硅膜上形成的n-非晶质Si半导体膜;
在上述n-非晶质Si半导体膜上形成的n+非晶质Si欧姆膜;
在上述n+非晶质Si欧姆膜上形成的包括氧化硅膜的阻挡膜;
在上述包括氧化硅膜的阻挡膜上形成的漏电极膜及源电极膜,
上述漏电极膜及上述源电极膜至少具有复合铜合金膜,该复合铜合金膜包括与上述包括氧化硅膜的阻挡膜相接触地形成的含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层,以及在上述含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层上形成的Cu合金层,
上述含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层是具有浓缩层的铜合金基底层,
上述浓缩层含有Ca:2-30摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计1-10摩尔%;氧:20-50摩尔%,作为残余部分,含有Cu及不可避免的杂质。
4.如权利要求3所述的薄膜晶体管,其特征在于,在上述含氧-Ca(Al,Sn,Sb)浓缩层铜合金基底层上形成的Cu合金层,含有从Al、Sn及Sb中选择的1种或2种以上共计0.05-2摩尔%,作为残余部分,含有Cu及不可避免的杂质。
5.一种薄膜晶体管中间体,其特征在于,具有
玻璃基板;
在上述玻璃基板上形成的栅电极膜;
在上述玻璃基板及栅电极膜上形成的氮化硅膜;
在上述氮化硅膜上形成的n-非晶质Si半导体膜;
在上述n-非晶质Si半导体膜上形成的n+非晶质Si欧姆膜;
在上述n+非晶质Si欧姆膜上形成的包括氧化硅膜的阻挡膜;
在上述包括氧化硅膜的阻挡膜上形成的漏电极膜及源电极膜,
上述漏电极膜及上述源电极膜具有复合铜合金膜,该复合铜合金膜包括与上述包括氧化硅膜的阻挡膜相接触地形成的氧-Ca(Al,Sn,Sb)铜合金中间体基底层,以及在上述氧-Ca(Al,Sn,Sb)铜合金中间体基底层上形成的Cu合金层,
上述氧-Ca(Al,Sn,Sb)铜合金中间体基底层含有Ca:0.2-10摩尔%;从Al、Sn及Sb中选择的1种或2种以上共计0.05-2摩尔%;氧:1-20摩尔%,作为残余部分,含有Cu及不可避免的杂质。
6.如权利要求5所述的薄膜晶体管中间体,其特征在于,在上述氧-Ca(Al,Sn,Sb)铜合金中间体基底层上形成的Cu合金层,含有从Al、Sn及Sb中选择的1种或2种以上共计0.05-2摩尔%,作为残余部分,含有Cu及不可避免的杂质。
CN200980137645.7A 2008-09-26 2009-09-24 薄膜晶体管及薄膜晶体管中间体 Active CN102165596B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-247460 2008-09-26
JP2008247460A JP5269533B2 (ja) 2008-09-26 2008-09-26 薄膜トランジスター
PCT/JP2009/004822 WO2010035463A1 (ja) 2008-09-26 2009-09-24 薄膜トランジスター及び薄膜トランジスター中間体

Publications (2)

Publication Number Publication Date
CN102165596A true CN102165596A (zh) 2011-08-24
CN102165596B CN102165596B (zh) 2014-07-09

Family

ID=42059476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980137645.7A Active CN102165596B (zh) 2008-09-26 2009-09-24 薄膜晶体管及薄膜晶体管中间体

Country Status (6)

Country Link
US (1) US8502285B2 (zh)
JP (1) JP5269533B2 (zh)
KR (1) KR101527626B1 (zh)
CN (1) CN102165596B (zh)
TW (1) TWI476930B (zh)
WO (1) WO2010035463A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064454A (zh) * 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板
CN105525262A (zh) * 2014-10-20 2016-04-27 三菱综合材料株式会社 溅射靶及层叠膜
CN106920749A (zh) * 2015-12-28 2017-07-04 昆山国显光电有限公司 一种薄膜晶体管及其制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047326A1 (ja) * 2008-10-24 2010-04-29 三菱マテリアル株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ
JP5354781B2 (ja) * 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるCu合金スパッタリングターゲット
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP2012060015A (ja) * 2010-09-10 2012-03-22 Hitachi Cable Ltd 電子デバイス配線用Cu合金スパッタリングターゲット材、及び素子構造
KR20130139438A (ko) 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP6274026B2 (ja) * 2013-07-31 2018-02-07 三菱マテリアル株式会社 銅合金スパッタリングターゲット及び銅合金スパッタリングターゲットの製造方法
US10957644B2 (en) * 2018-02-02 2021-03-23 Micron Technology, Inc. Integrated structures with conductive regions having at least one element from group 2 of the periodic table
CN108807518B (zh) * 2018-05-28 2020-09-29 深圳市华星光电技术有限公司 电极结构及其制备方法、阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080009108A1 (en) * 2006-07-07 2008-01-10 Au Optronics Corporation Display Panel Structure and Manufacture Method Thereof
CN100369268C (zh) * 2005-06-03 2008-02-13 友达光电股份有限公司 薄膜晶体管元件及其制造方法
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793620B2 (ja) * 1989-02-27 1998-09-03 株式会社日立製作所 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置
JPH04349637A (ja) 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
JPH0826889A (ja) 1994-07-15 1996-01-30 Fujitsu Ltd 金属膜の形成方法および配線用金属膜
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
JP3562628B2 (ja) * 1999-06-24 2004-09-08 日本電気株式会社 拡散バリア膜、多層配線構造、およびそれらの製造方法
JP2002094069A (ja) * 2000-09-13 2002-03-29 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US6291348B1 (en) * 2000-11-30 2001-09-18 Advanced Micro Devices, Inc. Method of forming Cu-Ca-O thin films on Cu surfaces in a chemical solution and semiconductor device thereby formed
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4017156B2 (ja) 2003-01-27 2007-12-05 日東電工株式会社 粘着型光学補償層付偏光板および画像表示装置
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
KR20080047543A (ko) 2005-08-31 2008-05-29 스미또모 가가꾸 가부시끼가이샤 트랜지스터, 유기 반도체 소자, 및 이들의 제조 방법
JP5234306B2 (ja) * 2006-10-18 2013-07-10 三菱マテリアル株式会社 熱欠陥発生が少なくかつ表面状態の良好なtftトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット
JP4840172B2 (ja) * 2007-02-07 2011-12-21 三菱マテリアル株式会社 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線および電極
JP5234483B2 (ja) * 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369268C (zh) * 2005-06-03 2008-02-13 友达光电股份有限公司 薄膜晶体管元件及其制造方法
US20080009108A1 (en) * 2006-07-07 2008-01-10 Au Optronics Corporation Display Panel Structure and Manufacture Method Thereof
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064454A (zh) * 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板
US9487867B2 (en) 2014-06-11 2016-11-08 Boe Technology Group Co., Ltd. Method for preparing a film and method for preparing an array substrate, and array substrate
CN105525262A (zh) * 2014-10-20 2016-04-27 三菱综合材料株式会社 溅射靶及层叠膜
CN106920749A (zh) * 2015-12-28 2017-07-04 昆山国显光电有限公司 一种薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
CN102165596B (zh) 2014-07-09
KR20110063736A (ko) 2011-06-14
WO2010035463A1 (ja) 2010-04-01
US20110133190A1 (en) 2011-06-09
TWI476930B (zh) 2015-03-11
KR101527626B1 (ko) 2015-06-09
US8502285B2 (en) 2013-08-06
JP5269533B2 (ja) 2013-08-21
TW201029185A (en) 2010-08-01
JP2010080681A (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
CN102165596B (zh) 薄膜晶体管及薄膜晶体管中间体
CN103003860B (zh) 显示装置用Cu合金膜和显示装置
US20110192719A1 (en) Sputtering target for forming thin film transistor wiring film
JP5234483B2 (ja) 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット
CN102177273B (zh) 用于形成平板显示器用配线膜的溅射靶
US20090101495A1 (en) Mn-CONTAINING COPPER ALLOY SPUTTERING TARGET GENERATING FEW PARTICLES
JP4432015B2 (ja) 薄膜配線形成用スパッタリングターゲット
TWI515167B (zh) An oxide sintered body and a sputtering target, and a method for producing the oxide sintered body
WO1995016797A1 (en) Molybdenum-tungsten material for wiring, molybdenum-tungsten target for wiring, process for producing the same, and molybdenum-tungsten wiring thin film
JP5339830B2 (ja) 密着性に優れた薄膜トランジスター用配線膜およびこの配線膜を形成するためのスパッタリングターゲット
TWI452161B (zh) 含氧之銅合金膜的製造方法
CN103534789A (zh) 半导体装置用Al合金膜
US10770274B2 (en) Copper alloy sputtering target and manufacturing method of copper alloy sputtering target
JP2009010089A (ja) 密着性に優れた配線下地膜およびこの配線下地膜を含む密着性に優れた二重構造配線膜
JP2009215613A (ja) 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット
JP6380837B2 (ja) 被覆層形成用スパッタリングターゲット材およびその製造方法
JP5656135B2 (ja) Cu系配線膜
JP5207120B2 (ja) 熱欠陥発生がなくかつ密着力に優れた液晶表示装置用配線および電極
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP5099504B2 (ja) 密着性に優れた液晶表示装置用配線および電極
JP5377914B2 (ja) 薄膜トランジスター
JP2006179881A (ja) 配線・電極及びスパッタリングターゲット
JP2009203540A (ja) 密着性に優れた銅合金複合膜
JP2008203808A (ja) 熱欠陥発生がなくかつ密着性に優れたtftトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット
JP2008191542A (ja) 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用積層配線および積層電極並びにそれらの形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant