JP2014059559A - Ｃｕ系配線膜 - Google Patents

Ｃｕ系配線膜 Download PDF

Info

Publication number
JP2014059559A
JP2014059559A JP2013185185A JP2013185185A JP2014059559A JP 2014059559 A JP2014059559 A JP 2014059559A JP 2013185185 A JP2013185185 A JP 2013185185A JP 2013185185 A JP2013185185 A JP 2013185185A JP 2014059559 A JP2014059559 A JP 2014059559A
Authority
JP
Japan
Prior art keywords
film
wiring film
based wiring
display device
peak intensity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013185185A
Other languages
English (en)
Other versions
JP5656135B2 (ja
Inventor
Hideo Murata
英夫 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2013185185A priority Critical patent/JP5656135B2/ja
Publication of JP2014059559A publication Critical patent/JP2014059559A/ja
Application granted granted Critical
Publication of JP5656135B2 publication Critical patent/JP5656135B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】基板との密着性を向上することが可能な新規なＣｕ系配線膜の提供。
【解決手段】シリコン薄膜直上に形成される、Ｃｕ酸化物を含有する平面表示装置用Ｃｕ系配線膜。Ｃｕの主結晶面（１１１）面のＸ線回折ピーク強度をＣｕ（１１１）、Ｃｕ２Ｏの主結晶面（１１１）面のＸ線回折のピーク強度をＣｕ２Ｏ（１１１）とした時に、ピーク強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）の値が０．８〜２．５の範囲にあることを特徴とする。
【選択図】図２

Description

本発明は、平面表示装置に用いられるＣｕ系配線膜に関するものである。
薄膜デバイスを作製する液晶ディスプレイ、プラズマディスプレイパネル、有機エレクトロルミネッセンスディスプレイ等の平面表示装置に用いられる配線膜には、従来から耐食性、耐熱性、基板との密着性に優れる金属であるＭｏやＭｏを主成分とする合金が用いられている（例えば、特許文献１参照）。しかしながら、近年、Ｍｏは原料価格が高騰しており、より価格の安い代替の金属材料としてＣｕ等が検討されている。
特開２００２−１９０２１２号公報
Ｃｕは、Ｍｏに比べて低価格な金属材料であるが、Ｃｕを配線膜に適用する場合には、基板に対する密着性が弱いという問題がある。
本発明の目的は、上記の課題に鑑み、基板との密着性を向上することが可能な新規なＣｕ系配線膜を提供することである。
本発明者は、Ｃｕ系配線膜として、Ｃｕ２Ｏを一定量含んだＣｕからなる膜に制御することで、基板との密着性を向上させるが可能となることを見出し本発明に到達した。
すなわち、本発明は、ガラス基板上に形成されるＣｕ酸化物を有するＣｕ系配線膜であって、Ｃｕの主結晶面（１１１）面のＸ線回折ピーク強度をＣｕ（１１１）、Ｃｕ２Ｏの主結晶面（１１１）面のＸ線回折のピーク強度をＣｕ２Ｏ（１１１）とした場合に、その強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）の値が０．８〜２．５の範囲にあるＣｕ系配線膜である。
また、好ましくは、膜厚が２００〜５００ｎｍである前記Ｃｕ系配線膜である。
また、好ましくは、比抵抗が１５μΩｃｍ以下の前記Ｃｕ系配線膜である。
また、前記Ｃｕ系配線膜上にＣｕ膜が積層される構成も望ましい。
本発明によれば、配線材料として価格の安いＣｕ系配線膜として、基板との密着性を向上させることが可能となるので、平面表示装置用の配線膜として欠くことのできない技術となる。
試料１のＸ線回折パターンである。 試料５のＸ線回折パターンである。 試料６のＸ線回折パターンである。
本発明の最大の特徴は、Ｃｕ系配線膜として、Ｃｕ２Ｏを一定量含んだＣｕからなる膜に制御することで、基板に対する密着性を向上させることが可能となる点にある。
Ｃｕ系配線膜中のＣｕ２Ｏ量に関しては、同定が困難であるため、Ｘ線回折強度測定において、Ｃｕの主結晶面（１１１）面のピーク強度とＣｕ２Ｏの主結晶面（１１１）面のピーク強度の比で特定している。ピーク強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）は０．８〜２．５の範囲とすることで、密着性の向上の効果が十分現れる。好ましくは、ピーク強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）が１．０〜２．０の範囲である。
なお、ピーク強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）が０．８に満たない場合には、Ｃｕ系配線膜中のＣｕ２Ｏの含有量が多くなると考えられるため、密着性の向上効果は高いが、比抵抗が上昇し過ぎるため好ましくない。また、ピーク強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）が２．５を超える場合には、Ｃｕ系配線膜中のＣｕ２Ｏの含有量が少ないと考えられるため、密着性の向上が十分ではない。
また、本発明のＣｕ系配線膜は、膜厚が２００〜５００ｎｍであることが好ましい。それは、膜厚が２００ｎｍに満たない場合には、膜が薄いために膜表面の電子散乱の影響によって電気抵抗が上昇してしまうとともに、膜の表面形態が変化しやすく望ましくないためである。また、膜厚が５００ｎｍを超えると、電気抵抗は低く抑えられるが、膜応力によって膜が剥がれ易くなり、成膜に時間がかかり生産効率上望ましくないためである。
また、本発明のＣｕ系配線膜は、比抵抗が１５μΩｃｍ以下であることが好ましい。それは、純Ｍｏ配線膜の比抵抗が１５μΩｃｍ程度であり、Ｍｏ系配線膜の代替材料としては、同一の比抵抗程度以下を実現することが望ましいためである。
なお、本発明のＣｕ系配線膜においては、成膜時に比抵抗が高いものに関しても、成膜後に真空雰囲気中で加熱処理を行うことで、比抵抗を１５μΩｃｍ以下へ低減することが可能である。
また、平面表示装置の配線膜として使用される場合には、駆動素子である薄膜トランジスタ（ＴＦＴ）に用いられるシリコン薄膜上に接して配線膜を形成する場合がある。Ｃｕを配線膜に適用する場合には、このシリコン薄膜との相互拡散反応により駆動素子の特性が劣化するという問題があるが、本発明のピーク強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）が０．８〜２．５の範囲にあるＣｕ系配線膜とすることで相互拡散反応も抑制することも可能となる。
また、本発明のピーク強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）が０．８〜２．５の範囲にあるＣｕ系配線膜は、基板に対する密着性を向上させることが可能であるため、さらに、このＣｕ系配線膜上にＣｕ膜を積層させた配線膜を形成することも可能である。この構成を有する配線膜とすることで、基板に対する十分な密着性と積層したＣｕ膜の低抵抗の特性を併せもつことが可能となるためである。
本発明のＣｕ系配線膜を成膜するためには、スパッタリングガスとしてＡｒとＯ２の混合ガスを使用した反応性スパッタにより成膜を行うことが望ましい。また、反応性スパッタにおいてはＯ２分圧、投入電力を制御して、基板との密着性を向上させるために必要なＣｕ２ＯをＣｕ系配線膜中に含有させることが重要となる。
反応性スパッタリングにおけるＯ２分圧は、５％以下では密着性が十分でなく、３０％を超えると低抵抗が大きく増加してしまう。このため、５〜３０％程度に制御することが望ましい。また、スパッタリングにおける投入電力は、成膜速度とＣｕ系配線膜中のＣｕ２Ｏの含有量、さらにタ−ゲット表面での酸化物の生成に影響を与える。スパッタリングの際の投入電力が低いと生産性が低下するとともにＣｕタ−ゲットの表面に酸化物が生成し、パ−ティクル等の異物が発生しやすくなる。また、投入電力を上げすぎると異常放電等が起きやすくなる。よって、スパッタリングの際にパーティクルや異常放電の発生を抑制し、Ｃｕ２Ｏの含有量を適切に制御したＣｕ系配線膜を成膜するため、投入電力はターゲットの表面積あたりの換算で、２〜１０Ｗ／ｃｍ２程度に制御することが望ましい。
なお、上記の反応性スパッタリングによって成膜されたＣｕ系配線膜は、真空雰囲気中で加熱することで、比抵抗を低減することが可能となる。その際に、真空雰囲気とするのは、Ｃｕ系配線膜の酸化の進行を防止するためであり、望ましくは、１×１０４Ｐａ以下へ減圧した雰囲気である。また、加熱温度は、Ｃｕ系配線膜中の欠陥の低減とＣｕ２Ｏを安定化させるという理由から、２５０〜４００℃の範囲で加熱することが望ましい。
また、本発明のＣｕ系配線膜は、ガラス基板、Ｓｉウェハ基板、樹脂基板等の上に形成することが可能であるが、特に、一般的に平面表示装置を製造するのに使用さているガラス基板上へ形成するのに有効である。
２５×５０ｍｍのガラス基板上（コーニング１７３７）に、純度９９．９９％のＣｕターゲット（直径１６４ｍｍ×厚さ５ｍｍ）、Ｏ２ガスを含んだＡｒガスを用いた反応性スパッタリングによって、膜厚２００ｎｍのＣｕ系配線膜を成膜した。なお、反応性スパッタリングとしては、アネルバ製Ｃ−３０１０のスパッタリング装置、スパッタリング雰囲気中のガス圧０．５Ｐａ、投入電力１０００Ｗの条件で、スパッタリングガス中のＯ２分圧を０〜４０％の範囲で条件を振って、表１に示す試料１〜６のＣｕ系配線膜を作製した。
各試料は、比抵抗を測定するとともに、リガク製Ｘ線回折装置ＲＩＮＴ２５００を使用してＸ線回折強度測定を行いＣｕとＣｕ２Ｏのピーク強度比を評価した。また、密着性試験として、各試料のスパッタリング成膜したＣｕ系配線膜に２ｍｍ間隔で碁盤の目状に切れ目を入れた後、膜表面にテープを貼り、引き剥がした時に基板上に残った桝目を面積率で評価する試験を行った。以上の結果を表１に示す。
また、試料１、５および６のＸ回折強度測定をした際のＸ線回折パターンをそれぞれ図１〜３に示す。
また、各試料を１００Ｐａ以下に減圧した真空雰囲気で温度２５０℃、１時間の加熱処理を行った後に、比抵抗を測定した。その結果も表１に示す。
表１から、ピーク強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）が０．８〜２．５の範囲にある試料４および５は、密着性試験において膜剥れが生じておらず十分な密着性を有していることが分かる。
また、試料４および５は、真空雰囲気中で加熱処理を行うことで、比抵抗を１５μΩｃｍ以下へ低減することが可能であることも分かる。
２５×５０ｍｍのガラス基板上（コーニング１７３７）に、膜厚５０ｎｍのシリコン薄膜を形成した後に、純度９９．９９％のＣｕターゲット（直径１６４ｍｍ×厚さ５ｍｍ）、Ｏ２ガスを含んだＡｒガスを用いた反応性スパッタリングによって、膜厚２００ｎｍのＣｕ系配線膜を成膜した。なお、反応性スパッタリングとしては、アネルバ製Ｃ−３０１０のスパッタリング装置、スパッタリング雰囲気中のガス圧０．５Ｐａ、投入電力１０００Ｗの条件とした。また、スパッタリングガス中のＯ２分圧に関しては、試料１１を０％、試料１２を１４％の条件で成膜をした。
各試料は、比抵抗を測定するとともに、実施例１と同様に、Ｘ線回折強度測定を行いＣｕとＣｕ２Ｏのピーク強度比を評価した。また、ガラス基板側からコニカミノルタ製のＣＭ２００２分光測色計でＳｉ膜の反射率を測定した。
その後、各試料を１００Ｐａ以下に減圧した真空雰囲気で温度２５０℃、１時間の加熱処理を行った。加熱処理後の試料に関しても上記と同様に比抵抗、Ｘ線回折強度、反射率を測定した。以上の結果を表２に示す。
表２から、本発明例である試料１２では、加熱処理後に比抵抗の上昇がないことからＣｕ系配線膜へのシリコンの拡散反応が生じていないこと分かる。また、配線膜が加熱された際には、Ｃｕがシリコン中へ拡散することによってシリコンが合金化する等の理由から、半透明の薄膜が黒ずむ現象が生じ、シリコン薄膜の反射率が低下する。本発明例の試料１２では、加熱処理後に反射率の低下がないことからシリコン薄膜へのＣｕの拡散反応が生じていないことが確認できる。
また、スパッタリングガス中のＯ２分圧を１２％、投入電力を８００Ｗとする以外は実施例１と同様の条件で、表３に示す各膜厚のＣｕ系配線膜を２５×５０ｍｍのガラス基板上（コーニング１７３７）に成膜した。成膜後の各試料について、実施例１と同様に、比抵抗の測定、ＣｕとＣｕ２Ｏのピーク強度比の評価、密着性試験を行った。その結果を表３に示す。
表３から、膜厚１００〜５００ｎｍのＣｕ系配線膜でも、ピーク強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）が０．８〜２．５の範囲であれば十分な密着性を有することが分かる。また、膜厚１００ｎｍの試料２１では、比抵抗が若干高い値となっている。
２５×５０ｍｍのガラス基板上（コーニング１７３７）に、純度９９．９９％のＣｕターゲット（直径１６４ｍｍ×厚さ５ｍｍ）、Ｏ２ガスを含んだＡｒガスを用いた反応性スパッタリングによって、膜厚５０ｎｍのＣｕ系配線膜を成膜した。なお、反応性スパッタリングとしては、アネルバ製Ｃ−３０１０のスパッタリング装置、スパッタリング雰囲気中のガス圧０．５Ｐａ、投入電力８００Ｗの条件とし、スパッタリングガス中のＯ２分圧に関しては１２％の条件で成膜をした。このＣｕ系配線膜をリガク製Ｘ線回折装置ＲＩＮＴ２５００を使用してＸ線回折強度測定を行いＣｕとＣｕ２Ｏのピーク強度比を評価したところ、ピーク強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）＝１．１５であった。
続いて、上記のＣｕ系配線膜の上に、純度９９．９９％のＣｕターゲット（直径１６４ｍｍ×厚さ５ｍｍ）、アネルバ製Ｃ−３０１０のスパッタリング装置を用いて、スパッタリング雰囲気中のガス圧０．５Ｐａ、投入電力１２００Ｗの条件とし、スパッタリングガスをＡｒのみとして、膜厚３００ｎｍのＣｕ膜を積層形成した。
上記で作製した積層のＣｕ系配線膜に関して、比抵抗を測定するとともに、密着性試験として積層のＣｕ系配線膜に２ｍｍ間隔で碁盤の目状に切れ目を入れた後、膜表面にテープを貼り、引き剥がした時に基板上に残った桝目を面積率で評価する試験を行った。その結果、比抵抗は２．３μΩｃｍ、密着性は１００％であった。
以上から、積層のＣｕ系配線膜とすることで、密着性と低抵抗特性を両立した配線膜が得られることが分かる。

Claims (5)

  1. シリコン薄膜直上に形成される、Ｃｕ酸化物を含有する平面表示装置用Ｃｕ系配線膜であって、Ｃｕの主結晶面（１１１）面のＸ線回折ピーク強度をＣｕ（１１１）、Ｃｕ２Ｏの主結晶面（１１１）面のＸ線回折のピーク強度をＣｕ２Ｏ（１１１）とした時に、ピーク強度比Ｃｕ（１１１）／Ｃｕ２Ｏ（１１１）の値が０．８〜２．５の範囲にあることを特徴とする平面表示装置用Ｃｕ系配線膜。
  2. 前記シリコン薄膜がＳｉウェハ基板のシリコン薄膜である請求項１に記載の平面表示装置用Ｃｕ系配線膜。
  3. 膜厚が２００〜５００ｎｍであることを特徴とする請求項１または請求項２に記載の平面表示装置用Ｃｕ系配線膜。
  4. 比抵抗が１５μΩｃｍ以下であることを特徴とする請求項１から請求項３までのいずれか１項に記載の平面表示装置用Ｃｕ系配線膜。
  5. 請求項１に記載の平面表示装置用Ｃｕ系配線膜上にＣｕ膜が積層されることを特徴とする平面表示装置用Ｃｕ系配線膜。
JP2013185185A 2007-07-31 2013-09-06 Ｃｕ系配線膜 Active JP5656135B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013185185A JP5656135B2 (ja) 2007-07-31 2013-09-06 Ｃｕ系配線膜

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007198939 2007-07-31
JP2007198939 2007-07-31
JP2008001374 2008-01-08
JP2008001374 2008-01-08
JP2013185185A JP5656135B2 (ja) 2007-07-31 2013-09-06 Ｃｕ系配線膜

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009525427A Division JP5360595B2 (ja) 2007-07-31 2008-07-30 Ｃｕ系配線膜

Publications (2)

Publication Number Publication Date
JP2014059559A true JP2014059559A (ja) 2014-04-03
JP5656135B2 JP5656135B2 (ja) 2015-01-21

Family

ID=40304376

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009525427A Active JP5360595B2 (ja) 2007-07-31 2008-07-30 Ｃｕ系配線膜
JP2013185185A Active JP5656135B2 (ja) 2007-07-31 2013-09-06 Ｃｕ系配線膜

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009525427A Active JP5360595B2 (ja) 2007-07-31 2008-07-30 Ｃｕ系配線膜

Country Status (4)

Country Link
JP (2) JP5360595B2 (ja)
KR (1) KR101088744B1 (ja)
CN (1) CN101689502B (ja)
WO (1) WO2009017146A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2312633A1 (en) * 2009-10-15 2011-04-20 Applied Materials, Inc. Method and installation for producing a semiconductor device, and semiconductor device
CN102870072B (zh) * 2010-07-14 2015-03-25 阿尔卑斯电气株式会社 输入装置及其制造方法
KR101795480B1 (ko) * 2015-04-06 2017-11-10 코닝정밀소재 주식회사 집적회로 패키지용 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034214A (ja) * 1989-05-31 1991-01-10 Sharp Corp 液晶表示装置
JP2001144092A (ja) * 1999-11-15 2001-05-25 Toshiba Corp 半導体装置の製造方法
WO2007018052A1 (ja) * 2005-08-09 2007-02-15 Advanced Interconnect Materials, Llc 平面電子表示装置及びその製造方法
WO2007060984A1 (ja) * 2005-11-28 2007-05-31 A.L.M.T. Corp. レジンボンド超砥粒ホイールおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834374A (en) * 1994-09-30 1998-11-10 International Business Machines Corporation Method for controlling tensile and compressive stresses and mechanical problems in thin films on substrates
JPH11204521A (ja) * 1998-01-09 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
KR100379566B1 (ko) * 2000-08-30 2003-04-10 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
JP2002305198A (ja) * 2001-04-06 2002-10-18 Toshiba Corp 電子デバイスの製造方法
JP2007005628A (ja) * 2005-06-24 2007-01-11 Sharp Corp 配線構造およびその製造方法
TWI499466B (zh) * 2007-03-22 2015-09-11 Hitachi Chemical Co Ltd 金屬微粒子與其製造方法以及金屬微粒子分散液與其製造方法
US10231344B2 (en) * 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034214A (ja) * 1989-05-31 1991-01-10 Sharp Corp 液晶表示装置
JP2001144092A (ja) * 1999-11-15 2001-05-25 Toshiba Corp 半導体装置の製造方法
WO2007018052A1 (ja) * 2005-08-09 2007-02-15 Advanced Interconnect Materials, Llc 平面電子表示装置及びその製造方法
WO2007060984A1 (ja) * 2005-11-28 2007-05-31 A.L.M.T. Corp. レジンボンド超砥粒ホイールおよびその製造方法

Also Published As

Publication number Publication date
KR20100009640A (ko) 2010-01-28
JP5656135B2 (ja) 2015-01-21
CN101689502B (zh) 2011-09-28
WO2009017146A1 (ja) 2009-02-05
JPWO2009017146A1 (ja) 2010-10-21
KR101088744B1 (ko) 2011-12-01
CN101689502A (zh) 2010-03-31
JP5360595B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
JP6016083B2 (ja) 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP5958822B2 (ja) Ｍｏ合金スパッタリングターゲット材の製造方法およびＭｏ合金スパッタリングターゲット材
JP6284004B2 (ja) Ｍｏ合金スパッタリングターゲット材の製造方法およびＭｏ合金スパッタリングターゲット材
TWI583801B (zh) A sputtering target for forming a wiring film for an electronic component and a coating layer material
JP6823799B2 (ja) 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP5656135B2 (ja) Ｃｕ系配線膜
JP6292471B2 (ja) 電子部品用金属薄膜および金属薄膜形成用Ｍｏ合金スパッタリングターゲット材
JP6380837B2 (ja) 被覆層形成用スパッタリングターゲット材およびその製造方法
KR101553472B1 (ko) 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재
WO2010082638A1 (ja) Ｃｕ合金膜および表示デバイス
KR101597018B1 (ko) 금속 박막 및 금속 박막 형성용 Mo 합금 스퍼터링 타깃재
JP6037208B2 (ja) 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP5420964B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP5207120B2 (ja) 熱欠陥発生がなくかつ密着力に優れた液晶表示装置用配線および電極
JP5888501B2 (ja) 薄膜配線形成方法
JP2005091543A (ja) 薄膜配線層
JP4840173B2 (ja) 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用積層配線および積層電極並びにそれらの形成方法
KR101421881B1 (ko) 전자 부품용 적층 배선막
JP2008190016A (ja) 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線または電極の形成方法
JP2010165955A (ja) Ｃｕ合金膜および表示デバイス

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141113

R150 Certificate of patent or registration of utility model

Ref document number: 5656135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350