KR101795480B1 - 집적회로 패키지용 기판 - Google Patents

집적회로 패키지용 기판 Download PDF

Info

Publication number
KR101795480B1
KR101795480B1 KR1020150048473A KR20150048473A KR101795480B1 KR 101795480 B1 KR101795480 B1 KR 101795480B1 KR 1020150048473 A KR1020150048473 A KR 1020150048473A KR 20150048473 A KR20150048473 A KR 20150048473A KR 101795480 B1 KR101795480 B1 KR 101795480B1
Authority
KR
South Korea
Prior art keywords
metal
substrate
thin plate
core portion
glass
Prior art date
Application number
KR1020150048473A
Other languages
English (en)
Other versions
KR20160119590A (ko
Inventor
박현항
김보경
김현빈
이성훈
Original Assignee
코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝정밀소재 주식회사 filed Critical 코닝정밀소재 주식회사
Priority to KR1020150048473A priority Critical patent/KR101795480B1/ko
Priority to JP2017551215A priority patent/JP6729601B2/ja
Priority to PCT/KR2016/003560 priority patent/WO2016163728A1/ko
Priority to TW105110804A priority patent/TWI622140B/zh
Priority to CN201680020505.1A priority patent/CN107438898B/zh
Priority to US15/562,863 priority patent/US10026683B2/en
Publication of KR20160119590A publication Critical patent/KR20160119590A/ko
Application granted granted Critical
Publication of KR101795480B1 publication Critical patent/KR101795480B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 집적회로 패키지용 기판에 관한 것으로서 더욱 상세하게는 집적회로 패키지용 기판의 상부와 하부를 전기적으로 연결시키는 금속라인과 집적회로 패키지용 기판의 내부에 형성되어 있는 유리의 접합력 향상을 통해, 우수한 전도도 및 신뢰성을 나타내는 집적회로 패키지용 기판에 관한 것이다.
이를 위해, 본 발명은, 유리로 이루어진 코어부; 상기 코어부의 상부에 형성되고 Cu로 이루어진 제1 금속 박판; 상기 코어부의 하부에 형성되고 Cu로 이루어진 제2 금속 박판; 상기 제1 금속 박판, 상기 코어부 및 상기 제2 금속 박판을 관통하는 형태로 형성되어, 상기 제1 금속 박판과 상기 제2 금속 박판을 전기적으로 연결시키며 Cu로 이루어진 금속라인; 및 상기 금속라인의 외주면에 형성되는 중간층을 포함하되, 상기 중간층은, Cu2O, 전이금속이 도핑된 Cu2O 및 Cu와 전이금속을 포함하는 금속산화물 중 어느 하나로 이루어진 것을 특징으로 하는 집적회로 패키지용 기판을 제공한다.

Description

집적회로 패키지용 기판{SUBSTRATE FOR IC PACKAGE}
본 발명은 집적회로 패키지용 기판에 관한 것으로서 더욱 상세하게는 집적회로 패키지용 기판의 상부와 하부를 전기적으로 연결시키는 금속라인과 집적회로 패키지용 기판의 내부에 형성되어 있는 유리의 접합력 향상을 통해, 우수한 전도도 및 신뢰성을 나타내는 집적회로 패키지용 기판에 관한 것이다.
집적회로 패키지용 기판은 반도체 칩을 인쇄회로기판(PCB)과 전기적으로 연결시키는 중간기판으로, 반도체 칩과 인쇄회로기판 간에 전기신호를 전달하는 인터페이스(interface)이다. 종래에는 이러한 집적회로 패키지용 기판으로 CCL(copper clad lamination)이 사용되었다. 하지만, CCL로 이루어진 집적회로 패키지용 기판은 코어 부분이 예컨대, 유리 섬유가 함침되어 있는 폴리머 복합체인 PPG(prepreg)로 이루어져 있어, 고온 변형 및 체적 탄성률(bulk modulus) 등에 문제가 있었다.
이러한 문제를 해결하기 위해, CCL의 코어 부분을 기존의 PPG에서 플렉서블 유리로, 예컨대, 코닝사의 윌로우 글라스(willow glass)로 대체시킨 WCCL(willow copper clad lamination)이 도입되었다.
한편, 집적회로 패키지용 기판 전체에 전류가 흐르도록 하기 위해서는 이의 상부와 하부를 관통하는 구멍을 뚫고, 이 구멍 내부를 Cu로 채우는 공정이 필수적이다. 하지만, 구멍 내 무전해 도금(electroless plating) 방식으로 Cu 증착 시, 증착되는 Cu와 코어 부분에 형성되어 있는 유리 간의 접합력이 좋지 않기 때문에, 이로 인해, 집적회로 패키지용 기판의 전도성이 저하되고, 단락 등이 나타나는 문제가 발생되었다.
이를 해결하기 위해, Cu 증착 방식 변경이 고려되었으나, Cu가 증착되는 구멍은 집적회로 패키지용 기판의 상부와 하부를 관통하는 길고 좁은 기둥 모양, 즉, 종횡비(aspect ratio)가 큰 모양이기 때문에 스퍼터링(sputtering)과 같은 물리적 증착(physical deposition) 방식 및 고열을 가할 경우 집적회로 패키지용 기판의 변형 문제가 크기 때문에 화학기상증착(CVD) 방식 모두 불가능한 문제가 있었다.
따라서, 무전해 Cu 도금 시에도 Cu와 유리 간의 접합력을 강화시킬 수 있는 방법이나 기술이 절실히 요구되고 있다.
대한민국 등록특허공보 제10-0648968호(2006.11.16)
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 집적회로 패키지용 기판의 상부와 하부를 전기적으로 연결시키는 금속라인과 집적회로 패키지용 기판의 내부에 형성되어 있는 유리의 접합력 향상을 통해, 우수한 전도도 및 신뢰성을 나타내는 집적회로 패키지용 기판을 제공하는 것이다.
이를 위해, 본 발명은, 유리로 이루어진 코어부; 상기 코어부의 상부에 형성되고 Cu로 이루어진 제1 금속 박판; 상기 코어부의 하부에 형성되고 Cu로 이루어진 제2 금속 박판; 상기 제1 금속 박판, 상기 코어부 및 상기 제2 금속 박판을 관통하는 형태로 형성되어, 상기 제1 금속 박판과 상기 제2 금속 박판을 전기적으로 연결시키며 Cu로 이루어진 금속라인; 및 상기 금속라인의 외주면에 형성되는 중간층을 포함하되, 상기 중간층은, Cu2O, 전이금속이 도핑된 Cu2O 및 Cu와 전이금속을 포함하는 금속산화물 중 어느 하나로 이루어진 것을 특징으로 하는 집적회로 패키지용 기판을 제공한다.
여기서, 상기 전이금속은 상기 Cu2O에 x 원자% 포함되어 있을 수 있는데, 상기 x의 범위는 5<x<10이다.
또한, 상기 전이금속은 Ti, Cr, Hf, Nb 및 Ta를 포함하는 후보군 중 선택된 어느 하나 또는 둘 이상일 수 있다.
그리고 상기 금속산화물은 삼원계 또는 사원계 금속산화물로 이루어질 수 있다.
이때, 상기 금속산화물은 페로브스카이트로 이루어질 수 있다.
또한, 상기 금속산화물은 델라포사이트로 이루어질 수 있다.
아울러, 상기 집적회로 패키지용 기판은 반도체 칩과 인쇄회로기판 사이에 개재되어 상기 반도체 칩과 상기 인쇄회로기판을 전기적으로 연결시킬 수 있다.
이때, 상기 제1 금속 박판은 상기 반도체 칩과 전기적으로 연결되고, 상기 제2 금속 박판은 상기 인쇄회로기판과 전기적으로 연결될 수 있다.
또한, 상기 제1 금속 박판과 상기 코어부 및 상기 코어부와 상기 제2 금속 박판 사이에 각각 형성되는 폴리머층을 더 포함할 수 있다.
이때, 상기 폴리머층은 PPG(prepreg)로 이루어질 수 있다.
본 발명에 따르면, 집적회로 패키지용 기판의 상부와 하부를 전기적으로 연결시키는 금속라인과 집적회로 패키지용 기판의 내부에 형성되어 있는 유리 사이에 Cu2O, 전이금속이 도핑된 Cu2O, 삼원계 금속산화물 및 사원계 금속산화물 중 어느 하나로 이루어진 중간층을 구비함으로써, 금속라인과 유리의 접합력을 향상시킬 수 있고, 이를 통해, 우수한 전도도 및 신뢰성을 확보할 수 있다.
또한, 본 발명에 따르면, 금속라인과 유리의 접합력 향상을 통해, 집적회로 패키지용 기판의 수율을 향상시킬 수 있고, 이를 통해, 제조 비용 또한 절감할 수 있다.
도 1은 본 발명의 실시 예에 따른 집적회로 패키지용 기판을 개략적으로 나타낸 단면도.
도 2는 본 발명의 실시 예에 따른 구리 금속라인과 Cu2O로 이루어진 중간층이 이루는 계면의 화학결합을 보여주는 모형도.
도 3은 본 발명의 실시 예에 따른 Cu2O로 이루어진 중간층과 유리가 이루는 계면의 화학결합을 보여주는 모형도.
도 4는 Cu와 유리가 이루는 계면의 결합 구조(왼쪽) 및 Cu2O와 유리가 이루는 계면의 결합 구조(오른쪽)를 보여주는 모형도.
도 5는 본 발명의 실시 예에 따른 Ta가 도핑된 Cu2O로 이루어진 중간층과 유리가 이루는 계면의 화학결합을 보여주는 모형도.
도 6은 Zr가 도핑된 Cu2O와 유리가 이루는 계면의 결합 구조(왼쪽), Hf가 도핑된 Cu2O와 유리가 이루는 계면의 결합 구조(중간) 및 Ta가 도핑된 Cu2O와 유리가 이루는 계면의 결합 구조(오른쪽)를 보여주는 모형도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 집적회로 패키지용 기판에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 1에 도시한 바와 같이, 본 발명의 실시 예에 따른 집적회로 패키지(integrated circuit package)용 기판(100)은 반도체 칩과 인쇄회로기판(PCB) 사이에 개재되어, 이들을 전기적으로 연결시키는 중간 매개체 혹은 중간 기판이다. 이러한 본 발명의 실시 예에 따른 집적회로 패키지용 기판(100)은 코어부(110), 제1 금속 박판(121), 제2 금속 박판(122), 금속라인(130) 및 중간층(140)을 포함하여 형성된다.
코어부(110)는 집적회로 패키지용 기판(100) 내부의 중심 영역으로 정의된다. 이러한 코어부(110)는 유리, 보다 상세하게는 플렉서블 유리 혹은 박판 유리로 이루어질 수 있다. 예를 들어, 코어부(110)는 코닝사의 윌로우 글라스(willow glass)로 이루어질 수 있다. 이와 같이, 코어부(110)가 유리로 이루어지면, 종래 집적회로 패키지용 기판의 코어 부분이 PPG로 형성된 경우, 발생되었던 고온 변형 문제와 체적 탄성률을 개선할 수 있다.
제1 금속 박판(121)은 Cu 박판으로, 코어부(110) 상부에 형성된다. 또한, 제2 금속 박판(122)은 제1 금속 박판(121)과 동일한 Cu 박판으로, 코어부(110)의 하부에 형성된다. 이러한 제1 금속 박판(121)은 이의 상면에 위치되는 반도체 칩(미도시)과 전기적으로 연결되고, 제2 금속 박판(122)은 이의 하면에 위치되는 인쇄회로기판(PCB)(미도시)과 전기적으로 연결된다.
이와 같은 제1 금속 박판(121) 및 제2 금속 박판(122)은 무전해 구리 도금을 통해 코어부(110)의 상부와 하부에 각각 형성될 수 있다. 여기서, 도시한 바와 같이, 유리는 코어부(110)를 이루고, 이의 가장자리에는 폴리머층(150)이 형성된다. 즉, 제1 금속 박판(121)과 코어부(110) 및 코어부(110)와 제2 금속 박판(122) 사이에는 각각 폴리머층(150)이 형성된다. 이에 따라, 제1 금속 박판(121) 및 제2 금속 박판(122)은 무전해 구리 도금을 통해 폴리머층(150)의 표면에 각각 형성된다. 이러한 폴리머층(150)은 PPG(prepreg)로 이루어질 수 있다. 종래에는 이러한 폴리머층(150)이 집적회로 패키지용 기판의 내부 전체, 즉, 코어 부분과 가장자리 부분 모두에 형성된 반면, 본 발명의 실시 예에 따른 집적회로 패키지용 기판(100)의 경우에는 코어 부분에 형성되어 있던 PPG 대신 유리가 그 자리를 차지하여, 유리로 이루어진 코어부(110)를 가장자리 부분의 폴리머층(150)이 감싸는 구조를 이룬다.
금속라인(130)은 집적회로 패키지용 기판(100) 전체에 전류가 흐르도록 하기 위해 형성된다. 즉, 집적회로 패키지용 기판(100)의 상면을 이루는 제1 금속 박판(121)과 집적회로 패키지용 기판(100)의 하면을 이루는 제2 금속 박판(122) 간의 전기적 연결을 위해, 금속라인(130)은 도시한 바와 같이, 제1 금속 박판(121), 코어부(110) 및 제2 금속 박판(122)을 관통하는 형태 혹은 수직 방향으로 삽입된 형태로 형성된다.
본 발명의 실시 예에 따른 금속라인(130)은 Cu로 이루어진다. 예를 들어, Cu로 이루어진 금속라인(130)은 집적회로 패키지용 기판(100)에 대한 홀 드릴링을 통해 형성된 구멍에 무전해 Cu 도금 방식으로 형성된다. 이러한 금속라인(130)을 통해, 반도체 칩(미도시), 집적회로 패키지용 기판(100) 및 인쇄회로기판(미도시)이 서로 전기적으로 연결된다.
한편, 본 발명의 실시 예에서는 이러한 금속라인(130)과 코어부(110)가 이루는 계면 사이에 이들의 접합력을 증가시키기 위한 중간층(140)이 형성되는데, 이에 대해서는 하기에서 보다 상세히 설명하기로 한다.
중간층(interlayer)(140)은 금속라인(130)의 외주면에 형성된다. 즉, 중간층(140)은 금속라인(130)과 코어부(110)가 이루는 계면 사이 및 금속라인(130)과 제1 금속 박판(121), 금속라인(130)과 제2 금속 박판(122)이 이루는 계면 사이에 형성된다.
본 발명의 실시 예에 따른 중간층(140)은 재료적인 특성으로 인해 상호 간의 접합력이 좋지 않은, 유리로 이루어진 코어부(110)와 Cu로 이루어진 금속라인(130) 간의 접합력을 향상시키기 위한 매개체로 작용한다. 본 발명의 실시 예에서, 이러한 중간층(140)은 Cu2O로 이루어진다. 중간층(140)을 이루는 Cu2O는 Cu 도금 과정 중 일부 자연적으로 생성되며, 차후 Cu를 증착하는데 있어, 활성 사이트(activation site)로 작용하여 Cu 증착 속도를 높이는 것으로 알려져 있다. 도 2는 코어부(110)와 금속라인(130)이 이루는 계면 사이에 Cu2O로 이루어진 중간층(140)이 형성된 경우, 금속라인(130)을 이루는 Cu와 중간층(140)을 이루는 Cu2O의 계면에서 이들이 화학결합(chemical bonding)을 이루는 모습을 보여준다. 또한, 도 3은 코어부(110)와 금속라인(130)이 이루는 계면 사이에 Cu2O로 이루어진 중간층(140)이 형성된 경우, 코어부(110)를 이루는 유리와 중간층(140)을 이루는 Cu2O의 계면에서 이들이 화학결합(chemical bonding)을 이루는 모습을 보여준다. 여기서, Cu와 유리 간의 접합력에 영향을 미치는 주요 인자는 두 물질 표면 간의 화학결합의 강도이며, 이 측면에서 Cu2O와 같은 금속산화물이 Cu보다 유리와 더 강한 결합을 이룰 것으로 예상된다. 왜냐하면, 유리 또한 이온 시스템(ionic system)으로 볼 수 있으며, 따라서, 금속 내 Cu보다는 산화물 내 Cu가 유리 내 산소와 Cu-O 결합을 더 잘 이루기 때문이다. 이에 더해, Cu2O 내 산소와 유리 내 금속 이온들 간의 추가적인 화학결합을 기대할 수도 있다. 도 4는 Cu와 유리가 이루는 계면의 결합 구조(왼쪽) 및 Cu2O와 유리가 이루는 계면의 결합 구조(오른쪽)를 보여주는 모형도로, 시뮬레이션 검증 결과, Cu와 유리가 이루는 계면의 흡착 에너지는 1.179J/㎡로 측정되었고, Cu2O와 유리가 이루는 계면의 흡착 에너지는 3.115J/㎡로 측정되었다. 즉, Cu2O와 유리의 접합력은 Cu와 유리의 접합력보다 약 2.7배 큰 것으로 확인되었다.
이와 같이, Cu2O로 이루어진 중간층(140)이 일측에 접하는 Cu로 이루어진 금속라인(130)과 화학결합을 이루고, 타측에 접하는 유리로 이루어진 코어부(110)와도 화학결합을 이루게 됨으로써, 결과적으로, 금속라인(130)과 코어부(110)는 중간층(140)을 매개로,우수한 접합력을 나타내게 된다.
또한, 본 발명의 실시 예에서, 중간층(140)은 전이금속이 도핑된 Cu2O로 이루어진다. Cu와 달리, 특정 전이금속의 경우, 유리와 우수한 접합력을 보인다. 이는, 이들 전이금속이 유리 내 산소와 공유결합(covalent bonding)을 활발히 이룰 수 있는 전자구조를 가지고 있기 때문이다. 여기서, 상기 특정 전이금속은 Ti, Cr, Hf, Nb 및 Ta를 포함하는 후보군 중 선택된 어느 하나 또는 둘 이상일 수 있다. 본 발명의 실시 예에서, 이러한 전이금속은 Cu2O에 x 원자% (5<x<10) 도핑될 수 있다. 상기의 범위로 전이금속이 Cu2O에 도핑되면, 전체적인 화학결합의 강도가 더 강해질 수 있다. 도 5는 코어부(110)와 금속라인(130)이 이루는 계면 사이에 Ta가 도핑된 Cu2O로 이루어진 중간층(140)이 형성된 경우, 코어부(110)를 이루는 유리와 중간층(140)을 이루는 Ta-doped Cu2O의 계면에서 이들이 화학결합을 이루는 모습을 보여준다. 이와 같이, 중간층(140)이 특정 전이금속이 도핑된 Cu2O로 이루어진 경우, 중간층(140)이 Cu2O로 이루어진 경우와 마찬가지로, 중간층(140)이 일측의 금속라인(130) 및 타측의 코어부(110)와 각각 화학결합을 이루게 됨으로써, 금속라인(130)과 코어부(110)는 우수한 접합력을 나타내게 된다.
도 6은 도핑되는 전이금속의 종류에 따른 유리와의 접합력을 검증하기 위한 것으로, Zr가 도핑된 Cu2O와 유리가 이루는 계면의 결합 구조(왼쪽), Hf가 도핑된 Cu2O와 유리가 이루는 계면의 결합 구조(중간) Ta가 도핑된 Cu2O와 유리가 이루는 계면의 결합 구조(오른쪽)를 보여주는 모형도이다. 시뮬레이션 검증 결과, Zr의 경우, 유리와 이루는 계면의 흡착 에너지는 4.975J/㎡로 측정되었다. 이는 전이금속이 도핑되지 않은 Cu2O와 유리가 이루는 계면의 흡착 에너지 3.115J/㎡보다 향상되었고, Cu와 유리가 이루는 계면의 흡착 에너지보다 약 4.2배 향상된 결과를 나타내지만, 도핑 함량 4.2 원자%일 때 흡착 에너지 향상의 한계를 보였다. 반면, Hf와 Ta의 경우, 유리와 이루는 계면의 흡착 에너지는 각각 5.056 J/㎡, 5.234 J/㎡로 측정되었다.즉, Hf와 Ta의 경우, 도핑 함량 5.6 원자%에서, Cu와 유리가 이루는 계면의 흡착 에너지보다 각각 4.3배 및 4.4배 향상된 흡착 에너지를 갖는 것으로 나타났으며, 도핑 함량이 높아질수록 흡착 에너지 값의 증가, 즉, 접합력이 증가하는 경향을 보였다. 따라서, 5 원자%<x<10 원자% 범위에서 Hf 및 Ta를 도핑할 경우, 4.3배, 4.4배 이상의 접합력 향상 효과를 기대할 수 있다. 즉, 전이금속 중에서도 Hf나 Ta가 도핑된 Cu2O로 이루어진 중간층(140)을 구비하는 경우, Cu로 이루어진 금속라인(130)과 유리로 이루어진 코어부(110) 간의 접합력은 Zr이 도핑된 Cu2O로 이루어진 중간층을 구비할 때보다 우수한 접합력을 나타내는 것으로 검증되었다.
그리고 본 발명의 실시 예에서, 중간층(140)은 및 Cu와 전이금속을 포함하는 금속산화물로 이루어진다. 이때, 중간층(140)은 삼원계 또는 사원계 금속산화물로 이루어질 수 있다. 중간층(140)이 삼원계 금속산화물로 이루어지는 경우, 중간층(140)은 델라포사이트(delafossite)로 이루어질 수 있다. 예를 들어, 중간층(140)은 CuCrO2로 이루어질 수 있다. 또한, 중간층(140)이 사원계 금속산화물로 이루어지는 경우, 중간층(140)은 페로브스카이트(perovskite)로 이루어질 수 있다. 예를 들어, 중간층(140)은 Cu3CaTi4O12로 이루어질 수 있다. 이러한 중간층(140)은 Cu2O로 이루어진 중간층(140)과 전이금속이 도핑된 Cu2O로 이루어진 중간층(140)의 혼합된 형태이므로, 일측의 금속라인(130) 및 타측의 코어부(110)와 각각 강력한 화학결합을 이루게 되고, 이로써, 금속라인(130)과 코어부(110)는 우수한 접합력을 나타내게 된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 집적회로 패키지용 기판(100)은 Cu로 이루어진 금속라인(130)과 유리로 이루어진 코어부(110) 사이에 이들 각각과 화학결합을 이루는 Cu2O, 전이금속이 도핑된 Cu2O 및 Cu와 전이금속을 포함하는 삼원계 또는 사원계 금속산화물 중 어느 하나로 이루어진 중간층(140)을 구비한다. 이를 통해, 집적회로 패키지용 기판(100)은 금속라인(130)과 코어부(110)의 접합력을 향상시켜, 우수한 전도도 및 신뢰성을 확보할 수 있으며, 나아가, 수율 향상 및 제조 비용 또한 절감할 수 있다.
한편, 본 발명의 실시 예에서는 금속라인(130)과 제1 금속 박판(121), 금속라인(130)과 제2 금속 박판(122)이 이루는 계면 사이에도 중간층(140)이 형성된다. 이 부분에 형성되는 중간층(140)은 금속라인(130)과 코어부(110)가 이루는 계면 사이에 중간층(140)이 형성됨에 따라, 금속라인(130)과 제1 금속 박판(121), 금속라인(130)과 제2 금속 박판(122)이 이루는 계면 사이에 형성되는 갭(gap)을 충진하는 역할을 하게 된다. 이때, 도 2에 도시한 바와 같이, 중간층(140)은 Cu와 화학결합을 이루게 되므로, 이 부분에 형성되는 중간층(140)의 양측은 모두 Cu와 화학결합을 이루게 되어, 금속라인(130)과 제1 및 제2 금속 박판(121, 122) 또한 안정적인 접합력을 나타내게 된다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 집적회로 패키지용 기판
110: 코어부 121: 제1 금속 박판
122: 제2 금속 박판 130: 금속라인
140: 중간층 150: 폴리머층

Claims (10)

  1. 유리로 이루어진 코어부;
    상기 코어부의 상부에 형성되고 Cu로 이루어진 제1 금속 박판;
    상기 코어부의 하부에 형성되고 Cu로 이루어진 제2 금속 박판;
    상기 제1 금속 박판, 상기 코어부 및 상기 제2 금속 박판을 관통하는 형태로 형성되어, 상기 제1 금속 박판과 상기 제2 금속 박판을 전기적으로 연결시키며 Cu로 이루어진 금속라인; 및
    상기 금속라인의 외주면에 형성되는 중간층;
    을 포함하되,
    상기 중간층은,
    Cu2O, 전이금속이 도핑된 Cu2O 및 Cu와 전이금속을 포함하는 금속산화물 중 어느 하나로 이루어진 것을 특징으로 하는 집적회로 패키지용 기판.
  2. 제1항에 있어서,
    상기 전이금속은 상기 Cu2O에 x 원자% 포함되어 있는 것을 특징으로 하는 집적회로 패키지용 기판.
    여기서, 상기 x의 범위는 5<x<10임.
  3. 제1항에 있어서,
    상기 전이금속은 Ti, Cr, Hf, Nb 및 Ta를 포함하는 후보군 중 선택된 어느 하나 또는 둘 이상인 것을 특징으로 하는 집적회로 패키지용 기판.
  4. 제1항에 있어서,
    상기 금속산화물은 삼원계 또는 사원계 금속산화물로 이루어진 것을 특징으로 하는 집적회로 패키지용 기판.
  5. 제4항에 있어서,
    상기 금속산화물은 페로브스카이트로 이루어진 것을 특징으로 하는 집적회로 패키지용 기판.
  6. 제4항에 있어서,
    상기 금속산화물은 델라포사이트로 이루어진 것을 특징으로 하는 집적회로 패키지용 기판.
  7. 제1항에 있어서,
    반도체 칩과 인쇄회로기판 사이에 개재되어 상기 반도체 칩과 상기 인쇄회로기판을 전기적으로 연결시키는 것을 특징으로 하는 집적회로 패키지용 기판.
  8. 제7항에 있어서,
    상기 제1 금속 박판은 상기 반도체 칩과 전기적으로 연결되고, 상기 제2 금속 박판은 상기 인쇄회로기판과 전기적으로 연결되는 것을 특징으로 하는 집적회로 패키지용 기판.
  9. 제1항에 있어서,
    상기 제1 금속 박판과 상기 코어부 및 상기 코어부와 상기 제2 금속 박판 사이에 각각 형성되는 폴리머층을 더 포함하는 것을 특징으로 하는 집적회로 패키지용 기판.
  10. 제9항에 있어서,
    상기 폴리머층은 PPG(prepreg)로 이루어진 것을 특징으로 하는 집적회로 패키지용 기판.
KR1020150048473A 2015-04-06 2015-04-06 집적회로 패키지용 기판 KR101795480B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150048473A KR101795480B1 (ko) 2015-04-06 2015-04-06 집적회로 패키지용 기판
JP2017551215A JP6729601B2 (ja) 2015-04-06 2016-04-06 集積回路パッケージ用基板
PCT/KR2016/003560 WO2016163728A1 (ko) 2015-04-06 2016-04-06 집적회로 패키지용 기판
TW105110804A TWI622140B (zh) 2015-04-06 2016-04-06 用於積體電路封裝之基板
CN201680020505.1A CN107438898B (zh) 2015-04-06 2016-04-06 集成电路封装基底
US15/562,863 US10026683B2 (en) 2015-04-06 2016-04-06 Integrated circuit package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150048473A KR101795480B1 (ko) 2015-04-06 2015-04-06 집적회로 패키지용 기판

Publications (2)

Publication Number Publication Date
KR20160119590A KR20160119590A (ko) 2016-10-14
KR101795480B1 true KR101795480B1 (ko) 2017-11-10

Family

ID=57072804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150048473A KR101795480B1 (ko) 2015-04-06 2015-04-06 집적회로 패키지용 기판

Country Status (6)

Country Link
US (1) US10026683B2 (ko)
JP (1) JP6729601B2 (ko)
KR (1) KR101795480B1 (ko)
CN (1) CN107438898B (ko)
TW (1) TWI622140B (ko)
WO (1) WO2016163728A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219423B1 (ko) 2011-07-05 2013-01-11 대덕전자 주식회사 동판 코어와 절연층 간의 밀착력 개선방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721632B2 (ja) * 1992-02-25 1998-03-04 松下電工株式会社 回路板の銅回路の処理方法
JPH0653632A (ja) * 1992-07-30 1994-02-25 Taiyo Yuden Co Ltd 配線基板
JPH088498A (ja) * 1994-06-21 1996-01-12 Canon Inc 配線構造、その製造方法および該配線構造を用いた画像形成装置
JP2000244123A (ja) * 1999-02-19 2000-09-08 Hitachi Ltd 多層セラミック回路基板
CN1199536C (zh) * 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
JP4651319B2 (ja) * 2004-07-07 2011-03-16 旭化成イーマテリアルズ株式会社 配線回路板の製造方法
JP4572759B2 (ja) * 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
KR100648968B1 (ko) 2005-09-14 2006-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5360595B2 (ja) * 2007-07-31 2013-12-04 日立金属株式会社 Ｃｕ系配線膜
KR101296654B1 (ko) * 2007-12-26 2013-08-14 엘지디스플레이 주식회사 구리 배선, 이를 이용한 평판 표시 장치, 및 그 구리배선의 형성 방법
KR100975927B1 (ko) * 2008-08-11 2010-08-13 삼성전기주식회사 패키지 기판 제조방법
CN102947931A (zh) * 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔（tpv）结构及其加工方法
US8411459B2 (en) * 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
KR101697573B1 (ko) * 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
KR101767381B1 (ko) * 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
FR2974233B1 (fr) * 2011-04-14 2014-01-10 Commissariat Energie Atomique Procédé de fabrication pour la microélectronique
TWI436466B (zh) * 2011-04-27 2014-05-01 Ind Tech Res Inst 直通矽晶穿孔結構及其製程
JP5994167B2 (ja) * 2011-11-15 2016-09-21 ローム株式会社 半導体装置およびその製造方法、電子部品
CN103184440B (zh) * 2011-12-27 2015-12-02 比亚迪股份有限公司 一种表面选择性金属化的制品及其制备方法
US8928114B2 (en) * 2012-01-17 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Through-assembly via modules and methods for forming the same
KR20130089450A (ko) * 2012-02-02 2013-08-12 삼성테크윈 주식회사 패키지용 다층기판의 제조방법
JP5827166B2 (ja) * 2012-04-09 2015-12-02 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6122606B2 (ja) * 2012-10-16 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6248390B2 (ja) * 2012-12-18 2017-12-20 日立化成株式会社 積層体、積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
JP2014127701A (ja) * 2012-12-27 2014-07-07 Ibiden Co Ltd 配線板及びその製造方法
TWI517328B (zh) * 2013-03-07 2016-01-11 矽品精密工業股份有限公司 半導體裝置
KR101501902B1 (ko) * 2013-07-16 2015-03-13 주식회사 심텍 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
CN103762181B (zh) * 2014-01-02 2018-12-18 上海申和热磁电子有限公司 氮化铝覆铜陶瓷基板的制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219423B1 (ko) 2011-07-05 2013-01-11 대덕전자 주식회사 동판 코어와 절연층 간의 밀착력 개선방법

Also Published As

Publication number Publication date
CN107438898A (zh) 2017-12-05
JP6729601B2 (ja) 2020-07-22
WO2016163728A1 (ko) 2016-10-13
US20180114746A1 (en) 2018-04-26
CN107438898B (zh) 2020-08-07
US10026683B2 (en) 2018-07-17
JP2018512736A (ja) 2018-05-17
TW201705396A (zh) 2017-02-01
KR20160119590A (ko) 2016-10-14
TWI622140B (zh) 2018-04-21

Similar Documents

Publication Publication Date Title
US10790209B2 (en) Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device
CN101325121B (zh) 电子元件及其制备方法
KR20190093612A (ko) 코어 기판, 다층 배선 기판, 반도체 패키지, 반도체 모듈, 구리 피복 기판, 및 코어 기판의 제조 방법
US11756846B2 (en) Glass core, multilayer circuit board, and method of manufacturing glass core
JP2021048387A (ja) 積層型電子部品
CN103079336B (zh) 印刷线路板
JP2018107256A (ja) ガラス配線板、半導体パッケージ基板、半導体装置、及び半導体装置の製造方法
JP4654133B2 (ja) 配線基板
KR20150061970A (ko) 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
CN102157677B (zh) 带绝缘性能的刚柔结合压电夹层
CN102680583A (zh) 一种带绝缘性能的刚柔结合压电夹层
KR101795480B1 (ko) 집적회로 패키지용 기판
US20070045811A1 (en) Laminated product in structure including glass-cloth contained resin layer and method for manufacturing the same
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
US9674944B2 (en) Printed circuit board and manufacturing method thereof
KR20220033829A (ko) 인쇄회로기판 및 이의 제조 방법
JP2017011103A (ja) コモンモードノイズフィルタ
KR20210091499A (ko) 인쇄회로기판 및 이의 제조 방법
CN204810683U (zh) 一种柔性分叉多层线路板
CN104254194A (zh) 布线基板
JP2012074687A (ja) 配線基板の製造方法及びその実装構造体の製造方法
CN104012186A (zh) 用于存储卡的印刷电路板及其制造方法
JP2017175044A (ja) 配線基板、配線基板の製造方法及び電子装置
KR20210155977A (ko) 동박부착수지 및 이를 포함하는 인쇄회로기판
KR20200139416A (ko) 회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant