KR20210091499A - 인쇄회로기판 및 이의 제조 방법 - Google Patents
인쇄회로기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20210091499A KR20210091499A KR1020200004718A KR20200004718A KR20210091499A KR 20210091499 A KR20210091499 A KR 20210091499A KR 1020200004718 A KR1020200004718 A KR 1020200004718A KR 20200004718 A KR20200004718 A KR 20200004718A KR 20210091499 A KR20210091499 A KR 20210091499A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- via hole
- resin layer
- disposed
- printed circuit
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000011347 resin Substances 0.000 claims abstract description 122
- 229920005989 resin Polymers 0.000 claims abstract description 122
- 238000000034 method Methods 0.000 claims description 86
- 239000003365 glass fiber Substances 0.000 claims description 67
- 230000003746 surface roughness Effects 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000010410 layer Substances 0.000 description 400
- 239000000463 material Substances 0.000 description 53
- 230000008569 process Effects 0.000 description 44
- 150000001875 compounds Chemical class 0.000 description 25
- 230000005540 biological transmission Effects 0.000 description 21
- 239000004020 conductor Substances 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 239000007769 metal material Substances 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 9
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 8
- 239000000654 additive Substances 0.000 description 8
- 230000000996 additive effect Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000003754 machining Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 210000003491 skin Anatomy 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 6
- 239000010954 inorganic particle Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000004417 polycarbonate Substances 0.000 description 5
- 229920000515 polycarbonate Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000004713 Cyclic olefin copolymer Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000005361 soda-lime glass Substances 0.000 description 3
- 239000007921 spray Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000005354 aluminosilicate glass Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000012993 chemical processing Methods 0.000 description 2
- 230000009918 complex formation Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 210000002615 epidermis Anatomy 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002576 ketones Chemical class 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920013636 polyphenyl ether polymer Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000005341 toughened glass Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-M acrylate group Chemical group C(C=C)(=O)[O-] NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- IQPQWNKOIGAROB-UHFFFAOYSA-N isocyanate group Chemical group [N-]=C=O IQPQWNKOIGAROB-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 125000005647 linker group Chemical group 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
실시 예에 따른 인쇄회로기판은 절연층; 및 상기 절연층에 형성된 비아 홀 내에 배치된 비아부를 포함하고, 상기 비아부는, 상기 절연층의 하면에 배치된 제1 패드; 상기 절연층의 상면에 배치된 제2 패드; 상기 절연층의 상기 비아 홀의 내벽에 배치되는 레진층; 및 상기 비아 홀 내에 배치되어 상기 제1 패드 및 상기 패드와 연결되는 연결부를 포함하고, 상기 연결부의 측면은 상기 레진층의 제1 측면과 직접 접촉한다.
Description
실시 예는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
일반적으로 PCB(Printed Circuit Board)라 불리우는 인쇄 회로기판은 배선이 집적되어 다양한 소자들이 실장되거나 소자간의 전기적 연결이 가능하도록 구성되는 부품이다.
기술의 발전에 따라 다양한 형태와 다양한 기능을 갖게 되는 인쇄 회로기판이 제조되고 있고, 이러한 종류의 인쇄 회로기판 중에는 소형의 제품에 적용되는 집적회로로 구성되는 소자를 메인 인쇄 회로기판에 실장시키기 위하여 집적회로로 구성되는 소자와 메인 인쇄 회로기판 간의 매개 역할을 하는 인쇄 회로기판도 개발되고 있다.
따라서, 적용되는 제품들의 다기능화와 슬림화 등의 경향에 따라 인쇄 회로기판도 그에 상응하는 기능의 적용이 가능하게 하는 한편 그 크기에 있어서도 슬림화되고 있는데, 이와 같이 고집적화와 슬림화의 경향에 따라서 인쇄 회로기판의 인쇄패턴과 인쇄 회로기판의 각 층간의 회로패턴을 연결시키기 위한 비아(via : 층간 회로패턴의 연결로), 그리고 소자가 연결되는 연결단자 등의 미세 패턴화는 중요한 문제로 대두 되고 있다.
한편, 최근 고속 집적 시스템에서 회로의 성능 및 데이터 전송 속도는 주로 인쇄히로기판의 배선(전송로)의 상태에 제한적이다. 종래의 컴퓨터, 휴대폰 통신 단말기와 그 밖의 전자기기에 대해서 데이터의 처리 속도 및 통신 속도 향상을 위한 기술적 개발이 필수적인 요구 사항을 충족시킬 필요성은 없었다.
최근, 상기 사항에 대한 대용량 데이터의 처리 속도 및 통신 속도의 고속화가 요구되면서, 인쇄회로기판의 배선의 처리 기술이 요구되고 있고 이에 대한 활발한 연구 개발이 진행되고 있다. 이중 하나로, 고주파의 전송 손실을 최대한 낮출 수 있는 기술로서, 배선의 표면 거칠기를 제어하는 기술을 포함할 수 있다.
보통 배선의 재료는 구리 또는 이를 포함하는 합금을 사용할 수 있으며, 제조 공정 단계에서 배선의 표면 거칠기의 높은 저항률은 신호의 주파수가 높을 수록 특성이 좋지 않게 나타나며, 이때의 신호 손실은 주파수의 비례 관계에 있다.
최근 개발되고 있는 비아를 형성시키는 기술은 적층된 회로패턴을 갖는 기판의 일 측면에 관통 홀을 형성시킨 후에 도금 등의 방식을 통해 층간 회로패턴이 전기적으로 연결될 수 있도록 하고 있다.
이때, 상기 관통 홀은 물리적 방식이나 화학적 방식을 이용하여 형성되는데, 이때의 관통 홀의 내벽의 거칠기는 높은 값을 가지고 있으며, 이에 따라 상기 관통 홀 내에 형성되는 비아의 거칠기가 증가함에 따라 신호 손실이 발생하는 문제가 있다.
실시 예에서는 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 인쇄회로기판에 포함된 비아의 거칠기를 0에 가까운 값으로 형성할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 인쇄회로기판은 절연층; 및 상기 절연층에 형성된 비아 홀 내에 배치된 비아부를 포함하고, 상기 비아부는, 상기 절연층의 하면에 배치된 제1 패드; 상기 절연층의 상면에 배치된 제2 패드; 상기 절연층의 상기 비아 홀의 내벽에 배치되는 레진층; 및 상기 비아 홀 내에 배치되어 상기 제1 패드 및 상기 패드와 연결되는 연결부를 포함하고, 상기 연결부의 측면은 상기 레진층의 제1 측면과 직접 접촉한다.
또한, 상기 절연층은 내부에 유리 섬유를 포함하고, 상기 레진층 내에는, 상기 비아 홀을 통해 노출된 유리 섬유의 적어도 일부가 배치된다.
또한, 상기 비아 홀의 내벽과 접촉하는 상기 레진층의 제2 측면은 곡면을 포함한다.
또한, 상기 비아부는, 상기 레진층과 상기 연결부 사이에 배치되는 금속층을 포함한다.
또한, 상기 제1 패드의 상면은, 상기 절연층과 접촉하는 제1 부분과, 상기 레진층과 접촉하는 제2 부분과, 상기 금속층과 접촉하는 제3 부분과, 상기 연결부와 접촉하는 제4 부분을 포함한다.
또한, 상기 연결부의 측면과 접촉하는 상기 레진층의 제1 측면은 일정 경사각을 가지는 평면을 포함한다.
또한, 상기 연결부의 측면의 표면 거칠기는 상기 레진층의 제1 측면이 가지는 표면 거칠기에 대응한다.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 절연층을 준비하고, 상기 절연층의 비아 홀을 형성하고, 상기 형성된 비아 홀의 내벽에 상기 비아 홀의 일부를 채우는 레진층을 형성하고, 상기 레진층 상에 상기 비아 홀의 나머지 일부를 채우는 연결부를 포함하는 비아부를 형성하는 것을 포함하고, 상기 연결부의 측면은 상기 레진층의 제1 측면과 직접 접촉한다.
또한, 상기 절연층은 내부에 유리 섬유를 포함하고, 상기 레진층을 형성하는 것은, 상기 비아 홀을 통해 노출된 유리 섬유를 매립하는 레진층을 형성하는 것을 포함한다.
또한, 상기 절연층은 내부에 유리 섬유를 포함하고, 상기 레진층을 형성하기 전에, 상기 비아 홀을 통해 노출되는 유리 섬유를 제거하는 것을 포함한다.
또한, 상기 비아 홀의 내벽과 접촉하는 상기 레진층의 제2 측면은 곡면을 포함한다.
또한, 상기 레진층이 형성되면, 상기 연결부의 시드층인 금속층을 형성하는 것을 포함한다.
또한, 상기 연결부의 측면과 접촉하는 상기 레진층의 제1 측면은 일정 경사각을 가지는 평면을 포함한다.
본 실시 예에 의하면, 절연층에 비아 홀을 형성하고, 상기 형성된 비아 홀 내에 금속 물질을 충진하여 비아부를 형성한다. 이때, 상기 절연층에는 유리섬유가 포함되어 있으며, 이에 따라 상기 비아 홀을 형성하는 과정에서 상기 유리 섬유가 상기 비아 홀을 통해 노출될 수 있다. 그리고, 상기 유리 섬유가 노출된 상태에서 비아부의 연결부를 바로 형성하는 경우, 상기 유리 섬유에 의한 상기 연결부의 표면 거칠기가 증가하고, 이에 따른 신호 손실이 발생하게 된다. 따라서, 실시 예에서는 상기 비아 홀을 형성한 후에, 상기 비아 홀의 내벽에 레진층을 형성하고, 상기 형성된 레진층 상에 상기 연결부를 형성한다. 이에 따라 상기 연결부는 상기 레진층이 가지는 표면 거칠기에 대응하는 값을 가지게 되며, 이는 실질적으로 0에 가까운 값일 수 있다. 이에 따라, 실시 예에서는 절연층의 비아 홀의 내벽을 통한유리 섬유의 노출을 제거하여 연결부의 표면 거칠기를 작게할 수 있고, 이에 따라 상기 연결부를 통해 발생되는 신호 손실을 최소화하여 신뢰성을 향상시킬 수 있다.
다시 말해서, 비교 예에서의 배선의 구조에서 도체의 표피면의 거칠기는 고주파수 영역대의 전송 손실을 발생시킨다. 이때, 응용 제품에서 사용되는 주파수 영역대가 높을수록 전송 신호는 배선의 표면으로 전송되는 특징을 가지며, 이때 표면의 거칠기가 심할 경우, 배선 내에서의 전송 손실이 발생된다. 이에 따라, 실시 예에서는 배선의 표피면의 거칠기를 최소화하여 고주파수 영역대의 전송 손실을 최소화할 수 있고, 이에 따라 고주파 영역 대의 응용 제품에서 적용 가능한 인쇄회로기판을 제공할 수 있다.
도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2는 도 1의 비아홀을 통해 노출되는 유리 섬유를 나타낸 도면이다.
도 3은 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 4는 실시예에 따른 절연층이 포함하는 제 2 물질의 구조를 도시한 도면이다.
도 5는 절연층을 구성하는 상기 제1 물질과 상기 제 2 물질의 배열을 설명하기 위한 도면이다.
도 6은 제1 실시 예에 따른 비아부의 구조를 나타낸 도면이다.
도 7은 제2 실시 예에 따른 비아부의 구조를 나타낸 도면이다.
도 8 내지 도 15는 도 3에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.
도 2는 도 1의 비아홀을 통해 노출되는 유리 섬유를 나타낸 도면이다.
도 3은 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 4는 실시예에 따른 절연층이 포함하는 제 2 물질의 구조를 도시한 도면이다.
도 5는 절연층을 구성하는 상기 제1 물질과 상기 제 2 물질의 배열을 설명하기 위한 도면이다.
도 6은 제1 실시 예에 따른 비아부의 구조를 나타낸 도면이다.
도 7은 제2 실시 예에 따른 비아부의 구조를 나타낸 도면이다.
도 8 내지 도 15는 도 3에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함 할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다.
또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명하면 다음과 같다.
도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 2는 도 1의 비아홀을 통해 노출되는 유리 섬유를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 비교 예에 따른 인쇄회로기판은 절연층(10), 절연층(10)의 표면에 배치되는 회로 패턴(20) 및 상기 절연층(10)을 관통하며 배치되는 비아부(30)를 포함한다.
절연층(10)은 복수의 층 구조를 가진다. 예를 들어, 절연층(10)은 제1 절연층(11), 상기 제1 절연층(11) 위에 배치된 제2 절연층(12) 및 상기 제2 절연층(12) 위에 배치된 제3 절연층(13)을 포함한다.
회로 패턴(20)은 절연층(10)의 표면에 배치된다. 예를 들어, 회로 패턴(20)은 제1 절연층(11)의 상면에 배치된 제1 회로 패턴(21), 상기 제1 절연층(12)의 상면에 배치된 제2 회로 패턴(22) 및 상기 제3 절연층(13)의 상면에 배치된 제3 회로 패턴(23)을 포함한다.
비아부(30)는 절연층(10) 내에 배치된다.
비아부(30)는 절연층(10)의 일면에 배치되는 제1 패드(31), 상기 절연층(10)의 타면에 배치되는 제2 패드(32) 및 상기 절연층(10) 내에 배치되고 상기 제1 패드(31)와 제2 패드(32)를 연결하는 연결부(33)를 포함한다.
상기와 같은 비아부(30)는 레이저 등과 같은 가공을 통해 절연층(10)에 비아 홀(33a)을 형성하고, 전해 도금과 같은 방식으로 상기 비아 홀 내를 금속 물질로 채워 연결부(33)를 형성하는 것에 의해 구현된다.
이때, 상기 비아부(30)는 고주파수 영역 대에서 신호 손실을 최소화하기 위해, 표면 거칠기가 0에 가까운 값을 가져야 한다.
즉, 회로 패턴(20)이나 비아부(30)와 같은 배선(전송로)의 전송 손실은 배선의 도체 손실과 유전체의 손실이 대표적이다.
이때, 배선의 도체 손실은 고주파 신호일 수록 도체 표면으로 전기적 신호가 흐르는 특성을 가지며, 이에 따라 도체의 표면 상태를 제어하는 기술이 매우 중요하다. 비교 예에서의 비아부는 절연층 내에 비아 홀을 형성하고, 상기 형성된 비아 홀에 금속 물질을 충진하는 것에 의해 형성된다. 그러나, 도 2의 (a)에서와 같이, 상기 비아 홀(33a)의 표면은 형성 공정에서 절연층 내부에 포함된 유리 섬유(GF, Glass Fiber)가 노출됨에 따라 표면 거칠기가 매우 큰 값을 가지게 된다. 그리고, 도 2의 (b)에서와 같이 상기 비아 홀(33a) 내에 형성된 연결부(33)의 표면도 상기 노출된 유리 섬유에 의해 매우 큰 값의 표면 거칠기를 가질 수 있다. 여기에서, 연결부(33)의 표면 거칠기가 클 경우, 도체의 표면으로 신호가 전달되기 때문에 신호의 이동에 대한 저항이 클 수 밖에 없다.
이때, 배선의 전송 손실(dB)은 아래의 식 1과 같다.
[식1]
여기에서, p는 전송손실이고, P1은 입력전력이며, P2는 출력전력을 의미한다.
그리고, 전송 손실은 배선 내부에서 손실되어 잃어 버리는 값이므로, 도체의 표피 두께가 중요한 요인으로 작용한다. 여기에서, 주파수에 대한 표피 두께의 관계를 보면 아래의 식2와 같다.
[식2]
여기에서, d는 표피의 두께이고, f는 주파수이며, u는 도체의 투자율이고, σ는 도체의 전도도를 의미한다.
고주파수대의 전송 신호는 위의 식 1 및 식 2에서도체의 표피 두께가 매우 얇은 영역에서 신호가 전송되기 때문에 표피의 거칠기가 거칠수록 표면 저항으로 인해 신호의 진송 손실이 바생하게 된다.
그리고, 비교 예에서의 비아부를 구성하는 연결부는 상기 비아홀을 통해 노출되는 유리 섬유에 의해 매우 큰 값의 표면 거칠기를 가지고 있으며, 이로 인해 신호 전송 손실이 커지는 문제를 가지고 있다.
이하에서는, 비아부의 연결부에서 발생하는 신호 전송 손실을 최소화하여 인쇄회로기판의 신뢰성을 향상시킬 수 있도록 한다.
도 3은 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 3을 참조하면, 인쇄회로기판은 절연층(110), 회로 패턴(120) 및 비아부(130)를 포함한다.
상기 인쇄회로기판은 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 인쇄회로기판은 전기부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
절연층(110)은 단일 회로 패턴이 형성되는 인쇄회로기판의 지지 기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 어느 하나의 회로 패턴이 형성되어 있는 절연 영역을 의미할 수 있다.
절연층(110)은 복수의 적층 구조를 가질 수 있다.
예를 들어, 절연층(110)은 제1 절연층(111)을 포함할 수 있다. 또한, 절연층(110)은 제1 절연층(111) 위에 배치되는 제2 절연층(112)을 포함할 수 있다. 또한, 절연층(110)은 제2 절연층(112) 위에 배치되는 제3 절연층(113)을 포함할 수 있다. 또한, 절연층(110)은 제1 절연층(111) 아래에 배치되는 제4 절연층(114)을 포함할 수 있다. 또한, 절연층(110)은 제4 절연층(114) 아래에 배치되는 제5 절연층(115)을 포함할 수 있다.
제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는, 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)의 표면에는 각각 회로 패턴(120)이 배치될 수 있다. 예를 들어, 회로 패턴(120)은 제1 절연층(111)의 상면 및 하면에 배치될 수 있다. 예를 들어, 회로 패턴(120)은 제2 절연층(112)의 상면에 배치될 수 있다. 예를 들어, 회로 패턴(120)은 제3 절연층(113)의 상면에 배치될 수 있다. 예를 들어, 회로 패턴(120)은 제4 절연층(114)의 하면에 배치될 수 있다. 예를 들어, 회로 패턴(120)은 제5 절연층(115)의 하면에 배치될 수 있다.
한편, 상기와 같은 회로 패턴(120)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 회로 패턴(120)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 회로 패턴(120)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 회로 패턴(120)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 회로 패턴(120)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
한편, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)에는 비아부(130)가 배치된다. 상기 비아부(130)는 서로 다른 층에 배치된 회로 패턴(120)을 서로 전기적으로 연결할 수 있다.
이에 따라, 상기 비아부(130)의 구성의 일부는 상기 회로 패턴(120)을 포함할 수 있다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.
상기 비아부(130)는 상기 복수의 절연층 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.
상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 복수의 절연층 중 적어도 하나의 절연층을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아부(130)를 형성할 수 있다. 상기 비아부(130)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
상기 비아부(130)는 제1 패드(131), 제2 패드(132), 레진층(133), 및 연결부(134)를 포함할 수 있다.
이때, 이하에서는 설명의 편의를 위해 복수의 절연층 중 제2 절연층(112) 내에 배치된 비아부에 대해 설명하기로 한다.
상기 제1 패드(131) 및 제2 패드(132)는 상기 회로 패턴(120)의 일부일 수 있다. 예를 들어, 제1 패드(131)는 서로 다른 층에 배치된 회로 패턴 중 어느 하나의 회로 패턴이고, 제2 패드(132)는 서로 다른 층에 배치된 회로 패턴 중 상기 제1 패드(131)가 아닌 다른 하나의 회로 패턴일 수 있다. 다시 말해서, 회로 패턴(120)은 절연층 상에 배치되며 신호를 전달하는 배선 라인인 트레이스와, 비아부와 직접 연결되는 비아 패드를 포함할 수 있다.
예를 들어, 비아부(130)는 제2 절연층(112)에 형성될 수 있다.
이때, 제1 패드(131)는 상기 제2 절연층(112)의 하부에 배치된 회로 패턴, 바람직하게 제1 절연층(111)의 상면 상에 배치된 회로 패턴일 수 있다. 그리고, 제2 패드(132)는 제2 절연층(112)의 상부에 배치된 회로 패턴, 바람직하게 상기 제2 절연층(112)의 상면에 배치된 회로 패턴일 수 있다.
여기에서, 제1 패드(131) 및 제2 패드(132)가 단일 층으로 구성되는 것으로 도시하였으나, 이는 상기 제1 패드(131) 및 제2 패드(132)의 제조 방식에 따라 달라질 수 있다. 예를 들어, 상기 제1 패드(131) 및 제2 패드(132)가 전해도금 방식으로 제조되는 경우, 상기 제1 패드(131) 및 제2 패드(132)는 2층 구조를 가질 수 있다. 바람직하게, 상기 제1 패드(131) 및 제2 패드(132)는 시드층을 포함하는 2층 구조를 가질 수 있다.
연결부(134)는 서로 다른 층에 배치된 회로 패턴(120)을 전기적으로 연결할 수 있다. 바람직하게, 연결부(134)는 서로 다른 층에 배치된 제1 패드(131) 및 제2 패드(132)를 연결할 수 있다.
이때, 실시 예에서는 상기 연결부(134)가 비아 홀의 내벽의 표면 거칠기에 따라, 상기 연결부(134)와 제2 절연층(112) 사이에 레진층(133)이 배치될 수 있다.
즉, 상기 연결부(134)의 외측면의 표면 거칠기는 상기 연결부(134)와 접하는 구성의 표면 거칠기에 대응할 수 있다.
이때, 상기 연결부(134)가 비아 홀 내에 바로 형성되는 경우, 상기 연결부(134)의 표면 거칠기는 상기 비아 홀의 내벽의 표면 거칠기에 대응하는 값을 가질 수 있다.
여기에서, 상기 비아 홀은 제2 절연층(112)에 형성될 수 있다. 이때, 제2 절연층(112) 내에는 상기 제2 절연층(112)의 강도 확보를 위해 유리 섬유(112a)가 포함될 수 있다.
그리고, 상기 제2 절연층(112)에 비아 홀을 형성하는 경우, 상기 유리 섬유(112a)의 일부는 상기 비아 홀을 통해 노출될 수 있다. 그리고, 즉, 상기 비아 홀의 내벽의 표면 거칠기는 상기 비아 홀을 통해 노출된 상기 유리 섬유(112a)에 영향을 받으며, 이에 따라 0보다 큰 값을 가지게 된다. 예를 들어, 상기 비아 홀의 내벽은 기준 값보다 큰 표면 거칠기를 가질 수 있다.
이에 따라, 상기 비아 홀 내에 바로 상기 비아부(130)를 구성하는 연결부(134)를 형성하는 경우, 상기 연결부(134)의 표면 거칠기는 상기 비아 홀의 내벽의 표면 거칠기에 대응하는 값을 가지게 되며, 이에 따라 상기 기준 값보다 큰 값을 가질 수 있다.
따라서, 실시 예에서는 상기 비아 홀의 내벽의 표면 거칠기를 실질적으로 0에 대응하는 값으로 유지시키기 위해, 상기 연결부(134)와 상기 비아 홀의 내벽 사이에 레진층(133)을 추가로 배치하고, 상기 레진층(133)에 의해 상기 비아 홀의 내벽의 표면 거칠기가 0에 가까운 값을 가지도록 한다.
즉, 비교 예에서의 비아부를 구성하는 연결부의 표면 거칠기는 비아 홀의 내벽의 표면 거칠기에 대응하는 값을 가졌다. 비교 예에서의 연결부의 표면 거칠기는 상기 비아 홀을 통해 노출된 유리 섬유에 영향을 받았으며, 이에 따라 기준 값보다 큰 값의 표면 거칠기를 가짐에 따라 신호 전송 손실이 발생하였다.
이에 반하여, 실시 예에서의 비아부(130)를 구성하는 연결부(134)의 표면 거칠기는 비아 홀의 내벽의 표면 거칠기가 아닌 상기 비아 홀의 내벽에 코팅된 레진층(133)의 표면 거칠기에 대응하는 값을 가질 수 있다. 이에 따라 실시 예에서의 연결부(134)의 표면 거칠기는 상기 유리 섬유(112a)에 의한 영향을 받지 않으며, 이에 따라 0에 가까운 값의 표면 거칠기를 가져 신호 전송 손실을 최소화할 수 있다.
이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.
한편, 실시 예에서의 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 저유전율을 가질 수 있다.
또한, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 50 ppm/℃이하의 열팽창 계수를 가질 수 있다. 자세하게, 상기 절연층(101, 102, 103, 104, 105)은 15 ppm/℃내지 50 ppm/℃의 열팽창 계수를 가질 수 있다.
이에 따라, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 낮은 열팽창 계수를 가질 수 있어, 온도 변화에 따른 절연층의 크랙을 최소화할 수 있다.
이를 위해, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 2개의 물질로 형성될 수 있다. 자세하게, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 2개의 화합물이 혼재된 물질을 포함할 수 있다. 자세하게, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 제 1 화합물과 제 2 화합물을 포함할 수 있다.
상기 제 1 물질과 상기 제 2 물질은 일정한 비율 범위로 포함될 수 있다. 자세하게, 상기 제 1 물질과 상기 제 2 물질은 4:6 내지 6:4의 비율로 포함될 수 있다.
또한, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 추가적으로 무기 입자를 더 포함할 수 있다. 자세하게, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 이산화규소(SiO2) 등의 무기 입자를 더 포함할 수 있다. 상기 무기 입자는 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나의 전체에 대해 약 55 중량% 내지 70 중량% 만큼 포함될 수 있다.
상기 무기 입자의 비율이 상기 범위를 벗어나는 경우, 상기 무기 입자에 의해 열팽창 계수 또는 유전율의 크기가 증가되어 절연층의 특성이 저하될 수 있다.
또한, 상기 제 1 물질과 상기 제 2 물질은 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나 내에서 서로 화학적으로 비결합될 수 있다. 그러나, 실시예는 이에 제한되지 않고, 상기 제 1 화합물을 포함하는 제 1 물질과 상기 제 2 화합물을 포함하는 제 2 물질은 직접 또는 별도의 연결기에 의해 화학적으로 결합될 수도 있다.
상기 제1 물질은 절연특성을 가지는 물질을 포함할 수 있다. 또한, 상기 제 1 물질은 높은 충격 강도를 가져 향상된 기계적 특성을 가질 수 있다. 자세하게, 상기 제 1 물질은 수지물질을 포함할 수 있다. 예를 들어, 상기 제 1 물질은 하기의 화학식 1로 표현되는 폴리페닐에테르(Polyphenyl Ether, PPE)를 포함하는 제 1 화합물을 포함할 수 있다.
[화학식 1]
상기 제 1 물질은 상기 제 1 화합물을 복수로 포함할 수 있으며, 제 1 화합물들은 서로 화학적으로 결합되어 형성될 수 있다. 자세하게, 하기 화학식 2와 같이 상기 제 1 화합물은 공유결합 즉, 파이파이 결합(ππ에 의해 서로 선형적으로 연결될 수 있다.
[화학식 2]
즉, 상기 제 1 화합물들은 상기 제 1 물질이 분자량이 약 300 내지 500의 분자량을 가지도록 서로 화학적으로 결합되어 형성될 수 있다.
또한, 상기 제 2 물질은 제 2 화합물을 포함할 수 있다. 자세하게, 상기 제 2 물질은 복수의 제 2 화합물들이 서로 화학적으로 결합되어 형성될 수 있다.
상기 제 2 화합물은 낮은 유전율 및 열팽창계수를 가지는 물질을 포함할 수 있다. 또한, 상기 제 2 화합물은 향상된 기계적 강도를 가지는 물질을 포함할 수 있다.
상기 제 2 화합물은 트리사이클로데케인(tricyclodecane) 및 상기 트리사이클로데케인과 연결되는 말단기를 포함할 수 있다. 상기 트리사이클로데케인과 연결되는 말단기는 상기 제 2 화합물들이 서로 탄소 이중결합(C=C 본딩)으로 연결될 수 있는 다양한 물질을 포함할 수 있다. 자세하게, 상기 트리사이클로데케인과 연결되는 말단기는 아크릴레이트기, 에폭사이드기, 카르복실기, 하이드록실기, 이소시아네이트기를 포함할 수 있다.
상기 제 2 화합물들은 상기 트리사이클로데케인에 연결된 말단기들끼리 서로 연결될 수 있다, 자세하게, 상기 제 2 화합물들은 상기 말단기들끼리 탄소 이중결합(C=C 본딩)으로 크로스 링킹(cross-linked)되어 네트워크 구조를 형성할 수 있다.
도 4는 실시예에 따른 절연층이 포함하는 제 2 물질의 구조를 도시한 도면이다.
자세하게, 도 4를 참조하면, 상기 제 2 화합물들은 크로스 링킹(cross-linked)되어 네트워크 구조를 형성하여 연결될 수 있다. 즉, 상기 제 2 화합물들은 복수의 네트워크 구조를 가지는 결합의 집합체일 수 있다.
이에 따라, 상기 제 2 화합물들에 의해 형성되는 상기 제 2 물질은 물질 특성에 따른 낮은 유전율 및 열팽창 계수를 가지면서, 네트워크 구조에 의해 향상된 기계적 강도를 가질 수 있다.
도 5는 절연층을 구성하는 상기 제1 물질과 상기 제 2 물질의 배열을 설명하기 위한 도면이다.
상기 제 1 물질과 상기 제 2 물질은 상기 절연층 내에서 하나의 단일상으로 형성될 수 있다. 도 5를 참조하면, 상기 제 1 화합물의 공유결합에 의해 연결되는 상기 제 1 물질은, 서로 크로스 링킹되어 네트워크 구조를 형성하는 제 2 화합물에 의해 형성되는 제 2 물질의 내부에 배치될 수 있다.
자세하게, 상기 제 1 화합물은 상기 제 2 화합물이 화학적으로 결합되어 형성되는 상기 제 2 물질의 네크워크 구조의 내부에 배치되어 상기 제 1 물질과 상기 제 2 물질이 분리되는 것을 방지할 수 있다.
즉, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 상기 제 1 물질과 상기 제 2 물질은 절연층 내에서 상분리되어 배치되지 않고, 하나의 단일상 구조로 형성될 수 있다. 이에 따라, 상기 제 1 물질과 상기 제 2 물질의 물질 특성에 의해 낮은 유전율 및 낮은 열팽창 계수를 가지면서, 하나의 단일상으로 형성될 수 있으므로, 높은 기계적 강도를 가질 수 있다.
이하에서는 실시 예에 따른 비아부(130)의 구조에 대해 더욱 구체적으로 설명하기로 한다.
도 6은 제1 실시 예에 따른 비아부(130)의 구조를 나타낸 도면이고, 도 7은 제2 실시 예에 따른 비아부(130a)의 구조를 나타낸 도면이다.
이때, 도 6 내지 도 7에서의 비아부(130)의 구조에 대한 실시 예는 상기 비아부(130) 내에 배치되는 레진층(133)의 구조에 의해 구분될 수 있다.
도 6 내지 도 7을 참조하여, 실시 예에서의 비아부(130)에 대해 구체적으로 설명하기로 한다.
도 6을 참조하면, 인쇄회로기판은 절연층(111, 112)을 포함한다.
그리고, 절연층(111, 112) 중 어느 하나에는 비아부(130)가 배치될 수 있다. 이하에서는 비아부(130)가 배치되는 제2 절연층(112)을 절연층이라고 하여 설명하기로 한다.
비아부(130)는 절연층(112)을 관통하며 배치된다.
이를 위해, 비아부(130)는 절연층(112)의 일면에 배치되는 제1 패드(131) 및 절연층(112)의 타면에 배치되는 제2 패드(132)를 포함한다. 이때, 도면 상에는 제1 패드(131)가 절연층(112)의 하부 영역에 매립되는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 절연층(112)의 위치에 따라, 제1 패드(131)는 상기 절연층(112)의 하면 아래에 배치될 수도 있을 것이다.
제2 패드(132)는 절연층(112)의 상면에 배치될 수 있다. 그리고, 연결부(134)는 절연층(112) 내에 배치될 수 있다.
이때, 실시 예에서의 절연층(112) 내에는 유리 섬유(112a)가 포함될 수 있다.
이에 따라, 상기 절연층(112)에 형성된 비아 홀의 내벽과 상기 비아부(130)를 구성하는 연결부(134) 사이에는 레진층(133)이 배치될 수 있다. 상기 레진층(133)은 상기 비아 홀을 통해 노출된 상기 유리 섬유(122a)를 매립하며 형성될 수 있다.
즉, 실시 예에서는 상기 비아 홀을 형성하는 과정에서, 상기 비아 홀을 통해 노출된 유리 섬유(122a)를 매립하는 레진층(133)을 포함할 수 있다. 상기 레진층(133)은 상기 절연층(112)과 동일한 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 다만, 상기 레진층(133)은 저유전 소재의 레진이 사용될 수 있다. 또한, 상기 레진층(133)은 스프레이 방식으로 상기 비아 홀의 내벽에 코팅될 수 있으나, 이에 한정되지 않으며 다양한 방식으로 상기 레진층(133)이 상기 비아 홀을 통해 노출된 유리 섬유(122a)를 매립하는 구조를 가지도록 형성될 수 있을 것이다.
따라서, 제1 실시 예에서의 상기 레진층(133) 내에는 상기 절연층(112)의 비아 홀을 통해 돌출된 유리 섬유(122a)의 일부(112b)가 매립되는 구조를 가질 수 있다.
다시 말해서, 절연층(112) 내에는 유리 섬유(122a)가 포함된다. 이때, 상기 유리 섬유(122a)는 상기 절연층(112) 내에 배치되는 제1 부분과, 상기 레진층(133) 내에 배치되는 제2 부분(112b)을 포함한다. 그리고, 상기 연결부(134)는 상기 레진층(133) 상에 배치됨에 따라, 상기 레진층(133)의 외측면이 가지는 표면 거칠기에 대응하는 값을 가지게 된다.
한편, 상기 비아부(130)는 상기 연결부(134)와 상기 레진층(133) 사이에 배치되는 금속층(135)을 포함할 수 있다.
상기 금속층(135)은 전해 도금 방식으로 상기 연결부(134) 및 제2 패드(32)를 형성하기 위한 도금 시드층일 수 있다.
즉, 비교 예에서는 도금 시드층이 포함되는 경우, 상기 도금 시드층은 상기 절연층의 비아 홀의 내벽에 배치되어, 상기 비아 홀의 내벽의 표면 거칠기에 대응하는 표면 거칠기를 가졌다.
이에 반하여, 실시 예에서는 상기 비아 홀의 내벽에 레진층(133)을 형성하고, 상기 형성된 레진층(133) 상에 금속층(135)을 형성함에 따라, 상기 금속층(135)의 표면 거칠기는 상기 비아 홀의 내벽이 아닌 레진층(133)의 표면 거칠기에 대응하는 값을 가지게 된다.
상기 금속층(135)은 상기 비아 홀의 내벽 및 상기 절연층(112)의 상면 및 하면 중 적어도 하나의 표면에 배치될 수 있다. 예를 들어, 금속층(135)은 절연층(112)의 상면과 제2 패드(132) 사이에 배치될 수 있다. 또한, 도면에는 도시하지 않았지만, 제1 패드(131)가 상기 절연층(112)의 하면 아래로 돌출된 구조를 가지는 경우, 상기 금속층(135)은 절연층(112)의 하면과 제1 패드(131) 사이에도 배치될 수 있을 것이다.
상기 레진층(133)의 적어도 일부는 제1 패드(131)와 접촉할 수 있다. 예를 들어, 상기 레진층(133)은 상기 비아 홀을 통해 노출된 상기 제1 패드(131) 위에 배치될 수 있다. 이때, 레진층(133)은 상기 제1 패드(131)의 상면의 적어도 일부를 노출하며 배치되며, 이에 따라 상기 연결부(134)와 상기 제1 패드(131)가 전기적으로 연결될 수 있도록 한다.
이에 따라, 상기 제1 패드(131)의 상면은 절연층(112)과 접촉하는 제1 부분과, 상기 레진층(133)과 접촉하는 제2 부분과, 상기 금속층(135)과 접촉하는 제3 부분과, 상기 연결부(134)와 접촉하는 제4 부분을 포함할 수 있다.
도 7을 참조하면, 인쇄회로기판은 절연층(111, 112)을 포함한다.
그리고, 절연층(111, 112) 중 어느 하나에는 비아부(130a)가 배치될 수 있다. 이하에서는 비아부(130a)가 배치되는 제2 절연층(112)을 절연층이라고 하여 설명하기로 한다.
비아부(130a)는 절연층(112)을 관통하며 배치된다.
이를 위해, 비아부(130a)는 절연층(112)의 일면에 배치되는 제1 패드(131a) 및 절연층(112)의 타면에 배치되는 제2 패드(132a)를 포함한다. 이때, 도면 상에는 제1 패드(131a)가 절연층(112)의 하부 영역에 매립되는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 절연층(112)의 위치에 따라, 제1 패드(131a)는 상기 절연층(112)의 하면 아래로 돌출된 구조를 가지고 배치될 수도 있을 것이다.
제2 패드(132a)는 절연층(112)의 상면에 배치될 수 있다. 그리고, 연결부(134a)는 절연층(112) 내에 배치될 수 있다.
이때, 실시 예에서의 절연층(112) 내에는 유리 섬유(112a)가 포함될 수 있다.
이에 따라, 상기 절연층(112)에 형성된 비아 홀의 내벽과 상기 비아부(130a)를 구성하는 연결부(134a) 사이에는 레진층(133a)이 배치될 수 있다. 상기 레진층(133a)은 상기 비아 홀을 통해 노출된 상기 유리 섬유(122a)를 매립하며 형성될 수 있다.
즉, 실시 예에서는 상기 비아 홀을 형성하는 과정에서, 상기 비아 홀을 통해 노출된 유리 섬유(122a)를 매립하는 레진층(133a)을 포함할 수 있다. 상기 레진층(133a)은 상기 절연층(112)과 동일한 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 다만, 상기 레진층(133a)은 저유전 소재의 레진이 사용될 수 있다. 또한, 상기 레진층(133a)은 스프레이 방식으로 상기 비아 홀의 내벽에 코팅될 수 있으나, 이에 한정되지 않으며 다양한 방식으로 상기 레진층(133a)이 형성될 수 있다.
한편, 제1 실시 예와는 다르게 제2 실시 예에서의 레진층(133a) 내에는 유리 섬유(122a)가 배치되지 않을 수 있다.
즉, 제2 실시 예에서는 상기 레진층(133a)을 형성하기 이전에, 상기 비아 홀을 통해 노출된 유리 섬유(122a)를 제거하는 공정을 진행할 수 있으며, 이에 따라 상기 비아 홀을 통해 노출된 유리 섬유(122a)가 존재하지 않을 수 있다. 따라서, 제2 실시 예에서의 레진층(133a) 내에는 유리 섬유(122a)가 배치되지 않는다.
다만, 제2 실시 예에서, 상기 비아 홀을 통해 노출된 유리 섬유(122a)를 제거하는 공정에서, 상기 비아 홀의 내벽은 일정 곡률의 굴곡을 가질 수 있다. 따라서, 비아 홀의 내벽과 접촉하는 상기 레진층(133a)의 측면(133b)은 상기 비아 홀의 내벽에 대응하는 곡률의 곡면으로 형성될 수 있다. 다만, 레진층(133a)의 상기 측면(133b)과 반대되는 타측면은 곡면이 아닌 편평한 면일 수 있다. 즉, 상기 레진층(133a)의 타측면은 일정 경사각을 가지는 평면일 수 있다.
이때, 제1 실시 예에서의 레진층은 유리 섬유(122a)를 매립하며 배치되고, 이에 따라 상기 유리 섬유(122a)의 노출 정도에 따라 일정 수준 이상의 폭을 가져야만 했다. 여기에서, 상기 레진층의 폭이 증가할수록 상기 연결부(134)의 면적은 감소하게 되며, 이에 따른 신호 전달 신뢰성에 문제가 발생할 수도 있다. 따라서, 제2 실시 예에서는 상기 레진층(133a)을 형성하기 이전에 상기 비아 홀을 통해 노출된 유리 섬유(122a)을 제거하는 공정을 진행하고, 이에 따라 상기 유리 섬유(122a)가 제거된 후에 상기 레진층(133a)을 형성하도록 하여 상기 레진층(133a)의 폭을 최소화할 수 있도록 한다.
한편, 상기 비아부(130a)는 상기 연결부(134a)와 상기 레진층(133a) 사이에 배치되는 금속층(135a)을 포함할 수 있다.
상기 금속층(135a)은 전해 도금 방식으로 상기 연결부(134a) 및 제2 패드(132a)를 형성하기 위한 도금 시드층일 수 있다.
상기 금속층(135a)은 상기 비아 홀의 내벽 및 상기 절연층(112)의 상면 및 하면 중 적어도 하나의 표면에 배치될 수 있다. 예를 들어, 금속층(135a)은 절연층(112)의 상면과 제2 패드(132a) 사이에 배치될 수 있다. 또한, 도면에는 도시하지 않았지만, 제1 패드(131a)가 상기 절연층(112)의 하면 아래로 돌출된 구조를 가지는 경우, 상기 금속층(135a)은 절연층(112)의 하면과 제1 패드(131a) 사이에도 배치될 수 있을 것이다.
상기 레진층(133a)의 적어도 일부는 제1 패드(131a)와 접촉할 수 있다. 예를 들어, 상기 레진층(133a)은 상기 비아 홀을 통해 노출된 상기 제1 패드(131a) 위에 배치될 수 있다. 이때, 레진층(133a)은 상기 제1 패드(131a)의 상면의 적어도 일부를 노출하며 배치되며, 이에 따라 상기 연결부(134a)와 상기 제1 패드(131a)가 전기적으로 연결될 수 있도록 한다.
이에 따라, 상기 제1 패드(131a)의 상면은 절연층(112)과 접촉하는 제1 부분과, 상기 레진층(133a)과 접촉하는 제2 부분과, 상기 금속층(135a)과 접촉하는 제3 부분과, 상기 연결부(134a)와 접촉하는 제4 부분을 포함할 수 있다.
본 실시 예에 의하면, 절연층에 비아 홀을 형성하고, 상기 형성된 비아 홀 내에 금속 물질을 충진하여 비아부를 형성한다. 이때, 상기 절연층에는 유리섬유가 포함되어 있으며, 이에 따라 상기 비아 홀을 형성하는 과정에서 상기 유리 섬유가 상기 비아 홀을 통해 노출될 수 있다. 그리고, 상기 유리 섬유가 노출된 상태에서 비아부의 연결부를 바로 형성하는 경우, 상기 유리 섬유에 의한 상기 연결부의 표면 거칠기가 증가하고, 이에 따른 신호 손실이 발생하게 된다. 따라서, 실시 예에서는 상기 비아 홀을 형성한 후에, 상기 비아 홀의 내벽에 레진층을 형성하고, 상기 형성된 레진층 상에 상기 연결부를 형성한다. 이에 따라 상기 연결부는 상기 레진층이 가지는 표면 거칠기에 대응하는 값을 가지게 되며, 이는 실질적으로 0에 가까운 값일 수 있다. 이에 따라, 실시 예에서는 절연층의 비아 홀의 내벽을 통한유리 섬유의 노출을 제거하여 연결부의 표면 거칠기를 작게할 수 있고, 이에 따라 상기 연결부를 통해 발생되는 신호 손실을 최소화하여 신뢰성을 향상시킬 수 있다.
다시 말해서, 비교 예에서의 배선의 구조에서 도체의 표피면의 거칠기는 고주파수 영역대의 전송 손실을 발생시킨다. 이때, 응용 제품에서 사용되는 주파수 영역대가 높을수록 전송 신호는 배선의 표면으로 전송되는 특징을 가지며, 이때 표면의 거칠기가 심할 경우, 배선 내에서의 전송 손실이 발생된다. 이에 따라, 실시 예에서는 배선의 표피면의 거칠기를 최소화하여 고주파수 영역대의 전송 손실을 최소화할 수 있고, 이에 따라 고주파 영역 대의 응용 제품에서 적용 가능한 인쇄회로기판을 제공할 수 있다.
이하에서는 실시 예에 따른 인쇄회로기판의 제조 방법에 대해 설명하기로 한다.
도 8 내지 도 15는 도 3에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.
먼저, 도 8을 참조하면, 인쇄회로기판의 제조에 있어 기초가 되는 자재인 제1 절연층(111)을 준비한다. 예를 들어, 제1 절연층(111)은 코어 절연층일 수 있으나 이에 한정되지는 않는다.
제1 절연층(111)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
예를 들어, 제1 절연층(111)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(111)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(111)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 제1 절연층(111)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(111)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 제1 절연층(111)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제1 절연층(111)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(111)은 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 제1 절연층(111)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제1 절연층(111)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다.
이때, 제1 절연층(111)의 적어도 일면에는 금속층(미도시)이 배치될 수 있다. 상기 금속층은 상기 제1 절연층(111)의 표면에 배치될 회로 패턴의 형성을 위한 시드층일 수 있다.
상기 금속층은 무전해 도금으로 형성될 수 있으며, 이와 다르게 CCL(Copper Clad Laminate)를 사용할 수 있다.
상기 금속층이 무전해 도금으로 형성되는 경우, 상기 제1 절연층(111)의 표면에 조도를 부여하여 도금이 원활히 진행되도록 할 수 있다.
무전해 도금 방식은 탈지과정, 소프트 부식과정, 예비 촉매 처리 과정, 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화 방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 금속층은 도금이 아닌 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있을 것이다.
이때, 상기 금속층을 도금하기 이전에 상기 제1 절연층(111)의 표면의 스미어를 제거하는 디스미어 공정을 추가로 수행할 수 있다. 상기 디스미어 공정은 상기 제1 절연층(111)의 표면에 조도를 부여하여, 상기 금속층의 형성에 대한 도금력을 높이기 위해 수행된다.
다음으로, 도 9에 도시된 바와 같이 상기 제1 절연층(111)의 표면에 회로 패턴(120)을 형성한다.
이때, 상기 회로 패턴(120)은 제1 절연층(111)의 표면에 배치되고, 신호 전달 배선 라인인 트레이스와, 비아부와 직접적으로 연결되는 제1 패드(131)를 포함할 수 있다.
한편, 상기와 같은 회로 패턴(120)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 회로 패턴(120)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 회로 패턴(120)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 회로 패턴(120)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 회로 패턴(120)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
다음으로, 도 10에 도시된 바와 같이, 상기 제1 절연층(111)의 상부 및 하부에 각각 제2 절연층(112) 및 제4 절연층(114)을 적층한다.
이후, 도 11에 도시된 바와 같이, 상기 제1 절연층(111) 및 제4 절연층(114)에 각각 상기 제3 패드(133)가 노출되도록 비아 홀(VH)을 형성한다.
상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 복수의 절연층 중 적어도 하나의 절연층을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 비아 홀이 형성되는 경우, 상기 제2 절연층(112) 내에 포함된 유리 섬유(122a)의 적어도 일부는 상기 비아 홀을 통해 노출될 수 있다.
다음으로, 도 12에 도시된 바와 같이 상기 비아 홀의 내벽에 레진을 도포하여, 상기 비아 홀의 적어도 일부를 채우는 레진층(133)을 형성한다.
즉, 실시 예에서는 상기 비아 홀을 형성하는 과정에서, 상기 비아 홀을 통해 노출된 유리 섬유(122a)를 매립하는 레진층(133)을 형성하는 공정을 포함할 수 있다. 상기 레진층(133)은 상기 절연층(112)과 동일한 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 다만, 상기 레진층(133)은 저유전 소재의 레진이 사용될 수 있다. 또한, 상기 레진층(133)은 스프레이 방식으로 상기 비아 홀의 내벽에 코팅될 수 있으나, 이에 한정되지 않으며 다양한 방식으로 상기 레진층(133)이 상기 비아 홀을 통해 노출된 유리 섬유(122a)를 매립하는 구조를 가지도록 형성될 수 있을 것이다.
따라서, 상기 레진층(133) 내에는 상기 절연층(112)의 비아 홀을 통해 돌출된 유리 섬유(122a)의 일부(112b)가 매립되는 구조를 가질 수 있다.
이때, 상기 레진층(133)의 적어도 일부는 제1 패드(131)와 접촉할 수 있다. 예를 들어, 상기 레진층(133)은 상기 비아 홀을 통해 노출된 상기 제1 패드(131) 위에 배치될 수 있다. 이때, 레진층(133)은 상기 제1 패드(131)의 상면의 적어도 일부를 노출하며 배치되며, 이에 따라 상기 연결부(134)와 상기 제1 패드(131)가 전기적으로 연결될 수 있도록 한다.
또한, 이와 다르게 상기 레진층(133)을 형성하기 전에 상기 비아 홀을 통해 노출된 유리 섬유(122a)를 제거하는 공정을 진행할 수 있다. 그리고, 상기 노출된 유리 섬유(122a)가 제거된 이후에 상기 레진층을 형성하는 공정을 진행할 수 있다.
이에 따라, 레진층(133) 내에는 유리 섬유(122a)가 배치되지 않을 수 있다.
즉, 제2 실시 예에서는 상기 레진층을 형성하기 이전에, 상기 비아 홀을 통해 노출된 유리 섬유(122a)를 제거하는 공정을 진행할 수 있으며, 이에 따라 상기 비아 홀을 통해 노출된 유리 섬유(122a)가 존재하지 않을 수 있다. 따라서, 제2 실시 예에서의 레진층(133a) 내에는 유리 섬유(122a)가 배치되지 않는다.
다만, 제2 실시 예에서, 상기 비아 홀을 통해 노출된 유리 섬유(122a)를 제거하는 공정에서, 상기 비아 홀의 내벽은 일정 곡률의 굴곡을 가질 수 있다. 따라서, 비아 홀의 내벽과 접촉하는 상기 레진층의 측면은 상기 비아 홀의 내벽에 대응하는 곡률의 곡면으로 형성될 수 있다. 다만, 레진층의 상기 측면과 반대되는 타측면은 곡면이 아닌 편평한 면일 수 있다. 즉, 상기 레진층의 타측면은 일정 경사각을 가지는 평면일 수 있다.
한편, 상기 레진층(133)을 형성하기 전에, 상기 제2 절연층(112)의 상면에 마스크(도시하지 않음)를 형성할 수 있다. 이때, 상기 마스크는 상기 비아 홀을 노출하는 개구부를 포함할 수 있다. 따라서, 상기 마스크의 개구부를 통해 상기 비아홀 내에만 상기 레진층(133)이 선택적으로 형성될 수 있다.
이때, 상기 레진층(133)은 상기 비아 홀의 내벽뿐 아니라, 상기 비아 홀을 통해 노출된 제1 패드(131)의 상면에 전체적으로 형성될 수 있다.
다음으로 도 13에서와 같이, 상기 제1 패드(131) 상에 배치된 상기 레진층(133)의 일부를 제거하는 공정을 진행할 수 있다. 다시 말해서, 상기 제1 패드(131) 위에 배치된 상기 레진층(133)의 일부를 제거하여, 상기 제1 패드(131)의 상면이 노출되도록 할 수 있다.
다음으로, 도 14에 도시된 바와 같이 상기 비아 홀 내부에 금속 물질을 충진하여, 상기 제1 패드(131)와 직접적으로 연결되는 비아부의 연결부(134)를 형성한다. 이대, 상기 연결부(134)를 형성하기 이전에, 상기 연결부(134)를 전해 도금하기 위한 금속층(135)을 형성하는 공정을 진행할 수 있다.
이때, 상기 연결부(134)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
또한, 상기 제2 절연층(112) 및 제4 절연층(114)의 표면에 상기 연결부(134)와 직접 연결되는 제2 패드(132)를 형성한다.
다음으로, 도 15에 도시된 바와 같이, 도 10 내지 도 14에 도시된 공정을 반복하여, 추가 적층 공정을 진행할 수 있다.
본 실시 예에 의하면, 절연층에 비아 홀을 형성하고, 상기 형성된 비아 홀 내에 금속 물질을 충진하여 비아부를 형성한다. 이때, 상기 절연층에는 유리섬유가 포함되어 있으며, 이에 따라 상기 비아 홀을 형성하는 과정에서 상기 유리 섬유가 상기 비아 홀을 통해 노출될 수 있다. 그리고, 상기 유리 섬유가 노출된 상태에서 비아부의 연결부를 바로 형성하는 경우, 상기 유리 섬유에 의한 상기 연결부의 표면 거칠기가 증가하고, 이에 따른 신호 손실이 발생하게 된다. 따라서, 실시 예에서는 상기 비아 홀을 형성한 후에, 상기 비아 홀의 내벽에 레진층을 형성하고, 상기 형성된 레진층 상에 상기 연결부를 형성한다. 이에 따라 상기 연결부는 상기 레진층이 가지는 표면 거칠기에 대응하는 값을 가지게 되며, 이는 실질적으로 0에 가까운 값일 수 있다. 이에 따라, 실시 예에서는 절연층의 비아 홀의 내벽을 통한유리 섬유의 노출을 제거하여 연결부의 표면 거칠기를 작게할 수 있고, 이에 따라 상기 연결부를 통해 발생되는 신호 손실을 최소화하여 신뢰성을 향상시킬 수 있다.
다시 말해서, 비교 예에서의 배선의 구조에서 도체의 표피면의 거칠기는 고주파수 영역대의 전송 손실을 발생시킨다. 이때, 응용 제품에서 사용되는 주파수 영역대가 높을수록 전송 신호는 배선의 표면으로 전송되는 특징을 가지며, 이때 표면의 거칠기가 심할 경우, 배선 내에서의 전송 손실이 발생된다. 이에 따라, 실시 예에서는 배선의 표피면의 거칠기를 최소화하여 고주파수 영역대의 전송 손실을 최소화할 수 있고, 이에 따라 고주파 영역 대의 응용 제품에서 적용 가능한 인쇄회로기판을 제공할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
Claims (14)
- 절연층; 및
상기 절연층에 형성된 비아 홀 내에 배치된 비아부를 포함하고,
상기 비아부는,
상기 절연층의 하면에 배치된 제1 패드;
상기 절연층의 상면에 배치된 제2 패드;
상기 절연층의 상기 비아 홀의 내벽에 배치되는 레진층; 및
상기 비아 홀 내에 배치되어 상기 제1 패드 및 상기 패드와 연결되는 연결부를 포함하고,
상기 연결부의 측면은 상기 레진층의 제1 측면과 직접 접촉하는
인쇄회로기판. - 제1항에 있어서,
상기 절연층은 내부에 유리 섬유를 포함하고,
상기 레진층 내에는,
상기 비아 홀을 통해 노출된 유리 섬유의 적어도 일부가 배치되는
인쇄회로기판. - 제1항에 있어서,
상기 비아 홀의 내벽과 접촉하는 상기 레진층의 제2 측면은 곡면을 포함하는
인쇄회로기판. - 제1항에 있어서,
상기 비아부는,
상기 레진층과 상기 연결부 사이에 배치되는 금속층을 포함하는
인쇄회로기판. - 제4항에 있어서,
상기 제1 패드의 상면은,
상기 절연층과 접촉하는 제1 부분과,
상기 레진층과 접촉하는 제2 부분과,
상기 금속층과 접촉하는 제3 부분과,
상기 연결부와 접촉하는 제4 부분을 포함하는
인쇄회로기판. - 제1항에 있어서,
상기 연결부의 측면과 접촉하는 상기 레진층의 제1 측면은 일정 경사각을 가지는 평면을 포함하는
인쇄회로기판. - 제1항에 있어서,
상기 연결부의 측면의 표면 거칠기는 상기 레진층의 제1 측면이 가지는 표면 거칠기에 대응하는
인쇄회로기판. - 절연층을 준비하고,
상기 절연층의 비아 홀을 형성하고,
상기 형성된 비아 홀의 내벽에 상기 비아 홀의 일부를 채우는 레진층을 형성하고,
상기 레진층 상에 상기 비아 홀의 나머지 일부를 채우는 연결부를 포함하는 비아부를 형성하는 것을 포함하고,
상기 연결부의 측면은 상기 레진층의 제1 측면과 직접 접촉하는
인쇄회로기판의 제조 방법. - 제8항에 있어서,
상기 절연층은 내부에 유리 섬유를 포함하고,
상기 레진층을 형성하는 것은,
상기 비아 홀을 통해 노출된 유리 섬유를 매립하는 레진층을 형성하는 것을 포함하는
인쇄회로기판의 제조 방법. - 제8항에 있어서,
상기 절연층은 내부에 유리 섬유를 포함하고,
상기 레진층을 형성하기 전에, 상기 비아 홀을 통해 노출되는 유리 섬유를 제거하는 것을 포함하는
인쇄회로기판의 제조 방법. - 제10항에 있어서,
상기 비아 홀의 내벽과 접촉하는 상기 레진층의 제2 측면은 곡면을 포함하는
인쇄회로기판의 제조 방법. - 제8항에 있어서,
상기 레진층이 형성되면, 상기 연결부의 시드층인 금속층을 형성하는 것을 포함하는
인쇄회로기판의 제조 방법. - 제8항에 있어서,
상기 연결부의 측면과 접촉하는 상기 레진층의 제1 측면은 일정 경사각을 가지는 평면을 포함하는
인쇄회로기판의 제조 방법. - 제8항에 있어서,
상기 연결부의 측면의 표면 거칠기는 상기 레진층의 제1 측면이 가지는 표면 거칠기에 대응하는
인쇄회로기판의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200004718A KR20210091499A (ko) | 2020-01-14 | 2020-01-14 | 인쇄회로기판 및 이의 제조 방법 |
| CN202180014139.XA CN115088395A (zh) | 2020-01-14 | 2021-01-13 | 电路板 |
| PCT/KR2021/000453 WO2021145662A1 (ko) | 2020-01-14 | 2021-01-13 | 회로 기판 |
| US17/792,768 US20230066269A1 (en) | 2020-01-14 | 2021-01-13 | Circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200004718A KR20210091499A (ko) | 2020-01-14 | 2020-01-14 | 인쇄회로기판 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210091499A true KR20210091499A (ko) | 2021-07-22 |
Family
ID=77158190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200004718A KR20210091499A (ko) | 2020-01-14 | 2020-01-14 | 인쇄회로기판 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20210091499A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12016128B2 (en) | 2020-09-03 | 2024-06-18 | Lg Innotek Co., Ltd. | Circuit board and method of manufacturing the same |
-
2020
- 2020-01-14 KR KR1020200004718A patent/KR20210091499A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12016128B2 (en) | 2020-09-03 | 2024-06-18 | Lg Innotek Co., Ltd. | Circuit board and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20200073051A (ko) | 인쇄회로기판 | |
| US20240260189A1 (en) | Printed circuit board | |
| US20230047621A1 (en) | Circuit board | |
| KR20210091499A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| KR20220033829A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| US20230269872A1 (en) | Circuit board | |
| US20220287174A1 (en) | Circuit board | |
| KR20220080306A (ko) | 회로기판의 제조 방법 및 이에 의해 제조된 회로기판 | |
| KR20210030733A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| US20230066269A1 (en) | Circuit board | |
| KR20210006674A (ko) | 회로기판 | |
| JP7520855B2 (ja) | 回路基板 | |
| KR20210091498A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| CN113994768B (zh) | 电路板 | |
| US20230240008A1 (en) | Resin coated copper and circuit board including the same | |
| US12101878B2 (en) | Circuit board | |
| KR20210091497A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| KR20210154512A (ko) | 회로기판 | |
| KR20210000607A (ko) | 회로기판 | |
| CN118338526A (zh) | 布线基板 | |
| KR20200139416A (ko) | 회로기판 | |
| CN116602059A (zh) | 布线基板 | |
| JP2024524568A (ja) | 回路基板 | |
| CN116581087A (zh) | 一种高频高速半导体器件结构及其制备方法 | |
| CN118338525A (zh) | 布线基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |