CN115088395A - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN115088395A
CN115088395A CN202180014139.XA CN202180014139A CN115088395A CN 115088395 A CN115088395 A CN 115088395A CN 202180014139 A CN202180014139 A CN 202180014139A CN 115088395 A CN115088395 A CN 115088395A
Authority
CN
China
Prior art keywords
pad
insulating layer
thickness
connection portion
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180014139.XA
Other languages
English (en)
Inventor
黄玟泳
任贤九
崔炳均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200004718A external-priority patent/KR20210091499A/ko
Priority claimed from KR1020200004717A external-priority patent/KR20210091498A/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN115088395A publication Critical patent/CN115088395A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09281Layout details of a single conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

根据实施例的电路板包括:通路部,通路部设置在形成于绝缘层中的通路孔中,其中,通路部包括:第一焊盘,第一焊盘设置在绝缘层的下表面上;第二焊盘,第二焊盘设置在绝缘层的上表面上;第三焊盘,第三焊盘设置在通路孔中并且设置在第一焊盘上,以及连接部,连接部设置在通路孔中并设置在第二焊盘与第三焊盘之间。

Description

电路板
技术领域
本发明涉及一种电路板。
背景技术
近来,为了满足对无线数据通信的需求,已经致力于开发一种改进的5G(第5代)通信系统或pre-5G通信系统。这里,5G通信系统使用超高频(mm-Wave)频段(低于6GHz、28GHz、38GHz或更高频率)来实现高数据传送速率。
并且,为了减轻超高频段无线电波的路径损耗,增加超高频段无线电波的传播距离,在5G通信系统中,已经开发了波束赋形、大规模多输入多输出(massive MIMO)、阵列天线等集成技术。考虑到天线系统可能由数百个在这些频段中的波长的有源天线组成,因此天线系统相对变得较大。
由于这些天线和AP模块被图案化或安装在印刷电路板上,因此印刷电路板的低损耗非常重要。这意味着构成有源天线系统的数个基板,即天线基板、天线馈电基板、收发器基板和基带基板应该被集成到一个紧凑的单元中。
此外,正在开发适于5G通信环境的封装技术,为此对电路板材料或在其制造过程中具有优异物理性能的材料的开发正在进行中。
此时,以薄厚度为目标的封装领域正在克服介电层和电路图案层工艺的限制,并且通过优化工艺来接近需要厚介电层的天线领域。
然而,需要诸如天线的厚介电层的电路板由于介电层的厚度的增加,而具有在介电层中形成的通路(via)的可靠性的问题。
此外,通过在包括电路图案的基板的一个侧表面中形成通孔(through hole)之后进行电镀来形成通路。
此时,通孔是采用物理方法或化学方法形成的,且通孔的内壁的粗糙度具有较高值,因此,存在由于形成在通孔中的通路的粗糙度增大而发生信号丢失的问题。
发明内容
技术问题
实施例提供一种电路板,其通过利用在构成通路部的连接部的一端处形成的具有预定高度的额外焊盘能够解决由连接部的电镀缺陷引起的可靠性问题。
此外,实施例提供一种电路板,其中构成通路部的连接部的外表面的粗糙度具有接近于零的值。
所提出的实施例要解决的技术问题不限于上述技术问题,未提及的其他技术问题对于下文所提出的实施例所属领域的普通技术人员来说能够被清楚地理解。
技术方案
根据实施例的电路板包括:绝缘层;第一电路图案,所述第一电路图案设置在所述绝缘层的下表面下方;第二电路图案,所述第二电路图案设置在所述绝缘层的上表面上;以及通路部,所述通路部设置在所述绝缘层中,并包括连接所述第一电路图案和所述第二电路图案的连接部,其中所述第一电路图案包括第一迹线(trace)和第一焊盘,所述第一焊盘构成所述通路部并且连接到所述连接部,其中所述第二电路图案包括第二迹线和第二焊盘,所述第二焊盘构成所述通路部并连接到所述连接部,其中所述通路部包括设置在所述第一焊盘与所述连接部之间的第三焊盘。
此外,与从所述第一焊盘的上表面至所述第二焊盘的下表面的距离对应的所述绝缘层的厚度超过20μm。
此外,所述连接部的下表面与所述第三焊盘的上表面直接接触,所述连接部的上表面与所述第二焊盘的下表面直接接触。
此外,所述连接部的厚度比所述绝缘层的厚度小。
此外,所述第三焊盘的厚度与所述第一焊盘的厚度相同。
此外,所述第三焊盘的宽度比所述第一焊盘的宽度小。
此外,所述连接部包括上表面和下表面,所述连接部的所述下表面的宽度比所述连接部的所述上表面的宽度小,所述连接部的所述下表面的宽度比所述第三焊盘的宽度小。
此外,所述第三焊盘的数量或厚度由所述绝缘层的厚度决定。
此外,与从所述第一焊盘的所述上表面至所述第二焊盘的所述下表面的距离对应的所述绝缘层的厚度超过40μm,所述第三焊盘包括至少两层。
此外,与从所述第一焊盘的所述上表面至所述第二焊盘的所述下表面的距离对应的所述绝缘层的厚度超过40μm,所述第三焊盘的厚度比所述第一焊盘的厚度大。
另一方面,电路板的制造方法包括:制备第一绝缘层;在所述第一绝缘层的上表面上形成包括第一焊盘和第一迹线的第一电路图案;在所述第一电路图案的所述第一焊盘上形成第三焊盘;在所述第一绝缘层上形成第二绝缘层;在所述第二绝缘层上形成暴露所述第三焊盘的通孔;形成第二电路图案,所述第二电路图案包括在所述通孔中连接至所述第三焊盘的连接部以及在所述第二绝缘层上连接至所述连接部的第二焊盘,其中所述连接部的下表面位于比所述第一迹线的上表面高的位置。
此外,与从所述第一焊盘的上表面至所述第二焊盘的下表面的距离对应的所述第二绝缘层的厚度超过20μm。
此外,所述连接部的厚度比所述第二绝缘层的厚度小。
此外,所述第三焊盘的厚度与所述第一焊盘的厚度相同。
此外,所述第三焊盘的宽度比所述第一焊盘的宽度小。
此外,所述连接部包括上表面和下表面,所述连接部的所述下表面的宽度比所述连接部的所述上表面小,所述连接部的所述下表面的宽度比所述第三焊盘的宽度小。
此外,与从所述第一焊盘的所述上表面至所述第二焊盘的所述下表面的距离对应的所述第二绝缘层的厚度超过40μm,所述第三焊盘包括至少两层。
此外,与从所述第一焊盘的所述上表面至所述第二焊盘的所述下表面的距离对应的所述第二绝缘层的厚度超过40μm,所述第三焊盘的厚度比所述第一焊盘的厚度大。
根据实施例的电路板包括:绝缘层;以及通路部,所述通路部设置在形成于所述绝缘层中的通路孔(via hole)中,其中所述通路部包括:第一焊盘,所述第一焊盘设置在所述绝缘层的下表面上;第二焊盘,所述第二焊盘设置在所述绝缘层的上表面上;树脂层,所述树脂层设置在所述绝缘层的所述通路孔的内壁上;以及连接部,所述连接部设置在所述通路孔中并连接所述第一焊盘与第二焊盘,其中所述连接部的侧表面与所述树脂层的第一侧表面直接接触。
此外,所述绝缘层在其中包括玻璃纤维,其中所述玻璃纤维的通过所述通路孔暴露的至少一部分设置在所述树脂层中。
此外,所述树脂层的与所述通路孔的所述内壁接触的第二侧表面包括曲面。
此外,所述通路部包括设置在所述树脂层与所述连接部之间的金属层。
此外,所述第一焊盘的上表面包括与所述绝缘层接触的第一部分、与所述树脂层接触的第二部分、与所述金属层接触的第三部分以及与所述连接部接触的第四部分。
另外,所述树脂层的与所述连接部的所述侧表面接触的所述第一侧表面包括具有预定倾斜角的平面。
另外,所述连接部的所述侧表面的表面粗糙度与所述树脂层的所述第一侧表面的表面粗糙度对应。
另一方面,根据实施例的电路板的制造方法包括:制备绝缘层;在所述绝缘层中形成通路孔;在形成的所述通路孔的内壁上形成填充所述通路孔的一部分的树脂层;以及在树脂层上形成通路部,所述通路部包括填充所述通路孔的剩余部分的连接部,其中所述连接部的侧表面与所述树脂层的所述第一侧表面直接接触。
此外,所述绝缘层在其中包括玻璃纤维,并且其中所述树脂层的形成包括形成所述树脂层,所述树脂层填充通过所述通路孔暴露的所述玻璃纤维。
此外,所述绝缘层在其中包括玻璃纤维,其中所述方法还包括在形成所述树脂层之前去除通过所述通路孔暴露的所述玻璃纤维。
此外,所述树脂层的与所述通路孔的所述内壁接触的第二侧表面包括曲面。
此外,所述方法包括在形成树脂层时形成金属层,所述金属层是所述连接部的种子层。
此外,所述树脂层的与所述连接部的所述侧表面接触的第一侧表面包括具有预定倾斜角的平面。
有益效果
本实施例的电路板包括设置在绝缘层中的通路部。在这种情况下,通路部为设置在绝缘层的一个表面上的第一焊盘、设置在绝缘层的另一表面上的第二焊盘以及设置在绝缘层中并连接第一焊盘和第二焊盘的连接部。在这种情况下,在该实施例中,额外的第三焊盘设置在所述连接部与所述第一焊盘之间,以解决取决于绝缘层的厚度的在连接部中发生的电镀缺陷问题。在这种情况下,第三焊盘的厚度可以由绝缘层的厚度确定。另外,第三焊盘可以具有与第一焊盘相同的厚度,并且可以根据绝缘层的厚度而具有多个层。因此,实施例可以解决形成在绝缘层中的通路孔的在电镀过程中产生的诸如空洞(void)等的电镀缺陷,从而可以提高电路板的可靠性。另外,实施例可以根据通路部的设计变化来确保电路板的设计自由度。
此外,在实施例的电路板中,通路部的表面粗糙度值可以具有基本接近于零的值。具体地,电路板的绝缘层包含玻璃纤维,因此,在形成通路孔的过程中,玻璃纤维可能会通过通路孔暴露出来。并且,当在玻璃纤维暴露的状态下形成通路部的连接部时,连接部的表面粗糙度因玻璃纤维而增加,因此发生信号损失。相应地,在本实施例中,在形成通路孔之后在通路孔的内壁上形成树脂层。在这种情况下,树脂层可以覆盖通过通路孔暴露的玻璃纤维。此外,通路部的连接部形成于在通路孔的内壁上形成的树脂层上。因此,实施例的通路部的连接部的外表面具有与树脂层的表面粗糙度对应的值,该值可以是基本接近于零的值。因此,在实施例中,通过去除玻璃纤维通过绝缘层的通路孔的内壁的暴露,连接部的表面粗糙度可以保持在接近零的值,从而可以最小化通过连接部产生的信号损失。
另外,本实施例可以最小化通路部的表面粗糙度来最小化高频区域的传输损耗,因此可以提供一种适用于使用高频频段的应用产品的电路板。
附图说明
图1是示出根据比较例的电路板的视图;
图2a是示出在图1的通路部中发生的电镀缺陷的视图;
图2b是示出图1的通路孔的内壁的视图;
图3是示出根据第一实施例的电路板的视图;
图4是示出根据第1-1实施例的通路部的结构的视图;
图5是示出根据第1-2实施例的通路部的结构的视图;
图6是示出根据第1-3实施例的通路部的结构的视图;
图7是示出根据第1-4实施例的通路部的结构的视图;
图8至图14是按工序顺序示出图3所示的电路板的制造方法的视图;
图15是示出根据第二实施例的电路板的视图;
图16是示出根据第2-1实施例的通路部的结构的视图;
图17是示出根据第2-2实施例的通路部的结构的视图;
图18是示出根据第三实施例的电路板的视图;
图19是示出根据第四实施例的电路板的视图。
具体实施方式
在下文中,将参考附图详细描述本说明书中公开的实施例,但是无论附图标记如何,相同或相似的部件被分配相同的附图标记,并且将省略其重复描述。以下描述中使用的部件的后缀“模块”和“部”仅是考虑到撰写说明书的方便性而给出或混合在一起的,并且它们本身并没有将他们彼此区分开的含义或作用。另外,在描述本说明书中公开的实施例时,当确定相关已知技术的详细描述可能不必要地使本说明书中公开的实施例的主旨模糊时,则将省略其详细说明。另外,附图只是为了便于理解本说明书中公开的实施例,本说明书公开的技术范围不受附图限制,应当理解为包括落在本发明的精神和范围内的所有修改、等效物或替代物。
应当理解,尽管在本文中可以使用包括“第一”、“第二”等术语来描述各种元件,但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一元件区分开来。
应当理解,当一个元件被称为“连接”或“耦接”到另一元件时,它可以直接连接或耦接到另一元件,或者可以存在介于它们之间的元件。另一方面,当一个元件被称为“直接连接”或“直接结合”到另一元件时,不存在介于它们之间的元件。用于描述元件之间关系的其他术语应当以类似的方式进行解释(例如,“在……之间”与“直接在……之间”、“相邻”与“直接相邻”等)。
在本文中,除非上下文另有明确规定,否则单数形式“一”、“一个”和“单个”也旨在包括复数形式。
应当理解,在本申请中,术语“包括”或“具有”旨在表示描述的特征、数量、步骤、操作、元件和/或部件的存在,但并不排除存在或添加一个或更多个其他特征、数字、步骤、操作、元件、部件和/或其组合。
图1是示出根据比较例的电路板的视图,图2a是示出图1的通路部中发生的电镀缺陷的视图,图2b是示出图1的通路孔的内壁的视图。
参考图1、图2a和图2b,根据比较例的电路板包括绝缘层10、设置在绝缘层10的表面上的电路图案20以及设置为穿过绝缘层10的通路部30。
绝缘层10具有多个层结构。例如,绝缘层10可以包括第一绝缘层11、设置在第一绝缘层11上的第二绝缘层12以及设置在第二绝缘层12上的第三绝缘层12。
电路图案20设置在绝缘层10的表面上。例如,电路图案20包括设置在第一绝缘层11的上表面上的第一电路图案21、设置在第一绝缘层12的上表面上的第二电路图案22以及设置在第三绝缘层13的上表面上的第三电路图案23。
通路部30设置在绝缘层10中。
通路部30包括设置在绝缘层10的一个表面上的第一焊盘31、设置在绝缘层10的另一表面上的第二焊盘32以及设置在绝缘层10中并连接第一焊盘31和第二焊盘32的连接部33。
上述的通路部30通过下述方法而被实现:通过诸如激光等加工在绝缘层10中形成通路孔,并且通过电镀方法用金属材料填充通路孔,以形成连接部33。
在这种情况下,通路部30的电镀质量受到绝缘层10的厚度影响。也就是说,设置在第二绝缘层12中的通路部的电镀质量受第二绝缘层12的厚度影响,并且随着第二绝缘层12的厚度增加,可靠性降低。
即,为了适应最近的5G通信环境,构成电路板的绝缘层的厚度不断增加。
此时,如图2a所示,当绝缘层的厚度超过30μm时,在绝缘层内部形成的通路孔的电镀工艺中可能会产生通路孔的一部分未被填充的空洞区域(A),并因此发生连接部的内部空间的一部分为空的缺陷。
此外,当如上所述在通路部30的连接部33中存在空洞区域(A)时,在空洞区域(A)中可能发生剥离,并存在由于空洞区域(A)中的电场的集中度而引起火灾的风险。
同时,为了最小化高频段的信号传输损耗,通路部30的表面粗糙度应该具有接近于零的值。即,信号传输损失代表诸如电路图案20或通路部30的布线的导体损耗和介电损耗。
此时,布线的导体损耗具有随着高频信号的增加而电信号流向导体表面的特性,因此用于控制导体的表面状态的技术非常重要。然而,如图2b的(a)所示,在比较例中,设置在绝缘层内部的玻璃纤维(GF)暴露在通路孔33a的表面上。因此,如图2b的(b)所示,比较例的通路部30的表面粗糙度由于暴露的玻璃纤维而具有非常大的值。
这里,当连接部33的表面粗糙度大时,由于信号传输到导体的表面,所以对信号的移动或传输的抵抗增加,从而增加了信号传输损耗。
图3是示出根据第一实施例的电路板的视图。
参考图3,电路板包括绝缘层110、电路图案120和通路部130。
绝缘层110可以是在其上形成单个电路图案的电路板的支撑基板,但也可以是指在具有多个堆叠结构的电路板中在其上形成任何一个电路图案的绝缘区域。
绝缘层110可以具有多个堆叠结构。
例如,绝缘层110可以包括第一绝缘层111。此外,绝缘层110可以包括设置在第一绝缘层111上的第二绝缘层112。此外,绝缘层110可以包括设置在第二绝缘层112上的第三绝缘层113。此外,绝缘层110可以包括设置在第一绝缘层111下方的第四绝缘层114。此外,绝缘层110可以包括设置在第四绝缘层114下方的第五绝缘层115。
例如,第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114和第五绝缘层115中的至少一个可以是刚性的,或者可以是柔性的。例如,第一绝缘层111、第二绝缘层112和第三绝缘层113、第四绝缘层114和第五绝缘层115中的至少一个可以包括玻璃或者塑料。详细而言,第一绝缘层111、第二绝缘层112及第三绝缘层113、第四绝缘层114及第五绝缘层115中的至少一者可以包括化学强化/半钢化玻璃(例如,钠钙玻璃或铝硅酸盐玻璃),或强化/柔性塑料(例如,聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)和聚碳酸酯(PC)或蓝宝石。
此外,第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114和第五绝缘层115中的至少一个可以包括光学各向同性膜。例如,第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114和第五绝缘层115中的至少一个可以包括COC(环状烯烃共聚物)、COP(环状烯烃聚合物)、光各向同性聚碳酸酯(聚碳酸酯,PC)或光各向同性聚甲基丙烯酸甲酯(PMMA)。
另外,第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114和第五绝缘层115中的至少一个可以具有部分上的曲面的同时弯曲。也就是说,第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114和第五绝缘层115中的至少一个可以具有部分上的平坦表面和部分上的曲面的同时弯曲。详细而言,第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114和第五绝缘层115中的至少一个可以具有曲面的同时具有弯曲端部,或者可以具有包括随机曲率的表面,并可以弯曲或弯折。
此外,第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114以及第五绝缘层115中的至少一个可以是具有柔性特征的柔性基板。此外,第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114和第五绝缘层115中的至少一个可以为弯折或弯曲的基板。
电路图案120可以设置在第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114和第五绝缘层115中的每一个的表面上。例如,电路图案120可以设置在第一绝缘层111的上表面和下表面上。例如,电路图案120可以设置在第二绝缘层112的上表面上。例如,电路图案120可以设置在第三绝缘层113的上表面上。例如,电路图案120可以设置在第四绝缘层114的下表面上。例如,电路图案120可以设置在第五绝缘层115的下表面上。
同时,如上所述的电路图案120是传输电信号的布线,并且可以由具有高导电性的金属材料形成。为此,电路图案120可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。此外,电路图案120可以由下述具有优良的接合性的浆料或焊膏形成,所述浆料或所述焊膏包括选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料。优选地,电路图案120可以由具有高导电性和价格相对便宜的铜(Cu)形成。
电路图案120可以通过加成工艺、减成工艺、改进的半加成工艺(MSAP)和半加成工艺(SAP)形成,这些工艺是典型的电路板制造工艺。并且,此处将省略对其的详细描述。
同时,通路部130设置在第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114和第五绝缘层115中。通路部130可以将设置在不同层上的电路图案120彼此电连接。
因此,通路部130的构造的一部分可以包括电路图案120。这将在下面更详细地描述。
通路部130可以通过用导电材料填充穿透多个绝缘层中的至少一个绝缘层的通孔(未示出)的内部来形成。
通孔可以通过机械加工、激光加工和化学加工中的任何一种加工形成。当通过机械加工形成通孔时,可以采用诸如铣削、钻孔、镂铣(routing)等方法,而当通过激光加工形成时,可以采用UV或CO2激光方法。此外,当通过化学加工形成时,多个绝缘层中的至少一个可以通过使用含有氨基硅烷、酮等的化学物质来开口。
同时,激光加工是一种将光能聚集在表面以使材料的一部分熔化和蒸发从而呈所需形状的切割方法,因此通过计算机程序进行的复杂成形可以被容易地加工,甚至可以加工难以通过其他方法切割的复合材料。
此外,激光加工可以具有至少0.005mm的切割直径,并且具有广泛范围的可能的厚度。
作为激光加工钻头,优选使用YAG(钇铝石榴石)激光、CO2激光或紫外(UV)激光。YAG激光是能够加工铜箔层和绝缘层的激光,CO2激光是仅能够加工绝缘层的激光。
当形成通孔时,通路部130可以通过用导电材料填充通孔的内部来形成。形成通路部130的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任何一种材料。此外,导电材料填充可以使用化学镀、电解镀、丝网印刷、溅射、蒸发、喷墨和分配(dispensing)中的任何一种或组合。
通路部130可以包括第一焊盘131、第二焊盘132、第三焊盘133和连接部134。
在下文中,为了便于描述,将描述在多个绝缘层中的第二绝缘层112中设置的通路部。
第一焊盘131和第二焊盘132可以是电路图案120的一部分。例如,第一焊盘131可以是设置在不同层上的电路图案中的任意一个,第二焊盘132可以是设置在不同层上的电路图案中的除第一焊盘131以外的电路图案。换言之,电路图案120可以包括作为设置在绝缘层上并传输信号的布线的迹线以及直接连接到通路部的通路焊盘。
例如,通路部130可以形成为穿过第二绝缘层112。
在这种情况下,第一焊盘131可以是设置在第二绝缘层112下方的电路图案,优选是设置在第一绝缘层111的上表面上的电路图案。此外,第二焊盘132可以是设置在第二绝缘层112上的电路图案,优选是设置在第二绝缘层112的上表面上的电路图案。
这里,虽然示出了第一焊盘131和第二焊盘132被配置为单层,但这可以根据第一焊盘131和第二焊盘132的制造方法而变化。例如,当第一焊盘131和第二焊盘132通过电镀方法制造时,第一焊盘131和第二焊盘132可以具有双层结构。优选地,第一焊盘131和第二焊盘132可以具有包括种子层的双层结构。
连接部134可以将设置在不同层上的电路图案120电连接。优选地,连接部134可以将设置在不同层上的第一焊盘131和第二焊盘132连接。
在这种情况下,在该实施例中,根据在其上设置连接部134的绝缘层的厚度,可以在连接部134与第一焊盘131之间设置额外的第三焊盘133。
第二绝缘层112可以具有5μm至300μm的范围。此外,当第二绝缘层112的厚度超过20μm时,可以在连接部134与第一焊盘131之间额外设置第三焊盘133。这里,第二绝缘层112的厚度可以是指从第一焊盘131的上表面到第二绝缘层112的上表面的直线距离。
即,当第二绝缘层112的厚度超过20μm时,连接部134应该形成为与第二绝缘层112的厚度对应。在这种情况下,如比较例中所述,当第二绝缘层112的厚度超过20μm时,在形成连接部134的过程中可能出现空洞区域。
因此,在本实施例中,当第二绝缘层112的厚度超过20μm时,附加的第三焊盘133设置在连接部134与第一焊盘131之间。此外,连接部134的厚度可以从第二绝缘层112的厚度减少第三焊盘133的厚度。此外,随着连接部134的厚度减小,可以去除在电镀连接部134的过程中形成的空洞区域。并且,随着空洞区域被去除,可以提高电路板的可靠性。
在这种情况下,第三焊盘133的厚度可以由第二绝缘层112的厚度确定。例如,第三焊盘133的厚度可以是第二绝缘层112的厚度的50%至80%。当第三焊盘133的厚度形成为比第二绝缘层112的厚度的50%小时,在连接部134中可能包括空洞区域,这可能导致可靠性问题。此外,当第三焊盘133的厚度超过第二绝缘层112的厚度的80%时,随着连接部134的厚度减小,通路部的功能可能无法正常执行。
第三焊盘133可以具有与第一焊盘131相同的厚度。此外,根据实施例,第三焊盘133可以具有与第一焊盘131的厚度不同的厚度。这可以根据用于形成第三焊盘133的设备的工艺能力来确定。
此外,当第三焊盘133具有与第一焊盘131相同的厚度时,第三焊盘133可以根据第二绝缘层112的厚度形成为单层,或者可以由多层组成。
此外,当第三焊盘133的厚度可以形成为比第一焊盘131的厚度大时,第三焊盘133的厚度可以根据第二绝缘层112的厚度来确定。这将在下面更详细地描述。
同时,在实施例中,绝缘层101、102、103、104和105中的至少一个可以具有低介电常数。
此外,绝缘层101、102、103、104和105中的至少一个可以具有50ppm/℃或更小的热膨胀系数。详细地,绝缘层101、102、103、104和105可以具有15ppm/℃至50ppm/℃的热膨胀系数。
因此,绝缘层101、102、103、104和105中的至少一个可以具有低的热膨胀系数,从而最小化由于温度变化引起的绝缘层的裂纹。
为此,绝缘层101、102、103、104和105中的至少一个可以由两种材料形成。详细地,绝缘层101、102、103、104和105中的至少一个可以包括在其中混合了两种化合物的材料。详细地,绝缘层101、102、103、104和105中的至少一个可以包括第一化合物和第二化合物。
可以以特定比例范围包括第一材料和第二材料。详细地,可以以4:6至6:4的比例包含第一材料和第二材料。
此外,绝缘层101、102、103、104和105中的至少一个可以进一步包括无机颗粒。详细地,绝缘层101、102、103、104和105中的至少一个可以进一步包括无机颗粒,例如二氧化硅(SiO2)。基于绝缘层101、102、103、104和105中的至少一者的整体,无机颗粒的含量可以为约55wt%至约70wt%。
当无机颗粒的比例超出上述范围时,热膨胀系数或介电常数的大小可能因无机颗粒而增加,因此绝缘层的性能可能劣化。
另外,第一材料和第二材料可以在绝缘层101、102、103、104和105中的至少一个中彼此化学非键合。然而,实施例不限于此,包括第一化合物的第一材料和包括第二化合物的第二材料可以直接化学键合或通过单独的连接基团而化学键合。
第一材料可以包括具有绝缘特性的材料。此外,由于高冲击强度,第一材料可以具有改进的机械性能。详细地,第一材料可以包括树脂材料。例如,第一材料可以包括诸如聚苯醚(PPE)的第一化合物。
第一材料可以包括多种第一化合物,并且第一化合物可以通过彼此化学键合而形成。例如,第一化合物可以通过共价键(或ππ(π-π)键)彼此线性连接。
即,第一化合物可以通过彼此化学键合而形成,使得第一材料具有约300至500的分子量。
此外,第二材料可以包括第二化合物。详细地,可以通过将多个第二化合物彼此化学键合来形成第二材料。
第二化合物可以包括具有低介电常数和热膨胀系数的材料。此外,第二化合物可以包括具有改善的机械强度的材料。
第二化合物可以包括三环癸烷和与三环癸烷连接的末端基团。与三环癸烷连接的末端基团可以包括各种材料,其中第二化合物可以通过碳双键(C=C键)而彼此连接。详细地,与三环癸烷连接的末端基团可以包括丙烯酸酯基团、环氧基团、羧基、羟基和异氰酸酯基团。
第二化合物可以在与三环癸烷连接的末端基团之间相互连接。具体地,第二化合物在末端基团之间通过碳双键(C=C键)交联而形成网络结构。
在下文中,将更详细地描述根据实施例的通路部130的结构。
图4是示出根据第1-1实施例的通路部的结构的视图,图5是示出根据第1-2实施例的通路部的结构的视图,图6是示出根据第1-3实施例的通路部的结构的视图,图7是示出根据第1-4实施例的通路部的结构的视图。
在这种情况下,图4至图7所示的通路部130的每个结构可以根据在其上设置通路部130的绝缘层的厚度而被划分。
参考图4至图7,将详细描述本实施例中的通路部130。
参考图5,电路板包括绝缘层111和112。
此外,通路部130可以设置在绝缘层111和112中的任一个上。在下文中,在其上设置通路部130的第二绝缘层112将被称为绝缘层。
通路部130设置为穿过绝缘层112。
为此,通路部130包括设置在绝缘层112的一个表面上的第一焊盘131以及设置在绝缘层112的另一表面上的第二焊盘132。此时,虽然图中示出了第一焊盘131埋设在绝缘层112的下部区域中,但本实施例不限于此。例如,根据绝缘层112的位置,第一焊盘131可以设置在绝缘层112的下表面下方。
第二焊盘132可以设置在绝缘层112的上表面上。此外,连接部134可以设置在绝缘层112中。在这种情况下,本实施例中的绝缘层112的厚度可以大于20μm。因此,通路部130可以包括额外地设置在连接部134与第一焊盘131之间的第三焊盘133。
换言之,连接部134的厚度比绝缘层112的厚度小。
这里,绝缘层112的厚度可以指从第一焊盘131的上表面到第二焊盘132的下表面的直线距离。
即,在比较例中,无论绝缘层的厚度如何,连接部设置在第一焊盘与第二焊盘之间。换言之,在比较例中,连接部形成为具有与绝缘层的厚度相同的厚度,绝缘层的厚度对应于第一焊盘与第二焊盘之间的距离。并且,在这种情况下,在连接部中产生诸如空洞区域的电镀缺陷。
因此,在本实施例中,在第一焊盘131与连接部134之间额外设置第三焊盘133,以使连接部134的厚度减少第三焊盘133的厚度。例如,即使绝缘层112的厚度大于20μm,连接部134的厚度也可以小于20μm。换言之,连接部134的厚度可以与绝缘层112的厚度减去第三焊盘133的厚度得到的值对应。
第一焊盘131可以设置在绝缘层的一个表面上,以具有第一厚度T1。此外,第三焊盘133可以设置在第一焊盘131上,以具有与第一厚度T1对应的第二厚度T2。此外,连接部134可以设置在第三焊盘133上,以具有第四厚度T4。
在这种情况下,绝缘层112的厚度可以具有大于20μm且小于40μm的第三厚度T3。优选地,绝缘层112的厚度可以与从第一焊盘131的上表面到第二焊盘132的下表面的距离对应。
即,在比较例中,连接部形成为具有与绝缘层的厚度T3相同的厚度。另一方面,在本实施例中,连接部134以比绝缘层112的第三厚度T3小的第四厚度T4形成,因此可以去除空洞区域来提高可靠性。
同时,第一焊盘131的上表面和下表面可以具有相同的宽度。例如,第一焊盘131的上表面和下表面可以具有第一宽度W1。
此外,第二焊盘132的上表面和下表面可以具有相同的宽度。例如,第二焊盘132的上表面和下表面可以具有第二宽度W2。
同时,第三焊盘133可以具有比第一焊盘131的第一宽度W1小的第三宽度W3,并且可以设置在第一焊盘131上。在这种情况下,第三焊盘133的第三宽度W3可以与第一宽度W1相同,但是随着第三焊盘133的宽度增加,可能会发生电路图案的信号损失。因此,第三焊盘133的宽度设置为比第一焊盘131的宽度小。
而且,连接部134可以在上表面和下表面上具有不同的宽度。例如,连接部134的宽度可以从上表面到下表面逐渐减小。
连接部134的下表面的宽度可以形成为具有比第三焊盘133的第三宽度W3小的第四宽度W4。也就是说,在形成构成连接部134的通路孔的过程中,第三焊盘133可以起到止动件(stopper)的作用,因此第三焊盘133可以形成为具有比连接部134的下表面的第四宽度W4大的第三宽度W3。
此外,连接部134的上表面可以具有比连接部134的下表面的第四宽度W4大的第五宽度W5。
在这种情况下,电路图案120可以设置在绝缘层112的下表面上,以对应于第一焊盘131。优选地,第一焊盘131可以是设置在绝缘层112的下表面上的多个电路图案120中的一个。
因此,在绝缘层112的下表面上设置有多个电路图案。在这种情况下,构成通路部130的电路图案可以具有包括第三焊盘133的双层结构,除此之外的剩余电路图案可以具有一层结构。换言之,第一焊盘131可以是在设置在绝缘层112的下表面上的电路图案120中在与连接部134垂直重叠的区域中设置的电路图案。
参考图5,通路部130A设置为穿过绝缘层112A。
为此,通路部130A包括设置在绝缘层112A的一个表面上的第一焊盘131A以及设置在绝缘层112A的另一表面上的第二焊盘132A。在这种情况下,虽然图中示出了第一焊盘131A埋设在绝缘层112A的下部区域中,但本发明不限于此。例如,第一焊盘131A可以根据在多个绝缘层中绝缘层112A设置的位置而设置在绝缘层112A的下表面下方。
第二焊盘132A可以设置在绝缘层112A的上表面上。此外,连接部134A可以设置在绝缘层112A中。在这种情况下,本实施例中的绝缘层112A的厚度可以小于20μm。因此,通路部130A中设置在连接部134A与第一焊盘131A之间的第三焊盘可以省略。
也就是说,当绝缘层112A的厚度小于20μm时,可以在没有第三焊盘的情况下去除连接部134A中的空洞区域,因此可以省略第三焊盘。
第一焊盘131A可以设置在绝缘层的一个表面上,以具有第一厚度T1。此外,连接部134A可以设置在第一焊盘131A上,以具有第3-1厚度T3-1。
在这种情况下,绝缘层112A可以具有小于20μm的第3-1厚度T3-1。即,绝缘层112A的厚度和连接部134A的厚度可以具有相同的第3-1厚度T3-1。
参考图6,电路板包括绝缘层112B和通路部130B。通路部130B设置为穿过绝缘层112B。
为此,通路部130B包括设置在绝缘层112B的一个表面上的第一焊盘131B以及设置在绝缘层112B的另一表面上的第二焊盘132B。在这种情况下,虽然图中示出了第一焊盘131B埋设在绝缘层112B的下部区域中,但本实施例不限于此。例如,根据绝缘层112B的位置,第一焊盘131B可以设置在绝缘层112B的下表面下方。
第二焊盘132B可以设置在绝缘层112B的上表面上。此外,连接部134B可以设置在绝缘层112B中。在这种情况下,本实施例中的绝缘层112的厚度可以大于40μm。因此,通路部130B可以包括多个第三焊盘133-1和133-2,多个第三焊盘133-1和133-2额外地设置在连接部134B与第一焊盘131之间。
换言之,连接部134B的厚度小于绝缘层112B的厚度。
这里,绝缘层112B的厚度可以指从第一焊盘131B的上表面到第二焊盘132B的下表面的距离。
在本实施例中,第三焊盘133-1与133-2额外地设置在第一焊盘131B与连接部134B之间,使得连接部134B的厚度减少第三焊盘133-1与133-2的厚度。例如,即使绝缘层112B的厚度大于40μm,连接部134B的厚度也小于20μm。换言之,连接部134B的厚度可以与绝缘层112B的厚度减去第三焊盘133-1和133-2的厚度得到的值对应。
这里,根据制造工艺能力,第三焊盘133-1和133-2可能难以具有20μm或更大的厚度。在这种情况下,第三焊盘133-1和133-2可以具有多层结构。也就是说,当第三焊盘133-1和133-2仅由一层形成时,因为绝缘层112B的厚度超过40μm,所以连接部134B的厚度超过20μm,从而可能产生空洞区域。因此,在本实施例中,当绝缘层112B的厚度大于40μm时,第三焊盘133-1和133-2如上所述由多层形成。
第一焊盘131B可以设置在绝缘层的一个表面上,以具有第一厚度T1。此外,第三焊盘133B可以设置在第一焊盘131B上,以具有与第一厚度T1对应的第二厚度T2。此外,连接部134B可以设置在第三焊盘133-1和133-2上,以具有第四厚度T4。
在这种情况下,绝缘层112B可以具有大于40μm的第3-2厚度T3-2。优选地,绝缘层112B的厚度可以与从第一焊盘131B的上表面到第二焊盘132B的下表面的距离对应。
同时,第3-1焊盘133-1可以具有比第一焊盘131B的第一宽度W1小的第3-1宽度W3-1,并且可以设置在第一焊盘131B上。在这种情况下,第3-1焊盘133-1的第3-1宽度W3-1可以与第一宽度W1相同。然而,随着第3-1焊盘133-1的宽度增加,可能发生电路图案中的信号损失。因此,第3-1焊盘133-1的宽度设置为比第一焊盘131B的宽度小。
另外,第3-2焊盘133-2可以具有比第3-1焊盘133-1的第3-1宽度W3-1小的第3-2宽度W3-2,并且可以设置在第3-1焊盘133-1上。在这种情况下,第3-2焊盘133-2的第3-2宽度W3-2可以与第3-1焊盘的宽度W3-1相同。但是,随着第3-2焊盘133-2的宽度增加,可能发生电路图案中的信号损失。因此,第3-2焊盘133-2的宽度设置为比第3-1焊盘133-1的宽度小。
此外,连接部134B可以在上表面和下表面上具有不同的宽度。例如,连接部134B的宽度可以从上表面到下表面逐渐减小。
连接部134B的下表面的宽度可以形成为具有比第3-2焊盘133-2的第3-2宽度W3-2小的第四宽度W4。即,第3-2焊盘133-2可以在形成构成连接部134B的通路孔的过程中发挥止动件的作用,因此第3-2焊盘133-2可以形成为具有比连接部134B的下表面的第四宽度W4大的第3-2宽度W3-2。
此外,连接部134B的上表面可以具有比连接部134B的下表面的第四宽度W4大的第五宽度W5。
在这种情况下,电路图案120可以设置在绝缘层112B的下表面上,以与第一焊盘131B对应。优选地,第一焊盘131B可以是设置在绝缘层112B的下表面上的多个电路图案120中的一个。
因此,在绝缘层112B的下表面上设置有多个电路图案。在这种情况下,构成通路部130B的电路图案可以具有包括第三焊盘133-1和133-2的三层结构,除此之外的剩余电路图案可以具有一层结构。换言之,第一焊盘131B可以是在设置于绝缘层112B的下表面上的电路图案120中在与连接部134B垂直重叠的区域中设置的电路图案。
参考图7,电路板包括绝缘层112B和通路部130B。通路部130B设置为穿过绝缘层112B。
为此,通路部130B包括设置在绝缘层112B的一个表面上的第一焊盘131B以及设置在绝缘层112B的另一表面上的第二焊盘132B。在这种情况下,虽然图中示出了第一焊盘131B埋设在绝缘层112B的下部区域中,但本发明不限于此。例如,根据绝缘层112B的位置,第一焊盘131B可以设置在绝缘层112B的下表面下方。
第二焊盘132B可以设置在绝缘层112B的上表面上。此外,连接部134B可以设置在绝缘层112B中。此时,本实施例中的绝缘层112B的厚度可以大于40μm。因此,通路部130B可以包括第三焊盘133-3,第三焊盘133-3额外地设置在连接部134B与第一焊盘131之间。
换言之,连接部134B的厚度比绝缘层112B的厚度小。
这里,绝缘层112B的厚度可以指从第一焊盘131B的上表面到第二焊盘132B的下表面的距离。
即,在比较例中,无论绝缘层的厚度如何,连接部设置在第一焊盘与第二焊盘之间。换言之,在比较例中,连接部形成为具有与绝缘层的厚度相同的厚度,绝缘层的厚度与第一焊盘和第二焊盘之间的距离对应。并且,在这种情况下,在连接部中产生诸如空洞区域的电镀缺陷。
因此,在本实施例中,在第一焊盘131B与连接部134B之间额外设置有第三焊盘133-3,以使连接部134B的厚度减少第三焊盘133-3的厚度。例如,即使绝缘层112B的厚度大于40μm时,连接部134B的厚度也可以小于20μm。换言之,连接部134B的厚度可以与绝缘层112B的厚度减去第三焊盘133-3的厚度得到的值对应。
这里,根据制造工艺能力,第三焊盘133-3可以具有大于20μm的厚度。因此,第三焊盘133-3可以具有与图6中的第三焊盘133-1和133-2不同的单层结构。即,第三焊盘133-3的厚度可以与图6中具有双层结构的第三焊盘133-1和133-2的厚度之和对应。
第一焊盘131B可以设置在绝缘层的一个表面上,以具有第一厚度T1。此外,第三焊盘133B可以设置在第一焊盘131B上,以具有比第一厚度T1大的第2-3厚度T2-3。此外,连接部134B可以设置在第三焊盘133上,以具有第四厚度T4。
在这种情况下,绝缘层112B可以具有大于40μm的第3-2厚度T3-2。优选地,绝缘层112B的厚度可以与从第一焊盘131B的上表面到第二焊盘132B的下表面的距离对应。
同时,第3-3焊盘133-3可以具有比第一焊盘131B的第一宽度W1小的第3-1宽度W3-1,并且可以设置在第一焊盘131上。在这种情况下,第3-3焊盘133-3的第3-1宽度W3-1可以与第一宽度W1相同。但是,随着第3-3焊盘133-3的宽度增加,可能发生电路图案中的信号损失。因此,第3-3焊盘133-3的宽度被设置为比第一焊盘131B的宽度小。
此外,连接部134B可以在上表面和下表面上具有不同的宽度。例如,连接部134B的宽度可以从上表面到下表面逐渐减小。
连接部134B的下表面的宽度可以形成为具有比第3-3焊盘133-3的第3-3宽度W3-3小的第四宽度W4。即,第3-3焊盘133-3可以在形成构成连接部134B的通路孔的过程中发挥止动件的作用,因此第3-3焊盘133-3可以形成为具有比连接部134B的下表面的第四宽度W4大的第3-3宽度W3-3。
此外,连接部134B的上表面可以具有比连接部134B的下表面的第四宽度W4大的第五宽度W5。
在这种情况下,电路图案120可以设置在绝缘层112B的下表面上,以与第一焊盘131B对应。优选地,第一焊盘131B可以是设置在绝缘层112B的下表面上的多个电路图案120中的一个。
因此,多个电路图案设置在绝缘层112B的下表面上。在这种情况下,构成通路部130B的电路图案可以具有包括第三焊盘133-3的两层结构,除此之外的剩余电路图案可以具有一层结构。换言之,第一焊盘131B可以是在设置在绝缘层112B的下表面上的电路图案120中在与连接部134B垂直重叠的区域中设置的电路图案。
在下文中,将描述根据实施例的电路板的制造方法。
图8至图14是按工序顺序示出图3所示的电路板的制造方法的视图。
首先,参考图8,制备第一绝缘层111,第一绝缘层111是在电路板的制造中的基础构件。例如,第一绝缘层111可以是芯绝缘层,但不限于此。
第一绝缘层111是在其上形成能够改变布线的电路的基板,并且可以包括由能够在表面上形成电路图案的绝缘材料制成的印刷电路板、布线板和绝缘基板全部。
在这种情况下,金属层(未示出)可以设置在第一绝缘层111的至少一个表面上。金属层可以是用于形成要设置在第一绝缘层111的表面上的电路图案的种子层。
金属层可以通过化学镀形成。或者,可以使用覆铜板(CCL:copper cladlaminate)。
当通过化学镀形成金属层时,可以对第一绝缘层111的表面赋予粗糙度,使得电镀顺利进行。
接着,在第一绝缘层111的表面上形成电路图案120。
在这种情况下,电路图案120设置在第一绝缘层111的表面上,并且可以包括用作信号传输布线的迹线以及直接连接到通路部的第一焊盘131。
接着,如图10所示,在设置于第一绝缘层111表面上的电路图案120的第一焊盘131上形成第三焊盘133。
此时,在形成第三焊盘133之前,确定要设置在第一绝缘层111之上或之下的第二绝缘层112或第四绝缘层114的厚度,并且可以基于第二绝缘层112或第四绝缘层114的所确定的厚度,选择性地形成第三焊盘133。
也就是说,根据第二绝缘层112或第四绝缘层114的厚度来确定是否形成第三焊盘133,当确定形成第三焊盘133时,其层数或厚度可以被确定。
接着,如图11所示,在第一绝缘层111的上部和下部上分别层叠第二绝缘层112和第四绝缘层114。
此后,如图12所示,分别在第一绝缘层111和第四绝缘层114中形成通孔(VH,或通路孔),以暴露第三焊盘133。
接下来,如图13所示,在通孔中填充金属材料,以形成与第三焊盘133直接连接的通路部连接部134。
形成连接部134的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任一种材料,并且可以使用化学镀、电解镀、丝网印刷、溅射、蒸发、喷墨和点胶中的任一种或组合来填充导电材料。
此外,在第二绝缘层112和第四绝缘层114的表面上形成与连接部134直接连接的第二焊盘132。
在这种情况下,可以根据绝缘层的厚度如下执行形成第三焊盘133的工序。例如,根据绝缘层的厚度,第三焊盘可以具有图4所示的第1-1实施例的结构,或者图5所示的第1-2实施例的结构,或者图6所示的第1-3实施例的结构,或者图7所示的第1-4实施例的结构。由于已经在上面详细描述了这一点,因此将省略对其的描述。
在下文中,将描述第二实施例的电路板。
图15是图示根据第二实施例的电路板的视图。
参考图15,电路板包括绝缘层1110、电路图案1120和通路部1130。由于绝缘层1110和电路图案1120已经在第一实施例中被详细描述,因此将省略其详细描述。
通路部1130可以包括第一焊盘1131、第二焊盘1132、树脂层1133和连接部1134。
在下文中,为了便于描述,将描述在多个绝缘层中的第二绝缘层1112中设置的通路部。
在这种情况下,在本实施例中,可以根据通路孔的内壁的表面粗糙度,在连接部1134与第二绝缘层1112之间设置树脂层1133。
即,连接部1134的外表面的表面粗糙度可以对应于与连接部1134接触的构造的表面粗糙度。
在这种情况下,当连接部1134直接形成在通路孔中时,连接部1134的表面粗糙度可以具有与通路孔的内壁的表面粗糙度对应的值。
这里,通路孔可以形成在第二绝缘层1112中。在这种情况下,玻璃纤维1112a可以被包括在第二绝缘层1112中,以确保第二绝缘层1112的强度。
此外,当在第二绝缘层1112中形成通路孔时,玻璃纤维1112a的一部分可以通过通路孔暴露。即,通路孔的内壁的表面粗糙度受到通过通路孔暴露的玻璃纤维1112a影响,因此具有大于零的值。例如,通路孔的内壁可以具有大于基准值的表面粗糙度。
因此,当构成通路部1130的连接部1134直接形成在通路孔中时,连接部1134的表面粗糙度具有与通路孔内壁的表面粗糙度对应的值,因此它可以具有大于基准值的值。
因此,在本实施例中,为了将通路孔的内壁的表面粗糙度保持在基本对应于零的值,在连接部1134与通路孔的内壁之间额外设置树脂层1133。此外,由于树脂层1133,通路孔内壁的表面粗糙度设置为具有接近于零的值。
即,在比较例中构成通路部的连接部的表面粗糙度具有与通路孔的内壁的表面粗糙度对应的值。比较例中的连接部的表面粗糙度受通过通路孔暴露的玻璃纤维影响,因此,当表面粗糙度大于基准值时,发生信号传输损失。
相比之下,本实施例中构成通路部1130的连接部1134的表面粗糙度可以具有与涂覆在通路孔的内壁上的树脂层1133的表面粗糙度对应的值,而不是与通路孔内壁的表面粗糙度对应的值。因此,本实施例中的连接部1134的表面粗糙度不受玻璃纤维1112a影响,因此具有接近于零的表面粗糙度值以最小化信号传输损耗。
图16是示出根据第2-1实施例的通路部的结构的视图,图17是示出根据第2-2实施例的通路部的结构的视图。
在这种情况下,图16至图17中的通路部1130的结构的实施例可以被设置在通路部1130中的树脂层1133的结构划分。
将参考图16至图17,详细描述本实施例中的通路部1130。
参考图16,电路板包括绝缘层1111和1112。
此外,通路部1130可以设置在绝缘层1111和1112中的任一个上。在下文中,在其上设置通路部1130的第二绝缘层1112将被描述为绝缘层。
通路部1130设置为穿过绝缘层1112。
为此,通路部1130包括设置在绝缘层1112的一个表面上的第一焊盘1131以及设置在绝缘层1112的另一表面上的第二焊盘1132。
第二焊盘1132可以设置在绝缘层1112的上表面上。此外,连接部1134可以设置在绝缘层1112中。
在这种情况下,在本实施例中,玻璃纤维1112a可以被包括在绝缘层1112中。
因此,树脂层1133可以设置在形成在绝缘层1112中的通路孔的内壁与构成通路部1130的连接部1134之间。树脂层1133可以通过填充通过通路孔暴露的玻璃纤维1122a来形成。
即,在本实施例中可以包括在形成通路孔的过程中填充通过通路孔暴露的玻璃纤维1122a的树脂层1133。树脂层1133可以包括与绝缘层1112相同的绝缘材料,但不限于此。然而,树脂层1133可以由低k树脂形成。此外,树脂层1133可以通过喷涂的方法涂覆在通路孔的内壁上,但实施例不限于此,并且树脂层1133可以形成为具有与以多种方式埋设通过通路孔暴露的玻璃纤维1122a的结构。
因此,可以在根据第2-1实施例的树脂层1133中埋设玻璃纤维1122a的部分1112b,玻璃纤维1122a的部分1112b通过绝缘层1112的通路孔突出。
换言之,玻璃纤维1122a被包括在绝缘层1112中。在这种情况下,玻璃纤维1122a包括设置在绝缘层1112中的第一部分以及设置在树脂层1133中的第二部分1112b。并且,由于连接部1134设置在树脂层1133上,所以其具有与树脂层1133的外表面的表面粗糙度对应的值。
同时,通路部1130可以包括设置在连接部1134与树脂层1133之间的金属层1135。
金属层1135可以是用于通过电解电镀方法形成连接部1134和第二焊盘1132的电镀种子层。
即,在比较例中,当包括电镀种子层时,电镀种子层设置在绝缘层的通路孔的内壁上,并且其表面粗糙度对应于通路孔的内壁的表面粗糙度。
相反,在本实施例中,树脂层1133形成于通路孔的内壁上。此外,由于金属层1135形成于所形成的树脂层1133上,因此金属层1135的表面粗糙度具有与树脂层1133的表面粗糙度对应的值,而不是具有与通路孔的内壁的表面粗糙度对应的值。
金属层1135可以设置在通路孔的内壁上以及绝缘层1112的上表面和下表面中的至少一个上。例如,金属层1135可以设置在绝缘层1112的上表面与第二焊盘1132之间。此外,虽然附图中未示出,但当第一焊盘1131具有在绝缘层1112的下表面下方突出的结构时,金属层1135也可以形成在绝缘层1112的下表面与第一焊盘1131之间。
树脂层1133的至少一部分可以与第一焊盘1131接触。例如,树脂层1133可以设置在通过通路孔暴露的第一焊盘1131上。在这种情况下,树脂层1133被设置为暴露第一焊盘1131的上表面的至少一部分,因此连接部1134和第一焊盘1131可以彼此电连接。
因此,第一焊盘1131的上表面具有与绝缘层1112接触的第一部分、与树脂层1133接触的第二部分、与金属层1135接触的第三部分以及与连接部1134接触的第四部分。
参考图17,电路板包括绝缘层1111和1112。
此外,通路部1130a可以设置在绝缘层1111和1112中的任一个上。
通路部1130a包括设置在绝缘层1112的一个表面上的第一焊盘1131a以及设置在绝缘层1112的另一表面上的第二焊盘1132a。
第二焊盘1132a可以设置在绝缘层1112的上表面上。此外,连接部1134a可以设置在绝缘层1112中。
在这种情况下,在本实施例中,玻璃纤维1112a可以被包括在绝缘层1112中。
因此,树脂层1133a可以设置在形成在绝缘层1112中的通路孔的内壁与构成通路部1130a的连接部1134a之间。树脂层1133a可以通过填充通过通路孔暴露的玻璃纤维1122a来形成。
即,在本实施例中,可以包括在形成通路孔的过程中填充通过通路孔暴露的玻璃纤维1122a的树脂层1133a。树脂层1133a可以包括与绝缘层1112相同的绝缘材料,但不限于此。然而,作为树脂层1133a,可以使用低k树脂。此外,树脂层1133a可以通过喷涂方法涂覆在通路孔的内壁上,但不限于此,树脂层1133a可以通过多种方式形成。
同时,与第2-1实施例不同,玻璃纤维1122a可以不设置在根据第2-2实施例的树脂层1133a中。
即,在第2-2实施例中,可以执行在形成树脂层1133a之前去除通过通路孔暴露的玻璃纤维1122a的工序,因此,可以不存在通过通路孔暴露的玻璃纤维1122a。因此,根据第2-2实施例,玻璃纤维1122a不设置在树脂层1133a中。
然而,在第2-2实施例中,在去除通过通路孔暴露的玻璃纤维1122a的过程中,通路孔的内壁可以具有预定曲率的曲率。因此,与通路孔的内壁接触的树脂层1133a的侧表面1133b可以形成为具有与通路孔的内壁对应的曲率的曲面。然而,与侧表面1133b相对的树脂层1133a的另一侧表面可以是平坦表面而不是曲面。即,树脂层1133a的另一侧表面可以是具有预定倾斜角的平面。
在这种情况下,第2-1实施例中的树脂层设置为埋设玻璃纤维1122a,因此其根据玻璃纤维1122a的暴露程度必须具有大于或等于特定水平的宽度。这里,随着树脂层的宽度增加,连接部1134的面积减小,这可能导致信号传输可靠性出现问题。因此,在第2-2实施例中,在形成树脂层1133a之前执行去除通过通路孔暴露的玻璃纤维1122a的工序,从而在去除玻璃纤维1122a之后形成树脂层1133a,以最小化树脂层1133a的宽度。
同时,通路部1130a可以包括设置在连接部1134a与树脂层1133a之间的金属层1135a。
金属层1135a可以是用于使用电解电镀方法形成连接部1134a和第二焊盘1132a的电镀种子层。
金属层1135a可以设置在通路孔的内壁上以及绝缘层1112的上表面和下表面中的至少一个上。例如,金属层1135a可以设置在绝缘层1112的上表面与第二焊盘1132a之间。此外,虽然附图未示出,但当第一焊盘1131a具有在绝缘层1112的下表面下方突出的结构时,金属层1135a也可以形成在绝缘层1112的下表面与第一焊盘1131a之间。
图18是示出根据第三实施例的电路板的视图,图19是示出根据第四实施例的电路板的视图。
然而,由于已经参考图4和图16描述了根据图18中基本示出的第三实施例的电路板,因此将省略其详细描述。即,图4中的通路部仅包括第三焊盘,图16中的通路部仅包括树脂层。或者,如图18所示,通路部可以包括第三焊盘和树脂层这两者。在这种情况下,根据绝缘层的厚度,第三焊盘可以具有图4至图7的结构中的任一种。
具体地,参考图18,在电路板中,通路部2130可以设置在绝缘层2111和2112中的任一个上。通路部2130设置为穿过绝缘层2112。
为此,通路部2130包括设置在绝缘层2112的一个表面上的第一焊盘2131以及设置在绝缘层2112的另一表面上的第二焊盘2132。
第二焊盘2132可以设置在绝缘层1112的上表面上。此外,连接部2134可以设置在绝缘层2112中。
在这种情况下,在本实施例中,玻璃纤维2112a可以被包括在绝缘层2112中。
因此,树脂层2133可以设置在形成在绝缘层2112中的通路孔的内壁与构成通路部2130的连接部2134之间。树脂层2133可以通过填充通过通路孔暴露的玻璃纤维2122a来形成。
此外,通路部2130可以包括设置在连接部2134与树脂层2133之间的金属层2135。
此外,通路部2130可以包括设置在第一焊盘1131与连接部2134之间的第三焊盘2136。第三焊盘2136的上表面可以被划分为与连接部2134接触的部分、与金属层2135接触的部分以及与树脂层2133接触的部分。
同样,由于已经参考图4和图17描述了根据图19中所示的第四实施例的电路板,因此将省略其详细描述。即,图4的通路部仅包括第三焊盘,图17的通路部仅包括树脂层。或者,如图1+所示,通路部可以包括第三焊盘和树脂层。在这种情况下,根据绝缘层的厚度,第三焊盘可以具有图4至图7的结构中的任一种。
参考图19,通路部2130a可以设置在绝缘层2111和2112中的任一个上。
通路部2130a包括设置在绝缘层2112的一个表面上的第一焊盘2131a以及设置在绝缘层2112的另一表面上的第二焊盘2132a。
第二焊盘2132a可以设置在绝缘层2112的上表面上。此外,连接部2134a可以设置在绝缘层2112中。
并且,在该实施例中,在形成树脂层2133a之前,可以执行去除通过通路孔暴露的玻璃纤维2122a的工序,因此可以不存在通过通路孔暴露的玻璃纤维2122a。因此,玻璃纤维2122a不设置在树脂层2133a中。
然而,通过去除通过通路孔暴露的玻璃纤维2122a的工序,通路孔的内壁可以具有预定曲率的曲率。因此,与通路孔的内壁接触的树脂层2133a的侧表面2133b可以形成为具有与通路孔的内壁对应的曲率的曲面。
此外,通路部2130a可以包括第三焊盘1136a和金属层1135a。
本实施例的电路板包括设置于绝缘层中的通路部。在这种情况下,通路部包括设置在绝缘层的一个表面上的第一焊盘、设置在绝缘层的另一表面上的第二焊盘以及设置在绝缘层中并连接第一焊盘和第二焊盘的连接部。在这种情况下,在该实施例中,为了解决取决于绝缘层的厚度的在连接部中产生的电镀缺陷问题,在连接部与第一焊盘之间设置额外的第三焊盘。在这种情况下,第三焊盘的厚度可以由绝缘层的厚度确定。另外,第三焊盘可以具有与第一焊盘相同的厚度,并且可以根据绝缘层的厚度而具有多层。因此,本实施例可以解决在形成于绝缘层中的通路孔的电镀过程中产生的诸如空洞等的电镀缺陷,从而可以提高电路板的可靠性。另外,实施例可以根据通路部的设计变化来确保电路板的设计自由度。
此外,在实施例的电路板中,通路部的表面粗糙度值可以具有基本接近于零的值。具体地,电路板的绝缘层包含玻璃纤维,因此在形成通路孔的过程中,玻璃纤维可能会通过通路孔暴露。并且,当在玻璃纤维暴露的状态下形成通路部的连接部时,连接部的表面粗糙度因玻璃纤维而增加,因此发生信号损失。因此,在本实施例中,在形成通路孔之后,在通路孔的内壁上形成树脂层。在这种情况下,树脂层可以覆盖通过通路孔暴露的玻璃纤维。此外,通路部的连接部形成在形成于通路孔内壁上的树脂层上。因此,本实施例的通路部的连接部的外表面具有与树脂层的表面粗糙度对应的值,其可以是基本接近于零的值。因此,在本实施例中,通过去除玻璃纤维通过绝缘层通路孔的内壁的暴露,连接部的表面粗糙度可以保持在接近零的值,从而可以最小化通过连接部产生的信号损失。
另外,本实施例可以最小化通路部的表面粗糙度,以最小化高频区域中的传输损耗,因此可以提供一种适用于使用高频频段的应用产品的电路板。
上述实施例中描述的特征、结构、效果等包含在至少一个实施例中,并不一定仅限于一个实施例。此外,每个实施例中示出的特征、结构、效果等可以由实施例所属领域的普通技术人员针对其他实施例进行组合或修改。因此,与这种组合和修改相关的内容应该被解释为包括在实施例的范围内。
以上,主要对实施例进行了说明,但其是示例性的,并不用于限制实施例。本实施例所属领域的普通技术人员应当理解,在不脱离本实施例的本质特征的情况下,可以举出许多以上未示出的修改或应用。例如,本实施例中具体示出的各部件都可以被修改或实施。此外,应当理解,与此类变化和应用相关的差异应包括在所附权利要求中阐述的本发明的范围内。

Claims (10)

1.一种电路板,包括:
绝缘层;以及
通路部,所述通路部设置在形成于所述绝缘层中的通路孔中,
其中,所述通路部包括:
第一焊盘,所述第一焊盘设置在所述绝缘层的下表面上;
第二焊盘,所述第二焊盘设置在所述绝缘层的上表面上;
第三焊盘,所述第三焊盘设置在所述通路孔中并且设置在所述第一焊盘上;以及
连接部,所述连接部设置在所述通路孔中并且设置在所述第二焊盘与所述第三焊盘之间。
2.根据权利要求1所述的电路板,其中,所述第三焊盘的厚度具有所述绝缘层的厚度的50%至80%的水平。
3.根据权利要求1所述的电路板,其中,与从所述第一焊盘的上表面到所述第二焊盘的下表面的距离对应的所述绝缘层的厚度超过20μm。
4.根据权利要求1所述的电路板,其中,所述第三焊盘具有比所述第一焊盘的宽度小的宽度。
5.根据权利要求4所述的电路板,其中,所述连接部包括上表面和下表面,所述连接部的所述下表面的宽度比所述连接部的所述上表面的宽度小,并且
其中,所述连接部的所述下表面的所述宽度比所述第三焊盘的所述宽度小。
6.根据权利要求3所述的电路板,其中,与从所述第一焊盘的所述上表面到所述第二焊盘的所述下表面的所述距离对应的所述绝缘层的所述厚度超过40μm,并且
其中,所述第三焊盘包括至少两层。
7.根据权利要求6所述的电路板,其中,与从所述第一焊盘的所述上表面到所述第二焊盘的所述下表面的所述距离对应的所述绝缘层的所述厚度超过40μm,并且
其中,所述第三焊盘的厚度比所述第一焊盘的厚度大。
8.根据权利要求1所述的电路板,其中,所述通路部包括:
树脂层,所述树脂层设置在所述绝缘层的所述通路孔的内壁上,并且
其中,所述连接部的侧表面与所述树脂层直接接触。
9.根据权利要求9所述的电路板,其中,所述绝缘层中包括玻璃纤维,并且
其中,通过所述通路孔暴露的所述玻璃纤维的至少一部分设置在所述树脂层中。
10.根据权利要求8所述的电路板,其中,所述通路孔的所述内壁包括曲面,并且
其中,所述树脂层包括与所述通路孔的所述内壁对应的曲面。
CN202180014139.XA 2020-01-14 2021-01-13 电路板 Pending CN115088395A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2020-0004717 2020-01-14
KR10-2020-0004718 2020-01-14
KR1020200004718A KR20210091499A (ko) 2020-01-14 2020-01-14 인쇄회로기판 및 이의 제조 방법
KR1020200004717A KR20210091498A (ko) 2020-01-14 2020-01-14 인쇄회로기판 및 이의 제조 방법
PCT/KR2021/000453 WO2021145662A1 (ko) 2020-01-14 2021-01-13 회로 기판

Publications (1)

Publication Number Publication Date
CN115088395A true CN115088395A (zh) 2022-09-20

Family

ID=76864506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180014139.XA Pending CN115088395A (zh) 2020-01-14 2021-01-13 电路板

Country Status (3)

Country Link
US (1) US20230066269A1 (zh)
CN (1) CN115088395A (zh)
WO (1) WO2021145662A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547443A (en) * 1983-11-14 1985-10-15 Atlantic-Richfield Company Unitary plate electrode
KR20000028796A (ko) * 1998-10-07 2000-05-25 고사이 아끼오 빌드업 방법용 열경화성 수지 조성물
KR100505658B1 (ko) * 2002-12-11 2005-08-03 삼성전자주식회사 MIM(Metal-Insulator-Metal)커패시터를 갖는 반도체 소자
KR100598264B1 (ko) * 2004-11-10 2006-07-07 삼성전기주식회사 스택형 비아를 구비한 인쇄회로기판 및 그 제조방법
KR20140030918A (ko) * 2012-09-04 2014-03-12 삼성전기주식회사 인쇄회로기판
KR102094473B1 (ko) * 2013-10-15 2020-03-27 삼성전자주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
KR102105402B1 (ko) * 2014-01-08 2020-04-29 삼성전기주식회사 다층 세라믹 기판 및 제조 방법
KR102149794B1 (ko) * 2018-11-26 2020-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20230066269A1 (en) 2023-03-02
WO2021145662A1 (ko) 2021-07-22

Similar Documents

Publication Publication Date Title
KR20210114196A (ko) 인쇄회로기판 및 이의 제조 방법
JP2023530107A (ja) 回路基板
CN116097910A (zh) 电路板
US12089329B2 (en) Printed circuit board comprising via portions
US20230217592A1 (en) Circuit board
CN115088395A (zh) 电路板
KR20220085274A (ko) 회로기판 및 이의 제조 방법
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20210091499A (ko) 인쇄회로기판 및 이의 제조 방법
JP2023511399A (ja) 回路基板
KR20220087049A (ko) 회로기판 및 이의 제조 방법
KR20220033829A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210091498A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210080833A (ko) 인쇄회로기판 및 이의 제조 방법
EP4152900A1 (en) Circuit board
US12108531B2 (en) Circuit board comprising via
EP4436322A1 (en) Circuit board and semiconductor package comprising same
US20240314937A1 (en) Circuit board
KR102667824B1 (ko) 회로기판 및 이를 포함하는 안테나 모듈
KR20210070024A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
JP2023521913A (ja) 回路基板
CN118044343A (zh) 电路板和包括该电路板半导体封装
CN117099488A (zh) 半导体封装
CN113491175A (zh) 电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination