CN116097910A - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN116097910A
CN116097910A CN202180056437.5A CN202180056437A CN116097910A CN 116097910 A CN116097910 A CN 116097910A CN 202180056437 A CN202180056437 A CN 202180056437A CN 116097910 A CN116097910 A CN 116097910A
Authority
CN
China
Prior art keywords
circuit pattern
outer layer
insulating layer
disposed
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180056437.5A
Other languages
English (en)
Inventor
韩姃恩
罗世雄
车俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN116097910A publication Critical patent/CN116097910A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

根据实施例的电路板包括：绝缘层，包括第一区域和第二区域；多个外层电路图案，设置在绝缘层的第一区域和第二区域的上表面上；以及阻焊剂，包括设置在绝缘层的第一区域上的第一部分和设置在绝缘层的第二区域上的第二部分，其中，第一部分包括至少部分具有曲面的上表面并暴露设置在绝缘层的第一区域上的外层电路图案的上表面，第二部分覆盖设置在绝缘层的第二区域上的外层电路图案的上表面，并且第一部分的上表面的至少一部分被设置为低于外层电路图案的上表面。

Description

电路板
技术领域
实施例涉及一种电路板，更具体地，涉及一种能够使用阻焊剂支撑和保护开口区域中的最外侧电路图案的电路板及其制造方法。
背景技术
随着电子元件的小型化、轻量化和集成化的加速，电路的线宽已被精细化。特别地，随着半导体芯片的设计规则以纳米级集成，安装有半导体芯片的封装基板或印刷电路板的电路线宽已被精细化到几微米以下。
为了提高印刷电路板的电路集成度，即减小电路线宽，提出了各种方法。为了防止在镀铜后形成图案的蚀刻步骤中电路线宽的损失，已经提出了半加成工艺(SAP)方法和改进的半加成工艺(MSAP)。
然后，在工业中使用了用于在绝缘层中嵌入铜箔以实现精细电路图案的嵌入式迹线基板(以下称为“ETS”)方法。在ETS方法中，不是在绝缘层的表面上形成铜箔电路，而是将铜箔电路以嵌入绝缘层中的形式来制造，因此不会因蚀刻而造成电路损耗，且有利于使电路间距精细化。
同时，近来，努力开发了改进的5G(第5代)通信系统或pre-5G通信系统以满足对无线数据业务的需求。这里，5G通信系统使用超高频(mmWave)频段(低于6GHz、28GHz、38GHz或更高频率)来实现高数据传输速率。
此外，为了在超高频段降低无线电波的路径损耗并且增加无线电波的传输距离，5G通信系统中开发了诸如波束赋形、大规模多输入多输出(massive MIMO)以及阵列天线的集成技术。考虑到其可能由频段内的波长的数百个有源天线组成，天线系统变得相对较大。
由于这种天线和AP模块被图案化或安装在印刷电路板上，因此印刷电路板上的低损耗非常重要。这意味着构成有源天线系统的多个基板，即天线基板、天线馈电基板、收发器基板和基带基板，应被集成到一个紧凑的单元中。
此外，如上所述应用于5G通信系统的电路板以轻薄和紧凑的趋势来制造，因此，电路图案也逐渐变得精细。
然而，包括常规精细电路图案的电路板具有设置在最外部的电路图案突出到绝缘层上方的结构，因此存在最外部的电路图案容易塌陷的问题。
发明内容
技术问题
实施例提供了一种具有新结构的电路板及其制造方法。
此外，实施例提供了一种能够使用阻焊剂支撑并且保护设置在SR开口区域中的最外侧电路图案的电路板及其制造方法。
此外，实施例提供了一种包括通过执行曝光和显影工艺在SR开口区域中暴露出电路图案的阻焊剂的电路板及其制造方法。
此外，实施例提供了一种包括在向上方向上具有表面凸起的阻焊剂的电路板及其制造方法。
所提出的实施例要解决的技术问题不限于上述技术问题，通过以下描述提出的实施例所属领域的技术人员可以清楚地理解未提及的其他技术问题。
技术方案
根据实施例的电路板包括：绝缘层，包括第一区域和第二区域；外层电路图案，设置在绝缘层的第一区域和第二区域的上表面上；以及阻焊剂，包括设置在绝缘层的第一区域上的第一部分和设置在绝缘层的第二区域上的第二部分；其中，阻焊剂的第一部分被设置为暴露设置在绝缘层的第一区域上的外层电路图案的上表面，阻焊剂的第二部分被设置为覆盖设置在绝缘层的第二区域上的外层电路图案的上表面，阻焊剂的第一部分的上表面的至少一部分被设置为低于外层电路图案的上表面，并且阻焊剂的第一部分的上表面具有凸出形状。
此外，阻焊剂的第一部分包括最高部分和最低部分，该最高部分具有阻焊剂的第一部分的上表面的最高高度，该最低部分具有阻焊剂的第一部分的上表面的最低高度，并且其中最低部分被设置为比最高部分更靠近外层电路图案。
此外，最高部分位于设置在多个外层电路图案中相邻外层电路图案之间的阻焊剂的上表面的中心区域，最低部分位于设置在相邻外层电路图案之间的阻焊剂的上表面的边缘区域，并且其中相邻外层电路图案之间的阻焊剂的上表面的高度从中心区域向边缘区域降低。
此外，最高部分的高度高于外层电路图案的高度，并且最低部分的高度低于外层电路图案的高度。
此外，最低部分的高度满足外层电路图案的高度的70％至95％的范围，并且最高部分的高度满足外层电路图案的高度的102％至120％的范围。
此外，最低部分的高度满足最高部分的高度的80％至97％的范围。
此外，阻焊剂的第二部分包括：在垂直方向上与外层电路图案重叠的2-1部分；以及在垂直方向上不与外层电路图案重叠的2-2部分，并且2-1部分的高度低于2-2部分的高度。
此外，阻焊剂的2-1部分的上表面具有凹入形状，阻焊剂的2-2部分的上表面具有凸出形状。
此外，绝缘层包括多个层，并且外层电路图案被设置为从多个层的最上侧绝缘层或最下侧绝缘层的表面突出。
此外，电路板还包括底漆层，该底漆层设置在绝缘层的上表面与阻焊剂的下表面或外层电路图案的下表面之间。
另一方面，根据实施例的电路板的制造方法包括：制造内层基板；在内层基板上形成最上侧绝缘层，该最上侧绝缘层具有设置在上表面的底漆层；在最上侧绝缘层的底漆层上形成外层电路图案；在底漆层和外层电路图案上形成阻焊层；对阻焊层进行部分曝光和显影以形成包括第一部分和第二部分的阻焊剂，其中，阻焊层包括第一部分和第二部分，该第一部分设置在与外层电路图案垂直重叠的区域中并形成在外层电路图案上，该第二部分设置在不与外层电路图案垂直重叠的区域中并形成在底漆层上，并且其中第二部分的高度高于第一部分的高度。
此外，绝缘层包括第一区域及第二区域，第一区域中设置有阻焊剂的第一部分，第二区域中设置有阻焊剂的第二部分，其中，阻焊剂的第一部分被设置为暴露设置在绝缘层的第一区域上的外层电路图案的上表面，阻焊剂的第二部分被设置为覆盖设置在绝缘层的第二区域上的外层电路图案的上表面，阻焊剂的第一部分的上表面的至少一部分被设置为低于外层电路图案的上表面，并且阻焊剂的第一部分的上表面具有凸出形状。
此外，阻焊剂的第一部分包括最高部分和最低部分，该最高部分具有阻焊剂的第一部分的上表面的最高高度，该最低部分具有阻焊剂的第一部分的上表面的最低高度，并且其中最低部分被设置为比最高部分更靠近外层电路图案。
此外，最高部分位于设置在多个外层电路图案中相邻外层电路图案之间的阻焊剂的上表面的中心区域，最低部分位于设置在相邻外层电路图案之间的阻焊剂的上表面的边缘区域，并且其中相邻外层电路图案之间的阻焊剂的上表面的高度从中心区域向边缘区域降低。
此外，最高部分的高度高于外层电路图案的高度，并且最低部分的高度低于外层电路图案的高度。
此外，最低部分的高度满足外层电路图案的高度的70％至95％的范围，并且最高部分的高度满足外层电路图案的高度的102％至120％的范围。
此外，最低部分的高度满足最高部分的高度的80％至97％的范围。
此外，阻焊剂的第二部分包括：在垂直方向上与外层电路图案重叠的2-1部分；以及在垂直方向上不与外层电路图案重叠的2-2部分，并且2-1部分的高度低于2-2部分的高度。
此外，阻焊剂的2-1部分的上表面具有凹入形状，阻焊剂的2-2部分的上表面具有凸出形状。
有益效果
实施例中的电路板是具有八层或更多层的多层结构的电路板并且包括外层电路图案，该外层电路图案设置在多层中的位于最上部的外绝缘层上并突出于外绝缘层的表面上方。在这种情况下，外层电路图案包括第一外层电路图案和第二外层电路图案，第一外层电路图案设置在作为未设置阻焊剂的开口区域的第一区域中，第二外层电路图案位于设置有阻焊剂的第二区域中。在这种情况下，第二外层电路图案可以被阻焊剂支撑和保护，但第一外层电路图案不具有能够支撑第一外层电路图案的支撑层，因此存在第一外层电路图案由于各种因素可能容易塌陷的问题。
因此，实施例允许不去除第一区域中的全部阻焊剂而残留，因此能够通过阻焊剂支撑和保护第一外层电路图案。据此，实施例能够通过使外层电路图案小型化来解决诸如第一区域中的第一外层电路图案的塌陷或摩擦的问题，从而提高产品可靠性。特别地，实施例能够解决诸如第一区域的第一外层电路图案的迹线的塌陷或摩擦的问题，从而提高产品的可靠性。
同时，实施例的阻焊剂包括设置在第一区域中的第一部分和设置在第二区域中的第二部分。在这种情况下，实施例的第一部分的上表面可以在向上方向上具有凸出的形状。例如，阻焊剂的第一部分的上表面的外部区域可以具有第四高度，并且阻焊剂的第一部分的上表面的内部区域可以具有大于第四高度的第五高度。也就是说，阻焊剂的第一部分的上表面可以包括具有最高高度的最高部分和具有最低高度的最低部分。此外，最低部分可以设置为比最高部分更靠近外层电路图案。因此，在实施例中，阻焊剂的第一部分的上表面可以具有凸出形状，因此可以增加阻焊剂的第一部分的表面积。因此，与另外设置在第一部分上的层(例如模制层)的接触表面增加，从而提高接合强度。此外，最低部分的高度小于第一外层电路图案的高度。因此，实施例可以防止阻焊剂的第一部分的一部分残留在第一外层电路图案的表面上，从而提高可靠性。此外，在实施例中，阻焊剂的第一部分的最高部分的高度大于第一外层电路图案的高度。因此，实施例可以允许通过阻焊剂的第一部分实现粘合构件的坝功能，从而提高可靠性。
此外，实施例的电路板可以应用于5G通信系统，因此，可以最小化高频的传输损耗，从而进一步提高可靠性。具体地，实施例的电路板可以在高频下使用并且可以减少波损。
附图说明
图1是示出根据比较例的通过SAP方法制造的电路板的视图。
图2是示出在比较例中通过ETS方法制造的电路板的视图。
图3是示出根据实施例的电路板的视图。
图4a是图3的区域B的放大图。
图4b是图4a的区域C的放大图。
图4c和图4d是示出实施例的保护层的各种修改示例的视图。
图5是示出根据实施例的第一区域和第二区域的视图。
图6是示出根据实施例的第二区域中的阻焊剂的高度差的视图。
图7至图14是按工序顺序示出根据实施例的电路板的制造方法的视图。
具体实施方式
在下文中，将参照附图详细描述在本说明书中公开的实施例，但是无论附图标记如何，相同或相似的部件由相同的附图标记表示，并且将省略其重复描述。以下描述中使用的部件后缀“模块”和“部分”只是考虑到创建说明书的容易程度而给出或混合在一起的，它们本身没有相互区分的含义或作用。此外，在描述本说明书中公开的实施例时，当确定相关公知技术的详细描述不必要地模糊本说明书中公开的实施例的主旨时，将省略其详细描述。此外，附图只是为了便于理解本说明书中所公开的实施例，本说明书所公开的技术范围不受附图的限制，其应当被理解为包括落入本发明的精神和范围内的所有修改、等同物和替换。
应当理解，尽管术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。
应当理解，当一个元件被称为“连接”或“结合”到另一个元件时，它可以直接连接或结合到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接结合”到另一个元件时，不存在中间元件。
如本文所用，单数表达包括复数表达，除非上下文另有明确指示。
应当理解，术语“包括”、“包含”或“具有”指定本说明书中公开的所述特征、整数、步骤、操作、元件、部件和/或其组的存在，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组的可能性。
在下文中，将参照附图详细描述本发明的实施例。
在描述实施例之前，将描述与实施例相比较的比较例。
图1是示出根据比较例的电路板的视图。
参照1(a)，根据比较例的电路板包括通过一般SAP方法制造的电路图案。
具体地，电路板包括绝缘层10、电路图案20和保护层30。
电路图案20分别设置在绝缘层10的上表面和下表面上。
在这种情况下，设置在绝缘层10的表面上的至少一个电路图案20包括精细电路图案。
在图1中，设置在绝缘层10的上表面上的电路图案20包括精细电路图案。精细电路图案包括作为信号传输布线的迹线21和用于安装芯片等的焊盘22。
在这种情况下，在实施例中，由于形成使用阻焊剂的支撑层来保护精细电路图案，因此将描述比较例中形成精细电路图案的区域中的结构。
此外，用于保护电路图案20的保护层30设置在绝缘层10的表面上。
在这种情况下，绝缘层10的上部区域包括设置有保护层30的第一区域和为未设置保护层30的开口区域的第二区域。
因此，设置在绝缘层10的上表面上的电路图案20的一部分被保护层30覆盖，其余部分未被保护层30覆盖而暴露于外部。
在这种情况下，与上述精细电路图案对应的迹线21和焊盘22设置在作为保护层30的开口区域的第二区域中。
例如，迹线21和焊盘22中的至少一个以15μm/15μm以下的宽度/间隔形成。
在这种情况下，当在保护层30的开口区域中形成的电路图案是宽度超过15μm的图案而不是精细电路图案时，电路图案可以抵抗外部冲击。
然而，如图1(b)所示，随着电路图案逐渐精细化，作为最外层的精细电路图案的迹线21和焊盘22的宽度和间隔逐渐减小，因此，当突出到绝缘层10的上表面上方的精细电路图案设置在作为保护层的开口区域的第二区域中时，存在精细电路图案由于外部冲击而容易塌陷的问题。
也就是说，如图1(b)的B所示，与最外层的精细电路图案对应的迹线21具有极其精细的图案形状，因此即使受到很小的外部冲击也容易发生塌陷或摩擦的问题。
同时，近来，通过使用ETS方法形成设置在保护层的开口区域中同时具有埋设在绝缘层中的结构的精细电路图案。
图2是示出比较例中通过ETS方法制造的电路板的视图。
参照图2，具体地，电路板包括绝缘层10A、电路图案20A和保护层30A。
电路图案20A分别设置在绝缘层10A的上表面和下表面上。
在这种情况下，设置在绝缘层10A的表面上的至少一个电路图案20A包括精细电路图案。
这里，当通过ETS方法形成电路图案时，首先形成的电路图案具有埋设在绝缘层10A中的结构。因此，当首先形成的电路图案形成为精细电路图案时，即使在比较例中，精细电路图案也可以具有精细电路图案埋设在绝缘层10A中的结构。
也就是说，通过ETS方法制造的电路板包括具有埋设在绝缘层10A的表面中的结构的精细电路图案。也就是说，精细电路图案包括作为信号传输布线的迹线21A和用于安装芯片等的焊盘22A。
此外，当通过上述ETS方法制造电路板时，由于精细电路图案具有埋设在绝缘层中的结构，所以可以保护精细电路图案免受外部冲击。
在这种情况下，对于图2所示的具有两层结构的基板(基于电路图案的层数)，通过ETS方法制造电路板没有大问题。然而，在通过ETS方法制造具有8层以上、特别是10层以上的电路板的情况下，制造该电路板的交付期至少需要2个月以上，因此存在生产率降低的问题。
此外，为了通过ETS方法制造埋设结构的精细电路图案，在多层电路板的制造工艺中应首先形成精细电路图案。此外，近来，为了应用于具有高集成度/高规格等的AP模块，需要具有八层至十层的电路板。在这种情况下，在ETS工序期间首先形成精细电路图案然后执行多层层叠工序的过程中，由于热应力等而对精细电路图案造成损坏，因此存在难以正常实现精细电路图案的问题。
此外，当通过ETS方法制造电路板时，需要单独设置ETS芯层。在这种情况下，当通过ETS方法制造电路板时，需要附加工序来最终去除ETS芯层。
此外，当通过ETS方法制造电路板时，存在当多个层层叠超过一定次数时由于累积公差导致产量降低的问题，因此，产品成本增加，并且存在围绕ETS芯层分别在两个表面上进行层叠工序时，由于应力导致图案损坏增加的问题。
此外，随着近年来5G技术的发展，对能反映这一点的电路板的兴趣也在增加。在这种情况下，为了应用5G技术，电路板应该具有较高的多层结构，因此，电路图案应该做得精细。然而，在比较例中，虽然可以形成精细图案，但存在不能稳定地保护精细图案的问题。
因此，实施例旨在提供一种能够解决设置在最外部的精细图案的可靠性问题的新结构的电路板及其控制方法。
图3是示出根据实施例的电路板的视图，图4a是图3的区域B的放大图，图4b是图4a的区域C的放大图，图4c和图4d是示出实施例的保护层的各种修改示例的视图，图5是示出根据实施例的第一区域和第二区域的视图，图6是示出根据实施例的第二区域中的阻焊剂的高度差的视图。
在图3和图4的描述之前，根据实施例的电路板可以具有多层结构。优选地，根据实施例的电路板可以具有基于电路图案的层数的十层或更多层的结构。然而，这仅仅是示例并且实施例不限于此。也就是说，实施例中的电路板的层数可以小于十层，或者，电路板的层数可以大于十层。
然而，实施例中的电路板是为了解决比较例中ETS方法的问题。在这种情况下，比较例中的ETS方法在制造具有八层或更多层的电路板时存在很多问题，因此，为了与其进行比较，将实施例描述为具有十层结构。
参照图3、图4a和图4b，电路板100包括绝缘层110。
优选地，电路板100可以包括第一至第九绝缘层111、112、113、114、115、116、117、118和119以实现十层结构。
在这种情况下，绝缘层110的第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114、第五绝缘层115、第六绝缘层116和第七绝缘层117可以是设置在层叠的绝缘层结构内部的内绝缘层，第八绝缘层118可以是设置在内绝缘层上的最上侧绝缘层(第一最外侧绝缘层)，第九绝缘层119可以是设置在内绝缘层下方的最下侧绝缘层(第二最外侧绝缘层)。
第一绝缘层111可以是设置在绝缘层110的层叠结构中心处的芯绝缘层。第二绝缘层112、第四绝缘层114、第六绝缘层116和第八绝缘层118可以是依次设置在第一绝缘层111上的上绝缘层。此外，第三绝缘层113、第五绝缘层115、第七绝缘层117和第九绝缘层119可以是依次设置在第一绝缘层111下方的下绝缘层。
绝缘层110可以是其上形成有能够改变布线的电子电路的基板，并且可以包括印刷电路板、布线板和由能够在其表面上形成电路图案的绝缘材料制成的绝缘基板中的全部。
例如，绝缘层110可以是刚性的或柔性的。例如，绝缘层110可以包括玻璃或塑料。具体地，绝缘层110可以包括化学钢化/半钢化玻璃(例如钠钙玻璃或铝硅酸盐玻璃等)，或者钢化或柔性塑料(例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)和聚碳酸酯(PC))等，或蓝宝石。
此外，绝缘层110可以包括光学各向同性膜。作为示例，绝缘层110可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光各向同性PC、光各向同性聚甲基丙烯酸甲酯(PMMA)等。
此外，绝缘层110中的至少一个可以部分弯曲同时具有曲面。也就是说，绝缘层110中的至少一个可以部分地具有平面并且可以部分地弯曲同时具有曲面。具体地，至少一个绝缘层110的端部可以弯曲同时具有曲面，或者弯曲或折弯同时具有随机曲率的表面。
此外，绝缘层110中的至少一个可以是具有柔性的柔性基板。此外，绝缘层110中的至少一个可以是弯曲的或弯折的基板。在这种情况下，绝缘层110中的至少一个可以基于电路设计形成用于连接电路元件的电气布线的布线布局，并且电导体可以设置在绝缘材料上。此外，电子部件可以安装在绝缘层110中的至少一个上，并且绝缘层110可以形成被配置为连接电子部件的布线以形成电路，并且除了用于电连接部件之外还可以机械地固定部件。
电路图案可以设置在绝缘层110的表面上。
也就是说，电路图案可以设置在构成绝缘层110的第一至第九绝缘层111、112、113、114、115、116、117、118和119的各个表面上。
这里，电路图案可以包括内层电路图案120以及外层电路图案130和140。内层电路图案120可以是设置在电路板的层叠结构中的绝缘层110内侧的电路图案，外层电路图案130和140可以是设置在电路板的层叠结构中的绝缘层110的最外侧的电路图案。
内层电路图案120可以包括第一电路图案121、第二电路图案122、第三电路图案123、第四电路图案124、第五电路图案125、第六电路图案126和第七电路图案127。
第一电路图案121可以设置在第一绝缘层111的上表面上，因此第一电路图案121可以被第二绝缘层112覆盖。第二电路图案122可以设置在第一绝缘层111的下表面上，因此第二电路图案122可以被第三绝缘层113覆盖。第三电路图案123可以设置在第二绝缘层112的上表面上，因此第三电路图案123可以被第四绝缘层114覆盖。第四电路图案124可以设置在第三绝缘层113的下表面上，因此第四电路图案124可以被第五绝缘层115覆盖。第五电路图案125可以设置在第四绝缘层114的上表面上，因此第五电路图案125可以被第六绝缘层116覆盖。第六电路图案126可以设置在第五绝缘层115的下表面上，因此第六电路图案126可以被第七绝缘层117覆盖。第七电路图案127可以设置在第六绝缘层116的上表面上，因此第七电路图案127可以被第八绝缘层118覆盖。第八电路图案128可以设置在第七绝缘层117的下表面上，因此第八电路图案128可以被第九绝缘层119覆盖。
可以在设置于绝缘层110最外侧的最外侧绝缘层的表面上设置外层电路图案。优选地，外层电路图案可以包括设置在第九绝缘层119的下表面上的下外层电路图案130，该第九绝缘层119设置在绝缘层110的最下部处。
此外，外层电路图案可以包括设置在第八绝缘层118的上表面上的上外层电路图案140，该第八绝缘层118设置在绝缘层110的最上部上。
在这种情况下，下外层电路图案130和上外层电路图案140中的至少一个可以形成为突出于绝缘层的表面的上方。优选地，下外层电路图案130可以形成为突出于第九绝缘层119的下表面的下方。此外，上外层电路图案140可以形成为突出于第八绝缘层118的上表面的上方。
也就是说，下外层电路图案130的上表面可以与第九绝缘层119的下表面位于同一平面上。此外，上外层电路图案140的下表面可以与设置在第八绝缘层180的上表面上的底漆层150的上表面位于同一平面上。
换句话说，底漆层150可以设置在第八绝缘层180的上表面和上外层电路图案140上。
也就是说，上外层电路图案140可以包括精细电路图案。优选地，上外层电路图案140可以是线宽为10μm以下且图案之间的间隔为10μm以下的精细电路图案。因此，当上外层电路图案140直接设置在第八绝缘层118上时，第八绝缘层118与上外层电路图案140之间的接触面积较小，因此可能发生上外层电路图案150与第八绝缘层118分离的情况。
因此，在实施例中，底漆层150设置在上外层电路图案140与第八绝缘层118之间。底漆层150可以提高上外层电路图案140与第八绝缘层118之间的接合力。底漆层150可以设置为完全覆盖第八绝缘层118的上表面。此外，上外层电路图案140可以部分地设置在底漆层150上。因此，实施例中的底漆层150的上表面可以包括与上外层电路图案140接触的第一部分和与稍后描述的阻焊剂160的下表面接触的第二部分。也就是说，当通过SAP工序形成上外层电路图案140时，底漆层150可以用于加强第八绝缘层118和上外层电路图案140之间的接合力。这样的底漆层150可以包括聚氨酯类树脂、丙烯酸树脂或有机硅类树脂，但实施例不限于此。
同时，图3中示出在第九绝缘层119与下外层电路图案130之间未设置底漆层，但是也可以在第九绝缘层119与下外层电路图案130之间形成底漆层。然而，下外层电路图案130可以不是精细电路图案，因此，可以选择性地省略第九绝缘层119与下外层电路图案130之间的底漆层。
所以，当精细电路图案设置在内层上时，由于电路图案被绝缘层110中的至少一个覆盖，因此可以省略底漆层。另一方面，在该实施例中，当精细电路图案设置在最外层上时，由于没有覆盖精细电路图案的绝缘层，所以设置底漆层150以提高精细电路图案与绝缘层之间的接合力。
在下文中，将描述上外层电路图案140由精细电路图案形成。然而，实施例不限于此，下外层电路图案130也可以由精细电路图案形成。显然，用于提高可靠性，例如加强接合力并且防止以下描述的上外层电路图案140塌陷的结构也可以应用于下外层电路图案130。
内层电路图案120、下外层电路图案130和上外层电路图案140可以是传输电信号的布线并且可以由具有高导电性的金属材料形成。为此，内层电路图案120、下外层电路图案130和上外层电路图案140可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。此外，内层电路图案120、下外层电路图案130和上外层电路图案140可以由包括选自具有优异的接合力的金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料的膏或焊膏形成。优选地，内层电路图案120、下外层电路图案130和上外层电路图案140可以由具有高导电性和较低成本的铜(Cu)形成。
内层电路图案120、下外层电路图案130和上外层电路图案140中的至少一个可以通过制造电路板的一般工艺形成，例如加成工艺、减成工艺、改进的半加成工艺(MSAP)、半加成工艺(SAP)等，这里将省略对其的详细描述。
优选地，下外层电路图案130和上外层电路图案140是设置在电路板的最外侧的最外侧电路图案，因此它们可以通过SAP(半加成工艺)方法形成。
同时，过孔V可以设置在绝缘层110中。过孔V设置在每个绝缘层中，因此过孔V可以用于将设置在不同层中的电路图案彼此电连接。
第一过孔V1可以设置在第一绝缘层111中。第一过孔V1可以将设置在第一绝缘层111的上表面上的第一电路图案121与设置在第一绝缘层111的下表面上的第二电路图案122电连接。
第二过孔V2可以设置在第二绝缘层112中。第二过孔V2可以将设置在第一绝缘层111的上表面上的第一电路图案121与设置在第二绝缘层112的上表面上的第三电路图案123电连接。
第三过孔V3可以设置在第三绝缘层113中。第三过孔V3可以将设置在第一绝缘层111的下表面上的第二电路图案122与设置在第三绝缘层113下表面上的第四电路图案124电连接。
第四过孔V4可以设置在第四绝缘层114中。第四过孔V4可以将设置在第二绝缘层111的上表面上的第三电路图案123与设置在第四绝缘层114的上表面上的第五电路图案125电连接。
第五过孔V5可以设置在第五绝缘层115中。第五过孔V5可以将设置在第三绝缘层113的下表面上的第四电路图案124与设置在第五绝缘层115的下表面上的第六电路图案126电连接。
第六过孔V6可以设置在第六绝缘层116中。第六过孔V6可以将设置在第四绝缘层114的上表面上的第五电路图案125与设置在第六绝缘层116的上表面上的第七电路图案127电连接。
第七过孔V7可以设置在第七绝缘层117中。第七过孔V7可以将设置在第五绝缘层115的下表面上的第六电路图案126与设置在第七绝缘层117的下表面上的第八电路图案128电连接。
第八过孔V1可以设置在第八绝缘层118中。第八过孔V8可以将设置在第六绝缘层116的上表面上的第七电路图案127与设置在底漆层150的上表面上的上外层电路图案140电连接。
第九过孔V9可以设置在第九绝缘层119中。第九过孔V9可以将设置在第七绝缘层117的下表面上的第八电路图案128与设置在第九绝缘层119的下表面上的下外层电路图案130电连接。
上述过孔V可以通过用金属材料填充在每个绝缘层中形成的通孔的内部来形成。
通孔可以通过机械加工、激光加工和化学加工中的任一种形成。当通过机械加工形成通孔时，可以使用例如铣削、钻孔和布线的方法，当通过激光加工形成时，可以使用UV或CO2激光方法，并且当通过化学加工形成通孔时，绝缘层110可以使用包括氨基硅烷、酮等的化学品来开口。
同时，激光加工是一种将光能集中在表面上来使部分材料熔化和蒸发以形成所需形状的切割方法。可以轻松加工通过计算机程序形成的复杂成型，并且可以加工其他方法难以切割的复合材料。
此外，激光加工可以具有至少0.005mm的切割直径，并且可以加工的厚度范围很广。
优选使用钇铝石榴石(YAG)激光或CO2激光或紫外(UV)激光作为激光加工钻。YAG激光是既可以加工铜箔层又可以加工绝缘层的激光，CO2激光是只能加工绝缘层的激光。
当形成通孔时，可以通过用导电材料填充通孔的内部来形成第一至第九过孔V1、V2、V3、V4、V5、V6、V7、V8和V9。形成第一至第九过孔V1、V2、V3、V4、V5、V6、V7、V8和V9的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任何一种材料，导电材料可以通过化学镀、电解镀、丝网印刷、溅射、蒸镀、喷墨、点胶中的任意一种或其组合来填充。
同时，保护层可以设置在电路板100的最外侧。优选地，第一保护层160可以设置在第八绝缘层118上(优选地，在底漆层150上)。此外，第二保护层175可以设置在第九绝缘层119的下方。
第一保护层160和第二保护层175可以使用阻焊剂(SR)、氧化物和Au中的任一种或多种由至少一层形成。优选地，第一保护层160和第二保护层175可以是阻焊剂。
同时，第一保护层160设置在底漆层150上。第一保护层160可以用于支撑设置在底漆层150上的上外层电路图案140并保护上外层电路图案140的表面。
也就是说，第一保护层160可以与设置在底漆层150上的上外层电路图案140部分重叠。第一保护层160的面积可以小于第八绝缘层118的面积。第一保护层160的面积可以小于底漆层150的面积。第一保护层160部分或整体设置在底漆层150和上外层电路图案140上，因此第一保护层160可以包括暴露上外层电路图案140的表面的开口区域。
具体地，第一保护层160包括孔形开口区域。也就是说，第一保护层160的开口区域可以垂直地重叠第一区域R1以暴露第一区域R1。
第一区域R1可以是底漆层150和第二外层电路图案140的上部区域中未设置第一保护层160的区域(即，第一保护层的开口区域)。
也就是说，第一区域R1可以是未设置第一保护层160的区域以将上外层电路图案140电连接至诸如芯片的部件。因此，设置在第一区域R1上的上外层电路图案140可以在不存在保护其的保护层的状态下暴露于外部。
具体地，上电路图案140包括安装有芯片器件的器件安装焊盘、用作与外部板连接的管芯(die)的芯焊盘(core pad)或BGA焊盘、作为信号传输布线的迹线，并且设置在第一区域R1上。此外，第一保护层160具有开口区域，其暴露与第一区域R1中的器件安装焊盘、芯焊盘和BGA焊盘对应的上外层电路图案140的表面。
也就是说，电路板包括第一区域R1和第二区域R2。第一区域R1是上外层电路图案140的表面应该通过第一保护层160暴露的开口区域，第二区域R2可以是上外层电路图案140的表面被第一保护层160覆盖的埋设区域。
第一区域R1是上外层电路图案140中与诸如芯片的部件电连接的第一焊盘142、迹线141以及与用作接合到外部板的管芯的芯焊盘或BGA焊盘对应的第二焊盘(未示出)所在的区域。
此外，如上所述设置在第一区域R1中的上外层电路图案140可能由于各种因素而存在诸如塌陷或摩擦的可靠性问题。此外，上外层电路图案140的迹线141为精细电路图案，因此上外层电路图案140具有10μm以下的线宽和10μm以下的间距，并且设置在底漆层150上。因此，设置在第一区域R1上的迹线141可能因各种小的外部冲击而存在容易塌陷或摩擦的问题。
因此，在实施例中，为了提高设置在第一区域R1上的上外层电路图案140的可靠性，第一保护层160形成在与第一区域R1对应的底漆层150上。
也就是说，第一保护层160可以设置在底漆层150的上表面的未设置上外层电路图案140的区域中。例如，第一保护层160可以设置在底漆层150的上表面上，因此第一保护层160可以设置在第一区域R1上的上外层电路图案140之间。
在这种情况下，上外层电路图案140包括形成在第一区域R1中的第一外层电路图案和形成在第二区域R2中的第二外层电路图案。
此外，底漆层150的上表面可以包括与第一区域R1对应的第一上表面和与第二区域R2对应的第二上表面。
在这种情况下，第一保护层160可以整体设置在底漆层150上而不划分第一区域R1和第二区域R2。也就是说，第一保护层160可以分别设置在第一外层电路图案之间的区域和第二外层电路图案之间的区域中。
因此，第一保护层160包括设置在第一区域R1中的第一部分和设置在第二区域R2中的第二部分。
在这种情况下，第一保护层160可以针对每个区域具有不同的高度。
在第一区域R1中，上外层电路图案140的表面应暴露于外部，在第二区域R2中，上外层电路图案140的表面应覆盖有保护层。
第一保护层160可以包括设置在第一区域R1中的第一部分和设置在第二区域R2中的第二部分。此外，第一部分和第二部分可以具有不同的高度。
例如，设置在第一区域R1中的第一部分的上表面可以设置为低于设置在第二区域R2中的第二部分的上表面。
此外，第二部分的上表面可以设置为高于第一部分的上表面。
在这种情况下，第一保护层160的上表面可以具有曲线。
例如，第一保护层160的上表面可以在与上外层电路图案140垂直重叠的区域中具有朝向向下方向凹入的形状。例如，第一保护层160的上表面可以在沿垂直方向不与上外层电路图案140重叠的区域中具有朝向向上方向凹入的形状。
换言之，与上外层电路图案140重叠的区域中的第一保护层160的上表面的高度可以小于不与上外层电路图案140重叠的区域中的高度。
在这种情况下，第一保护层160包括设置在第一区域R1中的第一部分和设置在第二区域R2中的第二部分。此外，第一保护层160的第一部分暴露出第一外层电路图案。因此，第一保护层160的第一部分可以选择性地设置在沿垂直方向不与第一外层电路图案重叠的区域中。因此，第一保护层160的第一部分可以具有上表面朝向向上方向凸出的形状。例如，第一保护层160的第一部分可以设置在多个第一外层电路图案中的多个相邻的第一外层电路图案之间。
同时，第一保护层160的第二部分覆盖第二外层电路图案。因此，第一保护层160的第二部分包括设置在与第二外层电路图案140垂直重叠的区域中的2-1部分以及除了2-1部分之外的2-2部分。此外，第一保护层160的2-1部分可以具有朝向向下方向凹入的形状。此外，第一保护层160的2-2部分可以具有朝向向上方向凸出的形状。
在下文中，将详细描述第一保护层160。
第一保护层160可以设置在底漆层150上。第一保护层160是阻焊剂。
第一保护层160可以设置在底漆层150上的上外层电路图案140之间。也就是说，上外层电路图案140以规则间隔设置在底漆层150上。此外，第一保护层160可以设置在底漆层150的上表面的未设置上外层电路图案140的区域上。此外，第一保护层160可以选择性地设置在上外层电路图案140上。
在下文中，第一保护层160将被描述为阻焊剂160。
阻焊剂160可以设置在底漆层150的上表面的未设置上外层电路图案140的区域上。
因此，阻焊剂160的下表面可以直接接触底漆层150的上表面。此外，阻焊剂160可以具有与上外层电路图案140直接接触的结构。
例如，设置在第一区域R1中的阻焊剂160的第一部分可以直接接触上外层电路图案140的侧表面的一部分。
此外，设置在第二区域R2中的阻焊剂160的第二部分可以直接接触上外层电路图案140的侧表面。此外，设置在第二区域R2中的阻焊剂160的第二部分可以直接接触上外层电路图案140的上表面。也就是说，设置在第二区域R2中的阻焊剂160的第二部分以预定高度突出到上外层电路图案140的上表面的上方，并且阻焊剂160的第二部分可以设置为覆盖上外层电路图案140。详细地，设置在第二区域R2中的阻焊剂160的第二部分可以设置为包围上外层电路图案140的侧表面和上表面。
在这种情况下，阻焊剂160可以针对每个部分具有不同的高度。这里，阻焊剂160的每个部分的高度可以由上外层电路图案140的高度来确定。
上外层电路图案140可以以第一高度H1设置在绝缘层110上。在这种情况下，绝缘层110可以指设置在多个绝缘层的最上侧的绝缘层。然而，在下文中，为了描述方便，将其描述为绝缘层110。同时，底漆层150可以设置在绝缘层110与上外层电路图案140之间。在这种情况下，上外层电路图案140可以以第一高度H1设置在底漆层150上。此外，以下描述的“高度”可以对应于“厚度”。
上外层电路图案140的第一高度H1可以是12μm±2μm。例如，上外层电路图案140的第一高度H1可以在10μm至14μm的范围内。
阻焊剂160的第二部分可以以预定高度设置在上外层电路图案140上。在这种情况下，阻焊剂160的第二部分可以根据位置而具有不同的高度。也就是说，阻焊剂160的第二部分的上表面可以是曲面、圆面或凹凸表面而不是平坦表面。
在这种情况下，阻焊剂160的第二部分被设置为覆盖上外层电路图案140以稳定地保护上外层电路图案140。在这种情况下，阻焊剂160的第二部分的高度可以为7μm至17μm。当阻焊剂160的第二部分的高度小于7μm时，埋设在阻焊剂160的第二部分中的上外层电路图案140不能稳定地受到保护而免受各种因素的影响。此外，当阻焊剂160的第二部分的高度大于17μm时，电路板的整体厚度会增加。此外，当第二部分的高度大于17μm时，电路板的制造成本会增加。
在这种情况下，如上所述，阻焊剂160的第二部分包括2-1部分和2-2部分。在这种情况下，阻焊剂160的2-1部分的最高部分160-2可以具有第二高度H2。此外，阻焊剂160的2-2部分的最低部分160-1可以具有第三高度H3。在这种情况下，第二高度H2和第三高度H3中的每一个可以在7μm至17μm的范围内。
同时，第二高度H2与第三高度H3之间的差值ΔH可以在1μm至7μm的范围内。例如，第三高度H3可以在第二高度H2的80％和97％之间的范围内。例如，第三高度H3可以在第二高度H2的85％和95％之间的范围内。第三高度H3可以在第二高度H2的88％和92％之间的范围内。
同时，阻焊剂160的第一部分可以设置在第一区域R1中。优选地，阻焊剂160的第一部分可以设置在位于上外层电路图案140的第一区域R1中的第一外层电路图案之间。
在这种情况下，阻焊剂160的第一部分的上表面可以具有朝向向上方向的凸出形状。即，如图4b所示，阻焊剂160的第一部分的上表面的一部分可以设置为高于第一外层电路图案的上表面。此外，阻焊剂160的上表面的一部分可以设置为低于第一外层电路图案的上表面。例如，阻焊剂160的第一部分的上表面的最低部分可以具有小于第一高度H1的第四高度H4。例如，阻焊剂160的第一部分的上表面的最高部分可以具有大于第一高度H1的第五高度H5。在这种情况下，第四高度H4可以是第一高度H1的70％至95％。例如，第四高度H4可以是第一高度H1的75％至90％。在这种情况下，第四高度H4可以是第一高度H1的75％至88％。当第四高度H4小于第一高度H1的70％时，第一外层电路图案可能无法被第一部分稳定地支撑。当第四高度H4大于第一高度H1的95％时，部分阻焊剂可能残留在第一外层电路图案的表面上，因此可能出现可靠性问题。
同时，第五高度H5可以是第一高度H1的102％至120％。第五高度H5可以是第一高度H1的105％至118％。第五高度H5可以是第一高度H1的108％至115％。当第五高度H5小于第一高度H1的102％时，不能实现稍后将描述的第一部分的坝功能。此外，当第五高度H5大于第一高度H1的120％时，第四高度H4增大。因此，阻焊剂160可能残留在第一外层电路图案的表面上，因此可能出现可靠性问题。同时，第四高度H4可以是位于边缘区域中的阻焊剂160的第一部分的上表面的一部分的高度。例如，第四高度H4可以是阻焊剂160的第一部分的边缘部分的高度。也就是说，阻焊剂160的第一部分的上表面的高度可以随着其接近第一外层电路图案而减小，并且阻焊剂160的第一部分的上表面的高度可以随着与第一外层电路图案的距离增加而增加。因此，阻焊剂160可以在第一部分的上表面的中心区域中具有最高的第五高度H5，但不限于此。然而，与最高部分相比，具有第四高度H4的阻焊剂160的第二部分的最低部分可以设置为与第一外层电路图案相邻。
同时，第四高度H4和第五高度H5之间的差值可以具有1μm至7μm的范围。例如，第四高度H4可以具有第五高度H5的80％至97％的范围。例如，第四高度H4可以具有第五高度H5的85％至95％的范围。第四高度H4可以具有第五高度H5的88％至92％的范围。
同时，光阻焊膜可以用作阻焊剂160。阻焊剂160可以具有树脂和填料混合的结构。
例如，阻焊剂160可以包括诸如BaSO4、SiO2或滑石的填料，并且填料的含量可以在20重量％至35重量％的范围。
在这种情况下，当阻焊剂160中包含的填料的含量小于20重量％时，上外层电路图案140可能无法被阻焊剂160稳定地保护。此外，当阻焊剂160中包含的填料的含量大于35重量％时，在阻焊剂160的显影工序中部分填料可能残留在上外层电路图案140上，因此，出现可靠性问题或者必须另外执行去除填料的工序。
同时，实施例中的阻焊剂160的第二部分的上表面是未曝光和显影的部分。
此外，阻焊剂160的第一部分的上表面是曝光和显影的部分。
因此，一部分填料可以暴露于阻焊剂160的第一部分的上表面。然而，填料可以不直接暴露于阻焊剂160的第二部分的上表面。
因此，阻焊剂160的第一部分的表面粗糙度可以不同于阻焊剂160的第二部分的表面粗糙度。例如，第一部分的表面粗糙度可以大于阻焊剂160的第二部分的表面粗糙度。
同时，如上所述，第一外层电路图案包括焊盘。此外，在焊盘上设置用于器件安装的诸如焊球的粘合构件。在这种情况下，在实施例中，阻焊剂160的第一部分的上表面的一部分设置为高于第一外层电路图案的上表面。因此，阻焊剂160的第一部分可以起到支撑设置在第一区域中的第一外层电路图案的作用，并且阻焊剂160的第一部分可以起到坝的作用，以固定设置在第一外层电路图案中的粘合构件的位置。
同时，如图4c所示，可以选择性地改变阻焊剂160a的最高部分和最低部分的高度。
也就是说，阻焊剂160a的最低部分的高度可以具有等于第一外层电路图案的高度H1的4'高度H4'。此外，阻焊剂160a的最高部分的高度可以具有大于第一外层电路图案的高度H1的5'高度H5'。然而，由于如上所述最低部分的高度等于第一高度H1，所以阻焊剂可能残留在第一外层电路图案上，因此可能需要去除阻焊剂的附加工序。
如图4d所示，可以选择性地改变阻焊剂160b的最高部分和最低部分的高度。
也就是说，阻焊剂160b的最低部分的高度可以具有小于第一外层电路图案的高度H1的4”高度H4”。此外，阻焊剂160b的最高部分的高度可以具有小于第一外层电路图案的高度H1的5”高度H5”。然而，如上所述，当最高部分的5”高度H5”小于第一高度H1时，4”高度H4”也相应减小，因此，在实施例中在支撑功能方面可能出现问题。另外，如上所述，当最高部分的5”高度H5”小于第一高度H1时，设置在第一外层电路图案上的粘合构件的坝功能无法实现，因此，可靠性问题可能发生，因为在设置有粘合构件的状态下粘合构件的位置发生变化。
因此，在实施例中，如图4b所示，阻焊剂160的最高部分的高度大于第一外层电路图案的高度，阻焊剂160的最低部分的高度小于第一外层电路图案的高度。
实施例中的电路板是具有八层或更多层的多层结构的电路板并且包括外层电路图案，该外层电路图案设置在多层中的位于最上部的外绝缘层上并突出于外绝缘层的表面上方。在这种情况下，外层电路图案包括第一外层电路图案和第二外层电路图案，第一外层电路图案设置在作为未设置阻焊剂的开口区域的第一区域中，第二外层电路图案位于设置有阻焊剂的第二区域中。在这种情况下，第二外层电路图案可以被阻焊剂支撑和保护，但第一外层电路图案不具有能够支撑第一外层电路图案的支撑层，因此存在第一外层电路图案可能由于各种因素而容易塌陷的问题。
因此，实施例允许不去除第一区域中的全部阻焊剂而残留，因此能够通过阻焊剂支撑和保护第一外层电路图案。据此，实施例能够通过使外层电路图案小型化来解决诸如第一区域中的第一外层电路图案的塌陷或摩擦的问题，从而提高产品可靠性。特别地，实施例能够解决诸如第一区域的第一外层电路图案的迹线的塌陷或摩擦的问题，从而提高产品的可靠性。
同时，实施例的阻焊剂包括设置在第一区域中的第一部分和设置在第二区域中的第二部分。在这种情况下，实施例的第一部分的上表面可以在向上方向上具有凸出的形状。例如，阻焊剂的第一部分的上表面的外部区域可以具有第四高度，并且阻焊剂的第一部分的上表面的内部区域可以具有大于第四高度的第五高度。也就是说，阻焊剂的第一部分的上表面可以包括具有最高高度的最高部分和具有最低高度的最低部分。此外，最低部分可以设置为比最高部分更靠近外层电路图案。因此，在实施例中，阻焊剂的第一部分的上表面可以具有凸出形状，因此可以增加阻焊剂的第一部分的表面积。因此，与另外设置在第一部分上的层(例如模制层)的接触表面增加，从而提高接合强度。此外，最低部分的高度小于第一外层电路图案的高度。因此，实施例可以防止阻焊剂的第一部分的一部分残留在第一外层电路图案的表面上，从而提高可靠性。此外，在实施例中，阻焊剂的第一部分的最高部分的高度大于第一外层电路图案的高度。因此，实施例可以允许通过阻焊剂的第一部分实现粘合构件的坝功能，从而提高可靠性。
此外，实施例的电路板可以应用于5G通信系统，因此，可以最小化高频的传输损耗，从而进一步提高可靠性。具体地，实施例的电路板可以在高频下使用并且可以减少波损。
同时，在实施例中，在如上所述形成阻焊剂160时，可以使用各种方法从第一区域R1去除阻焊剂160的一部分。例如，可以通过物理工艺或化学工艺去除阻焊剂160的一部分。例如，可以通过诸如等离子或喷砂(blasting)的工艺去除阻焊剂160。
然而，在通过物理工艺或化学工艺去除阻焊剂160时，上外层电路图案140也在物理工艺或化学工艺的过程中被去除，使得上外层电路图案140变形。例如，上外层电路图案140的横截面可以具有三角形形状，因为在去除阻焊剂160期间其一部分被一起去除。此外，当上外层电路图案140的上部具有三角形形状时，诸如焊球的粘合构件不能稳定地安置在上外层电路图案140上，这可能导致可靠性问题。此外，需要昂贵的设备来通过物理或化学工艺去除保护层，这可能增加制造成本。
另一方面，在实施例中，阻焊剂160可以通过利用曝光和显影工序应用薄化工艺而被去除，以具有针对每个区域的期望高度。此外，在曝光和显影工序中，上外层电路图案140不会发生变形，并且上外层电路图案140的横截面形状可以保持矩形形状。
图7至图14是按工序顺序示出根据实施例的电路板的制造方法的视图。
参照图7，在实施例中，首先，可以执行用于制造电路板100的内部的制造内层基板100-1的工序。
将简要描述用于制造内层基板100-1的工序。
内层基板100-1可以包括一个绝缘层，或者可替代地，可以包括多个绝缘层。
图7中示出了内层基板100-1具有包含七层的绝缘层结构，但实施例不限于此。例如，内层基板100-1可以包括少于七层或者多于七层的绝缘层。
内层基板100-1可以包括除设置在电路板100的最外层上的绝缘层之外的其余绝缘层。例如，内层基板100-1可以包括设置在电路板100的最上部的绝缘层和除了设置在电路板100的最下部的绝缘层之外的其余绝缘层。
简单描述内层基板100-1的制造工序，首先，制备第一绝缘层111。
然后，在制备第一绝缘层111时，在第一绝缘层111中形成第一过孔V1，并且在第一绝缘层111的上表面和下表面上分别形成第一电路图案121和第二电路图案122。
之后，在第一绝缘层111上形成第二绝缘层112，并且在第一绝缘层111的下方形成第三绝缘层113。
接下来，在第二绝缘层112中形成第二过孔V2，并且在第二绝缘层112的上表面上形成第三电路图案123。此外，在第三绝缘层113中形成第三过孔V3，并且在第三绝缘层113的下表面的下方形成第四电路图案124。
之后，在第二绝缘层112上形成第四绝缘层114，并且在第三绝缘层113的下方形成第五绝缘层115。
接下来，在第四绝缘层114中形成第四过孔V4，并且在第四绝缘层114的上表面上形成第五电路图案125。此外，在第五绝缘层115中形成第五过孔V5，并且在第五绝缘层115的下表面的下方形成第六电路图案126。
之后，在第四绝缘层114上形成第六绝缘层116，并且在第五绝缘层115的下方形成第七绝缘层117。
接下来，在第六绝缘层116中形成第六过孔V6，在第六绝缘层116的上表面上形成第七电路图案127。此外，在第七绝缘层117中形成第七过孔V7，并且在第七绝缘层117的下表面的下方形成第八电路图案128。
由于制造内层基板100-1的工艺是本发明所属技术领域中的公知技术，因此将省略对其的详细描述。
参照图8，当制造内层基板100-1时，在内层基板100-1的上表面上形成对应于第一最外绝缘层的第八绝缘层118。此外，在内层基板100-1的下表面的下方形成对应于第二最外绝缘层的第九绝缘层119。
在这种情况下，当第八绝缘层118与第九绝缘层119层叠时，底漆层150可以分别设置在第八绝缘层118的上表面和第九绝缘层119的下表面上，并且金属层155可以设置在底漆层150上。金属层155可以用于使第八绝缘层118和第九绝缘层119平坦化以具有均匀的高度。例如，可以设置金属层155以提高第八绝缘层118和第九绝缘层119的层叠可靠性。
底漆层150可以用于增加分别设置在第八绝缘层118和第九绝缘层119上和下方的下外层电路图案130与上外层电路图案140之间的接合力。也就是说，当在没有底漆层150的情况下设置下外层电路图案130和上外层电路图案140时，第八绝缘层118与上外层电路图案140之间的接合力低，因此它们可能彼此分开。
同时，图8中示出了底漆层150分别设置于第八绝缘层118的上表面和第九绝缘层119的下表面上，但实施例不限于此。例如，底漆层150可以选择性地设置在其上要设置精细电路图案的绝缘层的表面上。也就是说，在仅下外层电路图案130为精细电路图案的情况下，底漆层150可以仅设置在第九绝缘层119的下表面上。此外，在仅上外层电路图案140为精细电路图案的情况下，底漆层150可以仅设置在第八绝缘层118的上表面上。另外，当下外层电路图案130和上外层电路图案140均为精细电路图案时，底漆层150可以设置在第八绝缘层118的上表面和第九绝缘层119的下表面两者上。
参照图9，当设置第八绝缘层118和第九绝缘层119时，通孔VH分别形成在第八绝缘层118和第九绝缘层119中。在这种情况下，通孔VH不仅可以分别形成在第八绝缘层118和第九绝缘层119中，而且可以分别形成在底漆层150和金属层155中。
接下来，参照图10，当形成通孔VH时，可以执行去除设置在底漆层150上的金属层155的蚀刻工序。例如，在形成通孔VH之后，可以执行闪刻工艺以去除金属层155，从而可以执行用于暴露底漆层150的表面的工序。
接下来，参照图11，可以执行用于填充通孔VH的过孔V成型工序，因此可以在第八绝缘层118的上表面上形成上外层电路图案140，并且可以在第九绝缘层119的下表面上形成下外层电路图案130。在这种情况下，在实施例中，示出了下外层电路图案130是一般电路图案而不是精细电路图案，但实施例不限于此，并且下外层电路图案130以及第二外层电路图案可以是精细电路图案。因此，当下外层电路图案130是一般电路图案时，可以省略第九绝缘层119与下外层电路图案130之间的底漆层150。
上外层电路图案140设置在第八绝缘层118的上表面上。在这种情况下，设置在第八绝缘层118上表面上的上外层电路图案140包括设置在第一保护层160的开口区域R1中的一部分和设置在第一保护层160的布置区域R3中的一部分。此外，可以在区域R1和R2中的每一个中设置作为用于信号传输的布线的迹线和焊盘。
详细地，迹线141和第一焊盘142可以设置在第一区域R1中。第一焊盘142可以是安装有器件的安装焊盘。此外，第二焊盘(未示出)可以设置在第一区域R1中。第二焊盘可以是BGA焊盘或芯焊盘。特别地，第二焊盘可以具有大于第一焊盘142的宽度。
接下来，在实施例中，阻焊剂160(第一保护层)设置在底漆层150上以覆盖上外层电路图案140。在这种情况下，阻焊层可以设置在第一区域R1和第二区域R2两者中，并且可以形成为高度大于上外层电路图案140的高度。
具体地，上外层电路图案140可以以第一高度H1设置在绝缘层110上。在这种情况下，绝缘层110可以指设置在多个绝缘层的最上侧的绝缘层。然而，在下文中，为了描述方便，将其描述为绝缘层110。同时，底漆层150可以设置在绝缘层110与上外层电路图案140之间。在这种情况下，上外层电路图案140可以以第一高度H1设置在底漆层150上。此外，以下描述的“高度”可以对应于“厚度”。
上外层电路图案140的第一高度H1可以是12μm±2μm。例如，上外层电路图案140的第一高度H1可以在10μm至14μm的范围内。
阻焊剂160可以以预定高度设置在上外层电路图案140上。
在这种情况下，阻焊剂160设置为覆盖上外层电路图案140以稳定地保护上外层电路图案140。在这种情况下，阻焊剂160的高度可以是7μm至17μm。当阻焊剂160的高度小于7μm时，埋设在阻焊剂160中的上外层电路图案140不能得到稳定的保护而免受各种因素的影响。此外，当阻焊剂160的高度大于17μm时，电路板的整体厚度可能增加。此外，当阻焊剂160的高度大于17μm时，电路板的制造成本可能增加。
同时，阻焊剂160可以根据位置具有不同的高度。
也就是说，阻焊剂160可以分为设置在上外层电路图案140上的第一部分和设置在底漆层150上的第二部分。阻焊剂160的第一部分的上表面可以具有不同于阻焊剂160的第二部分的上表面的形状。例如，阻焊剂160的第一部分的上表面可以具有凹入形状。然而，实施例不限于此，阻焊剂160的第一部分的上表面可以具有平坦形状。例如，阻焊剂160的第二部分的上表面可以具有凸出形状。也就是说，阻焊剂160的第二部分的上表面可以设置为高于阻焊剂160的第一部分的上表面。
在这种情况下，阻焊剂160的第二部分的最高部分可以具有第二高度H2。此外，阻焊剂160的第一部分的最低部分可以具有第三高度H3。在这种情况下，第二高度H2和第三高度H3中的每一个可以在7μm至17μm的范围内。
同时，第二高度H2与第三高度H3之间的差值ΔH可以在1μm至7μm的范围内。例如，第三高度H3可以在第二高度H2的80％至97％的范围内。例如，第三高度H3可以在第二高度H2的85％至95％的范围内。第三高度H3可以在第二高度H2的88％至92％的范围内。
也就是说，阻焊剂160包括负性光致抗蚀剂(negative photoresist，负性PR)。并且，负性光致抗蚀剂根据环境具有特定的膨胀现象。
例如，在层压工序之后，可以根据环境和曝光时间来控制阻焊剂160的上表面的形状。也就是说，在实施例中，在阻焊剂160的层压工序之后，可以通过控制环境和曝光时间来调节负性光致抗蚀剂的水分吸收程度从而将阻焊剂160的上表面改变成期望的形状。
此时，阻焊剂160中吸收的水分由于固有的高表面张力(毛细管效应)而集中在电路图案之间。例如，与设置有上外层电路图案140的区域相比，吸收的水分更集中在未设置上外层电路图案140的区域。因此，阻焊剂160在设置有上外层电路图案140的区域中具有平坦形状或凹入形状，并且未设置上外层电路图案140的区域由于膨胀现象向上隆起而具有凸出形状。
接下来，参照图12，在实施例中可以执行曝光工序。可以执行曝光工序以使阻焊剂160的特定区域变薄。
可以仅对阻焊剂160的第一区域R1和第二区域R2中的第二区域R2进行曝光。
这里，曝光的部分在随后的显影工序中被固化而不变薄。
接下来，参照图13，可以在曝光工序中对未固化部分执行显影工序。在这种情况下，形成在显影部分中的阻焊剂160可以具有暴露出上外层电路图案140的高度。
显影工序可以包括使用含有四甲基氢氧化铵(TMAH)或三甲基-2-羟乙基氢氧化铵(胆碱)的有机碱性化合物使未曝光区域变薄的过程。
随着上述工序的进行，实施例的阻焊剂160为设置于变薄后的第一区域R1中的第一部分和设置于未变薄的第二区域R2中的第二部分。如上所述，阻焊剂160的第二部分因膨胀而在设置有上外层电路图案140的区域与未设置上外层电路图案140的区域之间具有高度差。也就是说，阻焊剂160的第二部分的上表面在设置有上外层电路图案140的区域中具有凹入形状，而阻焊剂160的第二部分的上表面在未设置上外层电路图案140的区域中具有凸出形状。
同时，在实施例中，如图14所示，可以在阻焊剂160的第二部分的上表面上执行附加工序。例如，阻焊剂160的第二部分的上表面根据位置而具有不同的高度，并且可以另外执行对其进行平坦化的工序。例如，在实施例中，可以执行对阻焊剂160的第二部分的上表面进行抛光的工序以平坦化阻焊剂160的第二部分。
实施例中的电路板是具有八层或更多层的多层结构的电路板并且包括外层电路图案，该外层电路图案设置在多层中的位于最上部的外绝缘层上并突出于外绝缘层的表面上方。在这种情况下，外层电路图案包括第一外层电路图案和第二外层电路图案，第一外层电路图案设置在作为未设置阻焊剂的开口区域的第一区域中，第二外层电路图案位于设置有阻焊剂的第二区域中。在这种情况下，第二外层电路图案可以被阻焊剂支撑和保护，但第一外层电路图案不具有能够支撑第一外层电路图案的支撑层，因此存在第一外层电路图案由于各种因素可能容易塌陷的问题。
因此，实施例允许不去除第一区域中的全部阻焊剂而残留，因此能够通过阻焊剂支撑和保护第一外层电路图案。据此，实施例能够通过使外层电路图案小型化来解决诸如第一区域中的第一外层电路图案的塌陷或摩擦的问题，从而提高产品可靠性。特别地，实施例能够解决诸如第一区域的第一外层电路图案的迹线的塌陷或摩擦的问题，从而提高产品的可靠性。
同时，实施例的阻焊剂包括设置在第一区域中的第一部分和设置在第二区域中的第二部分。在这种情况下，实施例的第一部分的上表面可以在向上方向上具有凸出形状。例如，阻焊剂的第一部分的上表面的外部区域可以具有第四高度，并且阻焊剂的第一部分的上表面的内部区域可以具有大于第四高度的第五高度。也就是说，阻焊剂的第一部分的上表面可以包括具有最高高度的最高部分和具有最低高度的最低部分。此外，最低部分可以设置为比最高部分更靠近外层电路图案。因此，在实施例中，阻焊剂的第一部分的上表面可以具有凸出形状，因此可以增加阻焊剂的第一部分的表面积。因此，与另外设置在第一部分上的层(例如模制层)的接触表面增加，从而提高接合强度。此外，最低部分的高度小于第一外层电路图案的高度。因此，实施例可以防止阻焊剂的第一部分的一部分残留在第一外层电路图案的表面上，从而提高可靠性。此外，在实施例中，阻焊剂的第一部分的最高部分的高度大于第一外层电路图案的高度。因此，实施例可以允许通过阻焊剂的第一部分实现粘合构件的坝功能，从而提高可靠性。
此外，实施例的电路板可以应用于5G通信系统，因此，可以最小化高频的传输损耗，从而进一步提高可靠性。具体地，实施例的电路板可以在高频下使用并且可以减少波损。
在上述实施例中描述的特征、结构、效果等包括在至少一个实施例中，但不限于仅一个实施例。此外，本领域的技术人员可以针对其他实施例对各个实施例中描述的特征、结构和效果进行组合或修改。因此，应当理解，与这种组合和修改有关的内容包含在实施例的范围内。
以上对实施例进行了主要描述，但是实施例仅是示例并且不限制实施例，并且本领域的技术人员可以理解，在不脱离实施例的本质特征的情况下，可以做出以上未提及的若干变型和应用。例如，在实施例中具体表示的各个部件可以改变。此外，应当理解，与这样的变型和这样的应用有关的差异包括在所附权利要求所限定的实施例的范围内。

Claims (10)

1.一种电路板，包括：
绝缘层，包括第一区域和第二区域；
多个外层电路图案，设置在所述绝缘层的所述第一区域和所述第二区域的上表面上；以及
阻焊剂，包括设置在所述绝缘层的所述第一区域上的第一部分和设置在所述绝缘层的所述第二区域上的第二部分，
其中，所述第一部分包括具有曲面的上表面并使设置在所述绝缘层的所述第一区域上的外层电路图案的上表面暴露，
其中，所述第二部分覆盖设置在所述绝缘层的所述第二区域上的外层电路图案的上表面，并且
其中，所述第一部分的上表面的至少一部分被设置为低于所述外层电路图案的上表面。
2.根据权利要求1所述的电路板，其中，所述第一部分的上表面包括最高部分和最低部分，所述最高部分具有所述阻焊剂的所述第一部分的上表面的最高高度，所述最低部分具有所述阻焊剂的所述第一部分的上表面的最低高度，
其中，所述最低部分被设置为比所述最高部分更靠近所述外层电路图案。
3.根据权利要求2所述的电路板，其中，所述第一部分在所述第一区域上设置于彼此相邻设置的外层电路图案之间，
其中，所述最高部分对应于所述第一部分的上表面的中心区域，
其中，所述最低部分对应于所述第一部分的上表面的边缘区域，并且
其中，所述第一部分的上表面的高度从所述中心区域向所述边缘区域降低。
4.根据权利要求3所述的电路板，其中，所述最高部分被设置为高于所述外层电路图案，并且
其中，所述最低部分被设置为低于所述外层电路图案。
5.根据权利要求3所述的电路板，其中，所述最低部分的高度满足所述外层电路图案的高度的70％至95％的范围，并且
其中，所述最高部分的高度满足所述外层电路图案的高度的102％至120％的范围。
6.根据权利要求3所述的电路板，其中，所述最低部分的高度满足所述最高部分的高度的80％至97％的范围。
7.根据权利要求1所述的电路板，其中，所述第二部分包括：
2-1部分，在垂直方向上与所述外层电路图案重叠；以及
除2-1部分以外的2-2部分，并且
其中，所述2-1部分的上表面被设置为低于所述2-2部分的上表面。
8.根据权利要求7所述的电路板，其中，所述阻焊剂的所述2-1部分的上表面具有凹入形状，并且
其中，所述阻焊剂的所述2-2部分的上表面具有凸出形状。
9.根据权利要求1所述的电路板，其中，所述绝缘层包括多个层，并且
其中，所述外层电路图案被设置为从所述多个层的最上侧绝缘层或最下侧绝缘层的表面突出。
10.根据权利要求1所述的电路板，其中，所述第一部分的至少一部分包括具有凸出形状的上表面。
CN202180056437.5A 2020-06-12 2021-06-11 电路板 Pending CN116097910A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0071478 2020-06-12
KR1020200071478A KR20210154454A (ko) 2020-06-12 2020-06-12 인쇄회로기판 및 이의 제조 방법
PCT/KR2021/007337 WO2021251794A1 (ko) 2020-06-12 2021-06-11 회로기판

Publications (1)

Publication Number Publication Date
CN116097910A true CN116097910A (zh) 2023-05-09

Family

ID=78845804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180056437.5A Pending CN116097910A (zh) 2020-06-12 2021-06-11 电路板

Country Status (6)

Country Link
US (1) US20230247769A1 (zh)
EP (1) EP4167691A1 (zh)
JP (1) JP2023530105A (zh)
KR (1) KR20210154454A (zh)
CN (1) CN116097910A (zh)
WO (1) WO2021251794A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230097817A (ko) * 2021-12-24 2023-07-03 삼성전기주식회사 인쇄회로기판, 캐리어 부착 인쇄회로기판 및 인쇄회로기판 패키지의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102162B2 (ja) * 1992-10-27 2000-10-23 富士通株式会社 プリント配線板およびその製造方法
KR20140018016A (ko) * 2012-08-03 2014-02-12 삼성전기주식회사 인쇄회로기판의 제조방법
CN105210460B (zh) * 2013-05-22 2019-01-11 三菱制纸株式会社 布线基板的制造方法
JP6139457B2 (ja) * 2014-04-22 2017-05-31 京セラ株式会社 配線基板の製造方法
JP6715618B2 (ja) * 2016-02-23 2020-07-01 イビデン株式会社 プリント配線板

Also Published As

Publication number Publication date
JP2023530105A (ja) 2023-07-13
US20230247769A1 (en) 2023-08-03
WO2021251794A1 (ko) 2021-12-16
EP4167691A1 (en) 2023-04-19
KR20210154454A (ko) 2021-12-21

Similar Documents

Publication Publication Date Title
US20230300977A1 (en) Circuit board
US20230180394A1 (en) Circuit board
KR20210114196A (ko) 인쇄회로기판 및 이의 제조 방법
EP4167691A1 (en) Circuit board
KR20220087049A (ko) 회로기판 및 이의 제조 방법
US20220418106A1 (en) Printed circuit board
KR20210080833A (ko) 인쇄회로기판 및 이의 제조 방법
US20220346236A1 (en) Printed circuit board
KR20220109642A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
US11778741B2 (en) Circuit board
KR20210070012A (ko) 인쇄회로기판 및 이의 제조 방법
US20230171886A1 (en) Circuit board
US20240063104A1 (en) Circuit board
US20230189431A1 (en) Circuit board
KR20220086995A (ko) 회로기판 및 이의 제조 방법
US20230403790A1 (en) Circuit board
CN116941334A (zh) 电路板
US20220304147A1 (en) Printed circuit board
KR20230065804A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230023492A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20210128206A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210070024A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
KR20220033838A (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination