KR102105402B1 - 다층 세라믹 기판 및 제조 방법 - Google Patents

다층 세라믹 기판 및 제조 방법 Download PDF

Info

Publication number
KR102105402B1
KR102105402B1 KR1020140002473A KR20140002473A KR102105402B1 KR 102105402 B1 KR102105402 B1 KR 102105402B1 KR 1020140002473 A KR1020140002473 A KR 1020140002473A KR 20140002473 A KR20140002473 A KR 20140002473A KR 102105402 B1 KR102105402 B1 KR 102105402B1
Authority
KR
South Korea
Prior art keywords
pad electrode
ceramic substrate
inner via
ceramic layer
conductive material
Prior art date
Application number
KR1020140002473A
Other languages
English (en)
Other versions
KR20150082934A (ko
Inventor
김용석
이택정
장병규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140002473A priority Critical patent/KR102105402B1/ko
Priority to JP2014077805A priority patent/JP2015130474A/ja
Publication of KR20150082934A publication Critical patent/KR20150082934A/ko
Application granted granted Critical
Publication of KR102105402B1 publication Critical patent/KR102105402B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

다층 세라믹 기판 및 제조 방법이 개시된다. 제1 패드전극을 포함하는 복수의 세라믹층; 상기 제1 패드전극과 전기적으로 연결되도록 상기 세라믹층 내에 형성되며, 상기 세라믹층보다 수축개시온도가 낮은 물질로 형성되는 내부비아; 및 상기 내부비아의 외주면을 커버하도록 상기 세라믹층 내에 형성되는 외부비아를 포함하고, 상기 외부비아는, 전도성물질; 및 상기 내부비아 측으로 확산되어 상기 내부비아의 소성속도를 감소시키도록 상기 전도성물질에 첨가되는 첨가물질을 포함하는 것을 특징으로 하는 다층 세라믹 기판 및 제조 방법이 제공된다.

Description

다층 세라믹 기판 및 제조 방법{MULTI-LAYER CERAMIC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 다층 세라믹 기판에 관한 것이다.
고주파 대역에서 특성이 안정하게 구현되는 세라믹 패키지가 요구되고 있다. 이를 위해서, 세라믹 기판의 전극패턴의 정렬이 잘 되고, 전극패턴 간의 간격이 일정한 것이 바람직하다.
또한, 비아전극의 충진율이 충분히 확보될 필요가 있으며, 이를 위해서는, 세라믹 기판 소성 시, 비아전극과 세라믹층의 소성 거동이 일정하게 이루어져야 한다.
비아전극은 수축개시온도가 세라믹의 수축개시온도보다 낮으므로, 비아전극이 세라믹층보다 빨리 수축된다. 세라믹 기판의 소성 시, 비아전극의 입자성장과 세라믹층의 입자성장 간에 갭이 크게 발생하면, 비아전극과 세라믹층 사이에는 공극이 발생할 수 있다.
상기 공극에 의하면, 전극의 저항이 커지거나, 전극 간의 연결에 불량이 발생하여 단선이 될 수 있으며, 세라믹층 내에 수분이 침투될 수 있다. 또한, 비아전극이 세라믹층으로부터 완전히 이탈되는 치명적인 문제도 발생할 수 있다.
본 발명의 배경기술은 대한민국 공개특허공보 제10-2013-0044864호(무수축 세라믹 기판 및 이의 제조 방법, 2013.05.03 공개)에 개시되어 있다.
본 발명의 목적은 소성 시 입자성장이 균일한 다층 세라믹 기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 제1 패드전극을 포함하는 복수의 세라믹층; 상기 제1 패드전극과 전기적으로 연결되도록 상기 세라믹층 내에 형성되며, 상기 세라믹층보다 수축개시온도가 낮은 물질로 형성되는 내부비아; 및 상기 내부비아의 외주면을 커버하도록 상기 세라믹층 내에 형성되는 외부비아를 포함하고, 상기 외부비아는, 전도성물질; 및 상기 내부비아 측으로 확산되어 상기 내부비아의 소성속도를 감소시키도록 상기 전도성물질에 첨가되는 첨가물질을 포함하는 것을 특징으로 하는 다층 세라믹 기판이 제공된다.
상기 내부비아는 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함할 수 있다.
상기 전도성물질은 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함하고, 상기 첨가물질은 니켈, 파라듐, 코발트, 철, 은 또는 백금 중 적어도 어느 하나를 포함할 수 있다.
상기 전도성물질의 중량비는 상기 첨가물질의 중량비보다 클 수 있다.
상기 외부비아는 상기 내부비아의 외주면에 연속적으로 형성될 수 있다.
상기 제1 패드전극과 상기 세라믹층 사이에 개재되어, 상기 제1 패드전극의 소성속도를 감소시키는 제2 패드전극을 더 포함할 수 있다.
상기 제2 패드전극은 상기 외부비아의 상면과 접촉될 수 있다.
상기 제2 패드전극은 상기 외부비아와 동일한 물질로 이루어질 수 있다.
상기 제2 패드전극의 두께는 상기 제1 패드전극의 두께보다 작게 형성될 수 있다.
본 발명의 다른 측면에 따르면, 복수의 세라믹층 내에 외부비아를 형성하는 단계; 상기 외부비아의 내측에 상기 외부비아를 길이방향으로 관통하는 내부비아를 형성하는 단계; 상기 세라믹층 표면에 상기 내부비아와 전기적으로 연결되도록 제1 패드전극을 형성하는 단계; 복수의 세라믹층을 적층하여 적층체를 형성하는 단계; 및 상기 적층체를 소성하는 단계를 포함하고, 상기 외부비아는, 전도성물질; 및 상기 내부비아 측으로 확산되어 상기 내부비아의 소성속도를 감소시키는 첨가물질을 포함하는 것을 특징으로 하는 다층 세라믹 기판 제조 방법이 제공된다.
상기 내부비아는 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함할 수 있다.
상기 전도성물질은 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함하고, 상기 첨가물질은 니켈, 파라듐, 코발트, 철, 은 또는 백금 중 적어도 어느 하나를 포함할 수 있다.
상기 세라믹층의 상기 외부비아의 내측에 내부비아를 형성하는 단계 이후에, 상기 제1 패드전극과 상기 세라믹층 사이에 개재되어, 상기 제1 패드전극의 소성속도를 감소시키는 제2 패드전극을 형성하는 단계를 더 포함할 수 있다.
상기 제2 패드전극은 상기 외부비아와 동일한 물질로 이루어질 수 있다.
본 발명의 실시예에 따르면,
도 1은 본 발명의 일 실시예에 따른 다층 세라믹 기판을 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 다층 세라믹 기판을 나타낸 단면도.
도 3은 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법을 나타낸 순서도.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법을 나타낸 공정도.
본 발명에 따른 다층 세라믹 기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 다층 세라믹 기판을 나타낸 도면이고, 도 2는 본 발명의 일 실시예에 따른 다층 세라믹 기판을 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 다층 세라믹 기판(100)은, 세라믹층(110), 내부비아(120), 외부비아(130), 및 제2 패드전극(112)을 포함할 수 있다.
세라믹층(110)은 그린시트(green sheet)로 이루어지는 층이다. 그린시트는 알루미나 파우더(alumina powder) 90~95%에 소성조제 및 착색용 파우더를 첨가한 물질에 유기 바인더, 용매, 분산제, 가소제를 포함하여 시트 형태로 제작한 것이다. 세라믹층(110)은 복수로 이루어질 수 있다.
세라믹층(110)에는 제1 패드전극(111)이 형성될 수 있다. 제1 패드전극(111)은 복수의 세라믹층(110) 중 최상층 그리고 최하층에 위치하게 되는 세라믹층에 형성된다. 제1 패드전극(111)은 텅스텐(W) 또는 몰리브덴(Mo) 중 적어도 어느 하나를 포함할 수 있다.
내부비아(120)는 제1 패드전극(111)과 전기적으로 연결되도록 세라믹층(110) 내에 형성되는 전도체로서, 복수의 세라믹층(110) 간의 전기적 연결을 담당할 수 있다. 내부비아(120)는 세라믹층(110)을 관통한다.
내부비아(120)를 구성하는 물질의 수축개시온도는 세라믹층(110)의 수축개시온도보다 낮다. 즉, 세라믹층(110)보다 낮은 온도에서 소성수축이 개시될 수 있다. 소성수축이란, 세라믹 기판의 소성에 따라 세라믹 기판이 상하 좌우로 줄어드는 현상이다. 여기서, 내부비아(120)는 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함할 수 있다.
외부비아(130)는 내부비아(120)의 외주면을 연결하도록 세라믹층(110) 내에 형성되는 전도체이다. 외부비아(130)는 전도성물질과 첨가물질을 포함할 수 있다. 전도성물질은 금속일 수 있다. 첨가물질은 상기 내부비아(120) 측으로 확산되어 내부비아(120)의 소성속도를 감소시키는 물질이다.
외부비아(130)에 의하면, 내부비아(120)의 소성속도가 감소되는데, 이는 소성에 따른 입자성장 속도가 감소된다는 의미이다. 즉, 내부비아(120)는 세라믹층(110)보다 빨리 수축이 개시되지만, 외부비아(130)에 의하여 입자가 천천히 성장하게 된다.
결과적으로 내부비아(120)는 세라믹층(110)과 거의 동시에 입자성장이 이루어질 수 있으며, 전체적으로 균일한 입자성장이 가능할 수 있다. 세라믹 기판의 소성 시, 입자가 균일하게 성장하게 되면, 입자가 치밀해지면서 소성될 수 있다.
외부비아(130)를 구성하는 전도성물질은, 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함할 수 있다. 또한, 상기 전도성물질은 내부비아(120)와 동일한 물질로 이루어질 수 있다.
외부비아(130)를 구성하는 첨가물질은, 니켈(Ni), 파라듐(Pd), 코발트(Co), 철(Fe), 은(Ag) 또는 백금(Pt) 중 적어도 어느 하나를 포함할 수 있다.
전도성물질의 중량비는 첨가물질의 중량비보다 클 수 있다. 예를 들어, 텅스텐 80% 중량에 니켈 20%중량이 첨가될 수 있다. 이 경우, 니켈은 내부전극 측으로 확산될 수 있다.
첨가물질에 해당하는 물질은 저항이 큰 물질이므로, 첨가물질은 전도성물질의 중량비보다 작은 중량비를 가지도록 첨가됨으로써 내부비아(120) 또는 외부비아(130)의 전도성이 확보될 수 있다.
도 2에 도시된 바와 같이, 외부비아(130)는 내부비아(120)의 외주면 표면에 형성될 수 있고, 외주면에 연속적으로 형성될 수 있다. 이 경우, 첨가물질이 내부비아(120)로 효율적으로 확산될 수 있다.
다시 도 1을 참조하면, 제2 패드전극(112)은 제1 패드전극(111)과 세라믹층(110) 사이에 개재되어, 제1 패드전극(111)의 소성속도를 감소시킬 수 있다. 비아와 세라믹층(110)뿐만 아니라, 패드전극을 포함한 세라믹 기판 전체가 거의 동시에 입자성장이 이루어질 수 있다.
제2 패드전극(112)은 텅스텐 또는 몰리브덴 중 선택된 적어도 어느 하나로 이루어지는 전도성물질과 니켈, 파라듐, 코발트, 철, 은 또는 백금 중 선택된 적어도 어느 하나로 이루어지는 첨가물질을 포함할 수 있다.
제2 패드전극(112)은 외부비아(130)와 동일한 물질로 이루어질 수 있다. 이 경우, 제2 패드전극(112)과 외부전극을 형성하는 비용과 시간이 절약될 수 있다.
제2 패드전극(112)은 외부비아(130)의 상면과 접촉하도록 형성될 수 있으며, 이 경우, 제2 패드전극(112)과 외부비아(130)가 동일한 물질로 형성되면, 동종물질 간의 결합이 이루어짐으로써 결합력이 강화될 수 있다.
제2 패드전극(112)의 두께는 제1 패드전극(111)의 두께보다 작게 형성될 수 있다. 이는, 제2 패드전극(112)의 저항은 제1 패드전극(111)의 저항보다 크므로, 제1 패드전극(111)의 전도성을 확보하기 위함이다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 다층 세라믹 기판에 의하면, 다층 세라믹 기판 소성 시, 입자가 균일하게 성장할 수 있으므로, 소성치밀화가 가능해지고, 비아와 세라믹층 사이에 공극이 발생하지 않게 된다.
이상, 본 발명의 일 실시예에 따른 다층 세라믹 기판에 대하여 설명하였다. 다음으로 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법에 대하여 설명한다.
도 3은 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법을 나타낸 순서도이고, 도 4 내지 도 7은 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법을 나타낸 공정도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법은, 외부비아를 형성하는 단계(S110), 내부비아를 형성하는 단계(S120), 제1 패드전극 및 제2 패드전극을 형성하는 단계(S130), 적층체를 형성하는 단계(S140) 및 적층체를 소성하는 단계(S150)를 포함할 수 있다.
도 4를 참조하면, 외부비아(130)를 형성하는 단계(S110)는 복수의 세라믹층(110) 내에 외부비아(130)를 형성하는 단계이다. 외부비아(130)는, 세라믹층(110)에 홀을 형성한 후, 전극물질을 충진하여 형성될 수 있다. 여기서 전극물질은 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함하는 페이스트일 수 있다.
도 5를 참조하면, 내부비아(120)를 형성하는 단계(S120)는 외부비아(130) 내측에 외부비아(130)를 길이방향으로관통하는 내부비아(120)를 형성하는 단계이다. 이 경우, 상기 전극물질을 천공하여 홀을 형성하고, 홀 내부를 다른 전극물질로 충진함으로써, 내부비아(120)가 형성될 수 있다.
외부비아(120)는 전도성물질과 첨가물질을 포함할 수 있다. 첨가물질은 상기 내부비아(120) 측으로 확산되어 내부비아(120)의 소성속도를 감소시키는 물질이다.
외부비아(130)를 구성하는 전도성물질은, 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함할 수 있다. 또한, 상기 전도성물질은 내부비아(120)와 동일한 물질로 이루어질 수 있다. 외부비아(130)를 구성하는 첨가물질은, 니켈, 파라듐, 코발트, 철, 은 또는 백금 중 적어도 어느 하나를 포함할 수 있다. 또한, 전도성물질의 중량비는 첨가물질의 중량비보다 클 수 있다.
도 6을 참조하면, 제1 패드전극(111) 및 제2 패드전극(112)을 형성하는 단계(S130)는, 내부비아(120)와 전기적으로 연결되는 제1 패드전극(111) 및 제2 패드전극(112)을 상기 세라믹층(110) 표면에 형성하는 단계이다. 제2 패드전극(112)이 먼저 형성되고 제2 패드전극(112) 상에 제1 패드전이 형성될 수 있다.
제1 패드전극(111)과 제2 패드전극(112)은 모두 전도성을 가지며, 제2 패드전극(112)은 제1 패드전극(111)의 소성속도를 감소시키는 역할을 한다. 제2 패드전극(112)에 의하여 제1 패드전극(111)의 입자성장은 세라믹층(110)과 비슷하게 이루어질 수 있게 된다.
제2 패드전극(112)은 외부비아(130)와 동일한 물질로 형성될 수 있으며, 이 경우, 다층 세라믹 기판(100)이 전체적으로 입자성장이 균일하게 일어날 수 있다.
도 7을 참조하면, 적층체를 형성하는 단계(S140)는 복수의 세라믹층(110)을 적층하는 단계이고, 적층체를 소성하는 단계(S150)는 적층체를 가열하여 소성하는 단계이다. 여기서, 다층 세라믹 기판(100)이 HTCC(High Temperature Co-fired Ceramics)인 경우, 1400~1600℃에서 소성이 이루어질 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법에 의하면, 세라믹 기판 소성 시, 동시에 입자 성장이 가능하여 이종 물질 간에도 소결치밀화가 도모되고 결과적으로 수축률 편차에 다른 불량률이 감소될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 다층 세라믹 기판
110: 세라믹층
111: 제1 패드전극
112: 제2 패드전극
120: 내부비아
130: 외부비아

Claims (14)

  1. 제1 패드전극을 포함하고, 그린 시트를 포함하는 복수의 세라믹층;
    상기 제1 패드전극과 전기적으로 연결되도록 상기 세라믹층 내에 형성되며, 상기 세라믹층보다 수축개시온도가 낮은 물질로 형성되는 내부비아; 및
    상기 내부비아의 외주면을 커버하도록 상기 세라믹층 내에 형성되는 외부비아를 포함하고,
    상기 외부비아는,
    전도성물질; 및
    상기 내부비아 측으로 확산되어 상기 내부비아의 소성속도를 감소시키도록 상기 전도성물질에 첨가되는 첨가물질을 포함하며,
    상기 제1 패드전극과 상기 세라믹층 사이에 개재되어, 상기 제1 패드전극의 소성속도를 감소시키는 제2 패드전극을 더 포함하고,
    상기 제2 패드전극은 상기 외부비아와 동일한 물질로 이루어지며,
    상기 제1 패드 전극과 상기 제2 패드 전극은 같은 넓이를 가지는 다층 세라믹 기판.
  2. 제1항에 있어서,
    상기 내부비아는 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 다층 세라믹 기판.
  3. 제1항에 있어서,
    상기 전도성물질은 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함하고,
    상기 첨가물질은 니켈, 파라듐, 코발트, 철, 은 또는 백금 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 다층 세라믹 기판.
  4. 제3항에 있어서,
    상기 전도성물질의 중량비는 상기 첨가물질의 중량비보다 큰 것을 특징으로 하는 다층 세라믹 기판.
  5. 제1항에 있어서,
    상기 외부비아는 상기 내부비아의 외주면에 연속적으로 형성되는 것을 특징으로 하는 다층 세라믹 기판.
  6. 삭제
  7. 제1항에 있어서,
    상기 제2 패드전극은 상기 외부비아의 상면과 접촉되는 것을 특징으로 하는 다층 세라믹 기판.
  8. 삭제
  9. 제1항에 있어서,
    상기 제2 패드전극의 두께는 상기 제1 패드전극의 두께보다 작게 형성되는 것을 특징으로 하는 다층 세라믹 기판.
  10. 그린 시트를 포함하는 복수의 세라믹층 내에 외부비아를 형성하는 단계;
    상기 외부비아의 내측에 상기 외부비아를 길이방향으로 관통하는 내부비아를 형성하는 단계;
    상기 세라믹층 표면에 상기 내부비아와 전기적으로 연결되도록 제1 패드전극을 형성하는 단계;
    복수의 세라믹층을 적층하여 적층체를 형성하는 단계; 및
    상기 적층체를 소성하는 단계를 포함하고,
    상기 외부비아는,
    전도성물질; 및
    상기 내부비아 측으로 확산되어 상기 내부비아의 소성속도를 감소시키도록 상기 전도성물질에 첨가되는 첨가물질을 포함하며,
    상기 세라믹층의 상기 외부비아의 내측에 내부비아를 형성하는 단계 이후에,
    상기 제1 패드전극과 상기 세라믹층 사이에 개재되어, 상기 제1 패드전극의 소성속도를 감소시키는 제2 패드전극을 형성하는 단계를 더 포함하고,
    상기 제2 패드전극은 상기 외부비아와 동일한 물질로 이루어지며,
    상기 제1 패드 전극과 상기 제2 패드 전극은 같은 넓이를 가지는 다층 세라믹 기판 제조 방법.
  11. 제10항에 있어서,
    상기 내부비아는 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 다층 세라믹 기판 제조 방법.
  12. 제11항에 있어서,
    상기 전도성물질은 텅스텐 또는 몰리브덴 중 적어도 어느 하나를 포함하고,
    상기 첨가물질은 니켈, 파라듐, 코발트, 철, 은 또는 백금 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 다층 세라믹 기판 제조 방법.
  13. 삭제
  14. 삭제
KR1020140002473A 2014-01-08 2014-01-08 다층 세라믹 기판 및 제조 방법 KR102105402B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140002473A KR102105402B1 (ko) 2014-01-08 2014-01-08 다층 세라믹 기판 및 제조 방법
JP2014077805A JP2015130474A (ja) 2014-01-08 2014-04-04 多層セラミック基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140002473A KR102105402B1 (ko) 2014-01-08 2014-01-08 다층 세라믹 기판 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20150082934A KR20150082934A (ko) 2015-07-16
KR102105402B1 true KR102105402B1 (ko) 2020-04-29

Family

ID=53760984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140002473A KR102105402B1 (ko) 2014-01-08 2014-01-08 다층 세라믹 기판 및 제조 방법

Country Status (2)

Country Link
JP (1) JP2015130474A (ko)
KR (1) KR102105402B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2597106A (en) * 2020-07-16 2022-01-19 Morgan Advanced Ceramics Inc Feedthrough comprising interconnect pads
WO2021145662A1 (ko) * 2020-01-14 2021-07-22 엘지이노텍 주식회사 회로 기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171044A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 配線基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4671928A (en) * 1984-04-26 1987-06-09 International Business Machines Corporation Method of controlling the sintering of metal particles
JPS62136501A (ja) * 1985-12-09 1987-06-19 Shinko Electric Ind Co Ltd セラミツク用メタライズ粉およびこれを用いたセラミツク用メタライズペ−スト
KR100997989B1 (ko) * 2008-08-28 2010-12-03 삼성전기주식회사 다층 세라믹 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171044A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
KR20150082934A (ko) 2015-07-16
JP2015130474A (ja) 2015-07-16

Similar Documents

Publication Publication Date Title
JP2012227260A (ja) 積層セラミックコンデンサ
JP6801705B2 (ja) 複合基板及び複合基板の製造方法
JP4597585B2 (ja) 積層電子部品及びその製造方法
JP3775366B2 (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品
JPH04221801A (ja) バリスタ構造
US20130154785A1 (en) Laminated type inductor element and manufacturing method therefor
JP2002141248A (ja) セラミック電子部品およびその製造方法
JP5744210B2 (ja) 薄膜配線基板およびプローブカード用基板
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
KR102105402B1 (ko) 다층 세라믹 기판 및 제조 방법
JP2010040860A (ja) 積層コイル部品およびその製造方法
CN105719834A (zh) 多层陶瓷电子组件及其制造方法
JPH04221802A (ja) バリスタ構造
JP6687100B1 (ja) 半導体素子テストのための多層セラミック基板およびその製造方法
JP2017120881A (ja) 積層セラミックキャパシタ及びその製造方法
JP5582069B2 (ja) セラミック多層基板
KR102620527B1 (ko) 적층형 커패시터 및 그 제조 방법
JP2001035747A (ja) 積層セラミックコンデンサ
KR100930176B1 (ko) 세라믹 기판 및 그 제조방법
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JP2004289090A (ja) 積層セラミック電子部品の製造方法
JP5723662B2 (ja) 積層セラミックコンデンサの製造方法
KR20150079142A (ko) 다층 세라믹 기판 및 그 제조 방법
KR20130049362A (ko) 적층 세라믹 커패시터 제조 방법
JP7449076B2 (ja) セラミック配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant