JP2010056272A - セラミック基板の製造方法 - Google Patents
セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP2010056272A JP2010056272A JP2008219261A JP2008219261A JP2010056272A JP 2010056272 A JP2010056272 A JP 2010056272A JP 2008219261 A JP2008219261 A JP 2008219261A JP 2008219261 A JP2008219261 A JP 2008219261A JP 2010056272 A JP2010056272 A JP 2010056272A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- ceramic green
- ceramic
- laminate
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】製造コストの増大を防止するとともに、製造工程の改善を図ることが可能な検査工程を備えたセラミック基板の製造方法を提供する。
【解決手段】セラミック基板の製造方法は、未焼結の導体層が形成された複数のセラミックグリーンシートを積層することによって未焼結の積層体を形成する積層体形成工程のステップS4と、積層体を所定の焼結温度で焼結する積層体焼結工程のステップS8と、積層体形成工程と積層体焼結工程との間で積層体と導体層の特性を検査する検査工程のステップS5とS7とを備える。
【選択図】図1
【解決手段】セラミック基板の製造方法は、未焼結の導体層が形成された複数のセラミックグリーンシートを積層することによって未焼結の積層体を形成する積層体形成工程のステップS4と、積層体を所定の焼結温度で焼結する積層体焼結工程のステップS8と、積層体形成工程と積層体焼結工程との間で積層体と導体層の特性を検査する検査工程のステップS5とS7とを備える。
【選択図】図1
Description
この発明は、一般的にはセラミック基板の製造方法に関し、特定的には、半導体集積回路部品(半導体デバイス)等の能動部品や、チップコンデンサ、インダクタ等の受動部品を表面実装可能なセラミック多層基板の製造方法に関するものである。
従来から、たとえば、複数のセラミックグリーンシートを積層し、セラミックグリーンシート間に導体パターン層からなる回路を形成した後、焼結することによって得られるセラミック多層基板が知られている。
図10は、従来のセラミック多層基板の概略的な製造工程を順に示すフローチャートである。
図10に示すように、ステップS11にて、セラミックスラリーを成形することにより、セラミックグリーンシートを作製する。
次に、ステップS12にて、レーザー等を用いてセラミックグリーンシートの所定の位置に穴をあけてビアホール導体用孔を形成する。
そして、ステップS13にて、このビアホール導体用孔に導体成分を充填して、セラミック多層基板においてビアホール導体を形成する。その後、セラミックグリーンシートの所定の位置に、電極としての導体パターン層になる導電性ペーストを、具体的にはセラミック多層基板において外部導体パターン層や内部導体パターン層になる導電性ペースト層を、スクリーンマスクを用いて印刷によって形成する。
その後、ステップS14にて、導電性ペースト層が形成された複数のセラミックグリーンシートを積層して、ステップS15にて、圧着する。このとき、セラミックグリーンシート間に導体パターン層からなる回路を形成するために複数のセラミックグリーンシートを正確に位置合わせをしながら積層、圧着する。
最後に、ステップS16では、セラミックグリーンシートの積層体を、たとえば非酸化性雰囲気にて焼結することにより、セラミック多層基板を得ることができる。
そして、ステップS17では、焼結後のセラミック多層基板における回路や基板の電気特性を検査する。具体的には、たとえば、焼結後の基板の絶縁部分において短絡している箇所がないかどうか、すなわち、絶縁不良がないかどうか、を検査する。短絡している箇所が発見されれば、そのセラミック多層基板を不良(NG)として廃棄する。短絡している箇所が発見されない場合には、ステップS18にて、そのセラミック多層基板を良(G)として出荷する。
このようなセラミック多層基板の検査方法が、たとえば、特開平7−202074号公報(以下、特許文献1という)に開示されている。このセラミック多層基板の検査方法では、内部配線パターンの断線、短絡状態を検査するために、フローティング状態の内部配線パターンに接続された検査用パッドが別途設けられている。
特開平7−202074号公報
近年、半導体デバイスや、チップコンデンサ、チップインダクタ等のチップ状電子部品を搭載するセラミック多層基板においては、高精度の受動部品を内蔵して高密度に配線を施し、半導体デバイスやチップ状電子部品を高密度に搭載することが求められている。このような小型化、高密度化の要求に応えるためには、セラミック多層基板を構成する各層のセラミックグリーンシートの厚みをより薄くする必要がある。
ところが、各層のセラミックグリーンシートの厚みをより薄くしたセラミック多層基板を製造すると、各層のセラミックグリーンシートの厚みが薄くなるほど、焼結後のセラミック多層基板の検査において発見される絶縁不良の割合が高くなることが本願発明者らによってわかった。
しかしながら、従来のセラミック多層基板の製造方法においては、焼結後に基板の絶縁部分において短絡している箇所がないかどうかを検査するので、図10で示される製造工程のどの段階で短絡が生じたのかを発見することが困難である。このため、上記の絶縁不良の増大の原因を究明することが困難となり、製造工程の改善を図ることができなくなっていた。
また、従来のセラミック多層基板の製造方法においては、焼結後に基板の絶縁部分において短絡している箇所がないかどうかを検査するので、仮に、図10で示される製造工程の途中で絶縁不良の原因が生じていたとしても、最終段階まで製造工程が行われる。このため、すでに製造工程の途中で絶縁不良が生じている可能性のある中間製品を最終製品まで製造することになるので、結果として製造コストが増大するという問題がある。
そこで、この発明の目的は、製造コストの増大を防止するとともに、製造工程の改善を図ることが可能な検査工程を備えたセラミック基板の製造方法を提供することである。
この発明に従ったセラミック基板の製造方法は、未焼結の導体層が形成された複数のセラミックグリーンシートを積層することによって未焼結の積層体を形成する積層体形成工程と、積層体を所定の焼結温度で焼結する積層体焼結工程と、積層体形成工程と積層体焼結工程との間で積層体および/または導体層の電気特性を検査する検査工程とを備える。
このように構成された本発明のセラミック基板の製造方法においては、未焼結の積層体の段階で積層体や導体層の電気特性、たとえば、積層体を構成する絶縁層の絶縁性を検査することができるので、製造工程のどの段階でどの程度の絶縁不良が生じたのかを明確に把握することができる。これにより、製造工程の各段階で絶縁不良の原因を究明することが容易になるので、その原因に基づいて各段階にて製造工程の改善を図ることができる。
また、未焼結の積層体の段階で積層体と導体層の特性を検査することにより、焼結前に不良を発見することができる。このため、焼結前の中間製品の段階で不良品を廃棄することができるので、製造コストの増大を抑制することができる。
この発明のセラミック基板の製造方法において、未焼結の導体層は、積層体の外側に形成された第1と第2の外部導体層と、積層体の内部で複数のセラミックグリーンシートの界面に形成された内部導体層と、セラミックグリーンシートを貫通して第1の外部導体層と内部導体層とを接続するように形成された貫通導体層とを含み、検査工程は、プローブを第1と第2の外部導体層の表面に押し当てることにより、セラミックグリーンシートの絶縁性を検査することが好ましい。
このようにすることにより、内部導体層に接続されている第1の外部導体層と、内部導体層に接続されていない第2の外部導体層との間で短絡が生じていないかどうかを確認することによって、表層のセラミックグリーンシートの絶縁性を検査することができる。これにより、セラミック基板を構成するセラミックグリーンシートの絶縁不良を焼結前の段階で検出することができる。
また、この発明のセラミック基板の製造方法において、未焼結の導体層は、積層体の外側に形成された第1と第2の外部導体層と、積層体の内部で複数のセラミックグリーンシートの界面に形成された第1と第2の内部導体層と、セラミックグリーンシートを貫通して第1の外部導体層と第1の内部導体層とを接続するように形成された第1の貫通導体層と、セラミックグリーンシートを貫通して第2の外部導体層と第2の内部導体層とを接続するように形成された第2の貫通導体層とを含み、検査工程は、プローブを第1と第2の外部導体層の表面に押し当てることにより、セラミックグリーンシートの絶縁性を検査することが好ましい。
このようにすることにより、第1の内部導体層に接続されている第1の外部導体層と、第2の内部導体層に接続されている第2の外部導体層との間で短絡が生じていないかどうかを確認することによって、内層のセラミックグリーンシートの絶縁性を検査することができる。これにより、セラミック基板を構成するセラミックグリーンシートの絶縁不良を焼結前の段階で検出することができる。
上記のこの発明の好ましいセラミック基板の製造方法において、積層体は、各々が電子部品を実装するために用いられる複数の基板の集合体である基板形成領域と、基板形成領域の周囲に配置されたマージン領域とを含み、外部導体層と内部導体層と貫通導体層は、マージン領域に形成されていることが好ましい。
このようにすることにより、最終的に電子部品を実装するために用いられる基板の回路を構成する外部導体層にプローブを押し当てることなく、マージン領域に形成された外部導体層にプローブを押し当てることによって、導体層間の短絡の有無を検出して積層体の絶縁性を検査することができるので、基板形成領域の外部導体層の表面にプローブを押し当てることによって外部導体層に損傷が与えられるのを防止することができる。
また、上記のこの発明の好ましいセラミック基板の製造方法法において、積層体形成工程は、積層体の外側にダミーセラミックグリーンシートをさらに積層することを含み、検査用外部導体層がダミーセラミックグリーンシートの外表面上に形成され、検査用貫通導体層がダミーセラミックグリーンシートを貫通し、検査用外部導体層と第1と第2の外部導体層とを接続するように形成されていることが好ましい。
このようにすることにより、検査用外部導体層の表面にプローブを押し当てることによって検査用外部導体層に損傷が与えられても、検査工程の後で、検査用外部導体層が形成されたダミーセラミックグリーンシートを除去することができる。これにより、焼結によって最終的に得られるセラミック基板の外表面上に形成される外部導体層にプローブによる損傷が残存することがない。
また、ダミーセラミックグリーンシートに形成された検査用外部導体層と検査用貫通導体層を通じて、最終的に電子部品を実装するために用いられる基板の回路を構成する導体層間の短絡の有無を検出することができる。
この場合、ダミーセラミックグリーンシートは、積層体焼結工程における所定の焼結温度では実質的に焼結されない材料から形成されていることが好ましい。
このダミーセラミックグリーンシートを未焼結の積層体の両側に配置して、所定の焼結温度で積層体を焼結した後、焼結されないダミーセラミックグリーンシートを剥離して除去することができる。このようにすることにより、未焼結の積層体が焼結によって平面方向へ収縮するのを十分に抑制することができるので、最終的に得られるセラミック基板の寸法精度が高くなる。その結果、得られたセラミック基板の表面にプローブによる損傷が残存することがないとともに、高密度に配線を施しても導体層間の短絡が生じがたく、半導体デバイスやチップ状電子部品を高精度に搭載することができる。
なお、この発明のセラミック基板の製造方法において、未焼結の導体層は、当該導体層全体の体積に対して導電材料を35体積%以上含むことが好ましい。
未焼結の導体層における導電材料の含有率を35体積%以上にすることにより、導電性ペースト等の未焼結の導体層が良好な導電性を示すので、焼結前に積層体の絶縁性を効果的に検査することができる。
以上のようにこの発明によれば、製造工程の各段階で絶縁不良の原因を究明することが容易になるので、その原因に基づいて各段階にて製造工程の改善を図ることができ、製造コストの増大を抑制することができる。
以下、この発明の実施の形態を図面に基づいて説明する。
図1は、本発明のセラミック基板の製造方法の一つの実施の形態として、セラミック多層基板の概略的な製造工程を順に示すフローチャートである。
図1に示すように、ステップS1にて、セラミックスラリーを成形することにより、セラミックグリーンシートを作製する。
次に、ステップS2にて、レーザー等を用いてセラミックグリーンシートの所定の位置に穴をあけてビアホール導体用孔を形成する。
そして、ステップS3にて、このビアホール導体用孔に導体成分を充填して、セラミック多層基板においてビアホール導体を形成する。その後、セラミックグリーンシートの所定の位置に、電極としての導体パターン層になる導電性ペーストを、具体的にはセラミック多層基板において外部導体パターン層や内部導体パターン層になる導電性ペースト層を、スクリーンマスクを用いて印刷によって形成する。
その後、ステップS4にて、未焼結の導体層としての導電性ペースト層が形成された複数のセラミックグリーンシートを積層することによって未焼結の積層体を得る。このとき、セラミックグリーンシート間に導体パターン層からなる回路を形成するために複数のセラミックグリーンシートを正確に位置合わせしながら積層する。
この発明の一つの実施の形態では、ステップS5にて、得られた未焼結の積層体において積層体と導体層の電気特性を検査する。具体的には、たとえば、焼結前の積層体の絶縁部分において短絡している箇所がないかどうか、すなわち、絶縁不良がないかどうか、を検査する。短絡している箇所が発見されれば、その積層体を不良(NG)として廃棄する。また、その積層体の絶縁不良の原因を究明し、その原因に基づいて工程管理の一環として積層工程の改善を図る。
次に、ステップS6にて、積層体を圧着する。
この発明の一つの実施の形態では、ステップS7にて、圧着された積層体においても積層体と導体層の電気特性を検査する。具体的には、たとえば、焼結前の積層体の絶縁部分において短絡している箇所がないかどうか、すなわち、絶縁不良がないかどうか、を検査する。短絡している箇所が発見されれば、その積層体を不良(NG)として廃棄する。また、その積層体の絶縁不良の原因を究明し、その原因に基づいて工程管理の一環として圧着工程の改善を図る。
最後に、ステップS8では、セラミックグリーンシートの積層体を、たとえば非酸化性雰囲気にて焼成し、セラミックグリーンシートの積層体(未焼成の導体層を含む)を焼結させることにより、セラミック多層基板を得ることができる。
そして、ステップS9では、従来の製造方法と同様に、焼結後のセラミック多層基板における回路や基板の電気特性を検査する。具体的には、たとえば、焼結後の基板の絶縁部分において短絡している箇所がないかどうか、すなわち、絶縁不良がないかどうか、を検査する。短絡している箇所が発見されれば、そのセラミック多層基板を不良(NG)として廃棄する。短絡している箇所が発見されない場合には、ステップS10にて、そのセラミック多層基板を良(G)として出荷する。
以上のように構成された本発明の一つの実施の形態のセラミック基板の製造方法においては、未焼結の積層体の段階で積層体と導体層の特性、たとえば、絶縁性を検査することができるので、製造工程のどの段階でどの程度の絶縁不良が生じたのかを明確に把握することができる。これにより、製造工程の各段階で絶縁不良の原因を究明することが容易になるので、その原因に基づいて各段階にて製造工程の改善を図ることができる。
また、未焼結の積層体の段階で積層体と導体層の特性を検査することにより、焼結前に不良を発見することができる。このため、焼結前の中間製品の段階で不良品を廃棄することができるので、製造コストの増大を抑制することができる。
さらに、本発明の一つの実施の形態の製造方法における検査工程では、検査用端子を別途設ける必要がないので、製造コストの増大を抑制することができる。
図2は、図1で示されたセラミック多層基板の製造工程のステップS5とS7の検査で検出される一つの形態の短絡箇所を概念的に示す積層体の断面図である。
図2に示すように、積層体を構成する外側のセラミックグリーンシート11の表面上に外部導電性ペースト層21が形成され、2つのセラミックグリーンシート11の間に内部導電性ペースト層23が形成されている。外部導電性ペースト層21と内部導電性ペースト層23が短絡していれば、これらの導電性ペースト層の間に介在するセラミックグリーンシート11に短絡の原因となる導通部分30が存在していることになる。
図3は、図1で示されたセラミック多層基板の製造工程のステップS5とS7で行われる検査の一つの形態を説明するための積層体の断面図である。
図3に示すように、積層体を構成する外側のセラミックグリーンシート11の表面上に第1の外部導電性ペースト層21aと第2の外部導電性ペースト層21bが形成されている。積層体の内部で2つのセラミックグリーンシート11の界面に内部導電性ペースト層23が形成されている。セラミックグリーンシート11を貫通して第1の外部導電性ペースト層21aと内部導電性ペースト層23とを接続するように貫通導電性ペースト層24が形成されている。ステップS5とS7の検査では、第1と第2の外部導電性ペースト層21aと21bの表面にプローブを押し当てる、さらには差し込むことにより、セラミックグリーンシート11の絶縁性を検査する。具体的には、第1と第2の外部導電性ペースト層21aと21bが短絡しているとき、たとえば、短絡の原因となる導通部分の大きさが1μm×1μm、セラミックグリーンシート11の厚みが50μmで、導電性ペースト層が銀ペーストから形成されている場合には、プローブによって検出される電気抵抗値は数十〜数百Ω程度であり、第1と第2の外部導電性ペースト層21aと21bが短絡していないとき、プローブによって検出される電気抵抗値は無限大になる。
このようにすることにより、内部導電性ペースト層23に接続されている第1の外部導電性ペースト層21aと、内部導電性ペースト層23に接続されていない第2の外部導電性ペースト層21bとの間で短絡が生じていないかどうかを確認することによって、セラミックグリーンシート11の絶縁性を検査することができる。これにより、セラミック多層基板を構成するセラミックグリーンシート11の絶縁不良を焼結前の段階で検出することができる。
図4は、図1で示されたセラミック多層基板の製造工程のステップS5とS7で行われる検査のもう一つの形態を説明するための積層体の斜視図である。
図4に示すように、積層体は、各々が電子部品を実装するために用いられる複数の基板の集合体である基板形成領域100と、基板形成領域100の周囲に配置され、最終的に切り落とされるマージン領域110と、マージン領域に形成された検査領域111とから構成される。
図5は、図4に示される検査領域に形成される導電性ペースト層の一つの形態を概念的に示す積層体の一部の断面図である。
図5に示すように、マージン領域110に形成された検査領域111において、積層体を構成する外側のセラミックグリーンシート11の表面上に第1の検査用外部導電性ペースト層25aと第2の検査用外部導電性ペースト層25bが形成されている。積層体の内部で2つのセラミックグリーンシート11の界面には、第1の検査用内部導電性ペースト層27aと第2の検査用内部導電性ペースト層27bが形成されている。セラミックグリーンシート11を貫通して第1の検査用外部導電性ペースト層25aと第1の検査用内部導電性ペースト層27aとを接続するように第1の検査用貫通導電性ペースト層26aが形成されている。セラミックグリーンシート11を貫通して第2の検査用外部導電性ペースト層25bと第2の検査用内部導電性ペースト層27bとを接続するように第2の検査用貫通導電性ペースト層26bが形成されている。ステップS5とS7の検査では、第1と第2の検査用外部導電性ペースト層25aと25bの表面にプローブを押し当てることにより、マージン領域110に形成された検査領域111において、セラミックグリーンシート11の絶縁性を検査する。
このようにすることにより、第1の検査用内部導電性ペースト層27aに接続されている第1の検査用外部導電性ペースト層25aと、第2の検査用内部導電性ペースト層27bに接続されている第2の検査用外部導電性ペースト層25bとの間で短絡が生じていないかどうかを確認することによって、セラミックグリーンシート11の絶縁性を検査することができる。これにより、セラミック多層基板を構成するセラミックグリーンシート11の絶縁不良を焼結前の段階で検出することができる。
また、図4に示されるように積層体は、各々が電子部品を実装するために用いられる複数の基板の集合体である基板形成領域100と、基板形成領域100の周囲に配置されたマージン領域110とを含み、図5に示されるようにマージン領域110内に形成された検査領域111に、第1と第2の検査用外部導電性ペースト層25aと25b、第1と第2の検査用内部導電性ペースト層27aと27b、第1と第2の検査用貫通導電性ペースト層26aと26bが形成されていることが好ましい。
このようにすることにより、最終的に電子部品を実装するために用いられる基板の回路を構成する外部導電性ペースト層にプローブを押し当てることなく、マージン領域110内に形成された第1と第2の検査用外部導電性ペースト層25aと25bにプローブを押し当てることによって、導電性ペースト層間の短絡の有無を検出して積層体の絶縁性を検査することができるので、基板形成領域100内の外部導電性ペースト層の表面にプローブを押し当てることによって外部導電性ペースト層に損傷が与えられるのを防止することができる。
図6〜図8は、本発明のセラミック基板の製造方法のより具体的な一つの実施の形態として、セラミック多層基板の概略的な製造工程を順に示す断面図である。
図6に示すように、まず、セラミック多層基板を構成する複数のセラミックグリーンシート11を作製する。セラミックグリーンシート11の作製方法は以下のとおりである。
まず、セラミックグリーンシート11の原材料の一つとして結晶化ガラス粉末、たとえば、SiO2−CaO−Al2O3−B2O3系ガラス粉末を準備する。そして、結晶化ガラスの粉末とアルミナ(Al2O3)粉末を所定の割合で混合する。次に、配合された原料粉末(ガラス・セラミック系原料粉末)に、有機バインダー及びトルエン(溶媒)を添加、混合し、ボールミルにより十分に混練して均一に分散させた後、減圧下で脱泡処理することにより原料スラリーを調製する。なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。その後、原料スラリーを、たとえば、ドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、たとえば、厚みが0.1mmのグリーンシートを作製する。そして、このグリーンシートを乾燥させた後、フィルムから剥離し、剥離されたグリーンシートを所定の寸法に打ち抜いて、セラミック多層基板製造用の複数のセラミックグリーンシート11を得る。
次に、図6に示すように、得られたセラミックグリーンシート11の各々に、焼結後に貫通導体層(ビアホール導体層)となる貫通導電性ペースト層24を形成する。貫通導電性ペースト層24は、セラミックグリーンシート11に貫通導体層用の貫通孔を形成し、その貫通孔に導体ペーストや導体粉を充填して形成する。
その後、セラミックグリーンシート11の各々に、焼結後に導体パターン層(インダクタ、キャパシタなどの受動素子を形成するための電極(ランド)や所定の配線パターンなど)となる導電性ペースト層を形成する。具体的には、セラミック多層基板の最上層を構成するセラミックグリーンシート11の外側上面上に、外部導体パターン層となる外部導電性ペースト層21を形成する。セラミック多層基板の最下層を構成するセラミックグリーンシート11の外側下面上に、外部導体パターン層となる外部導電性ペースト層22を形成する。また、セラミック多層基板の内層を構成するセラミックグリーンシート11の表面上には、内部導体パターン層となる内部導電性ペースト層23を形成する。これらの導電性ペースト層は、Agを導電成分として含み、スクリーン印刷などの方法によって所定のパターンとなるように印刷、形成するとともに、必要に応じて、厚膜抗体を形成するための抵抗体材料ペーストをスクリーン印刷などの方法によって印刷、形成する。なお、この実施形態では、導電性ペーストとしてAgを導電成分とするペーストを用いているが、導電性ペーストの種類に特別の制約はなく、Ag/Pt粉末やAg/Pd粉末などを導電成分とするペーストなど、種々の導電性ペーストを用いることが可能である。
そして、図7に示すように、得られたセラミックグリーンシート11を所定枚数積層した後、圧着し、積層体10を形成する。
図8に示すように、積層体10を構成する外側のセラミックグリーンシート11の表面上に第1の外部導電性ペースト層21aと第2の外部導電性ペースト層21bが形成されている。図1に示すステップS5とS7の検査では、第1と第2の外部導電性ペースト層21aと21bの表面にプローブ41と42のそれぞれを押し当てることにより、セラミックグリーンシート11の絶縁性を検査する。
この場合、図8に示すようにプローブ41と42は、第1と第2の外部導電性ペースト層21aと21bの表面に突き刺さるように、あるいは、第1と第2の外部導電性ペースト層21aと21bの表面が凹むように、押し当てられる。このため、最終的にセラミック多層基板の外部導電層となる部分が損傷する。このような損傷を防止するために積層体10の外側にダミーグリーンシートが設けられ、上記の第1と第2の外部導電性ペースト層21aと21bに接続するようにダミーセラミックグリーンシートの外表面上に検査用外部導電性ペースト層が形成されるのが好ましい。
図9は、外側にダミーグリーンシートが設けられた積層体を示す断面図である。
図9に示すように、積層体10の外側で上下両側にダミーセラミックグリーンシート51と52がさらに積層される。第1と第2の検査用外部導電性ペースト層25aと25bがダミーセラミックグリーンシート51の外表面上に形成される。第1と第2の検査用貫通導電性ペースト層26aと26bがダミーセラミックグリーンシート51を貫通し、第1と第2の検査用外部導電性ペースト層25aと25bと、最終的にセラミック多層基板の外部導電層となる第1と第2の外部導電性ペースト層21aと21bとを接続するように形成されている。
このようにすることにより、第1と第2の検査用外部導電性ペースト層25aと25bの表面にプローブ41と42を押し当てることによって第1と第2の検査用外部導電性ペースト層25aと25bに損傷が与えられても、検査工程の後で、第1と第2の検査用外部導電性ペースト層25aと25bと第1と第2の検査用貫通導電性ペースト層26aと26bが形成されたダミーセラミックグリーンシート51を除去することができる。これにより、最終的にセラミック多層基板の外部導電層となる第1と第2の外部導電性ペースト層21aと21bにプローブ41と42の押圧による損傷が生じることがなく、また焼結によって最終的に得られるセラミック多層基板の外表面上に形成される外部導体層にプローブ41と42の押圧による損傷が残存することがない。
また、ダミーセラミックシート51に形成された第1と第2の検査用外部導電性ペースト層25aと25bと第1と第2の検査用貫通導電性ペースト層26aと26bを通じて、最終的に電子部品を実装するために用いられる基板の回路を構成する導体層間の短絡の有無を検出することができる。
この場合、ダミーセラミックグリーンシート51と52は、積層体焼結工程における所定の焼結温度では実質的に焼結されない材料から形成されていることが好ましい。
このダミーセラミックグリーンシート51と52を未焼結の積層体10の両側に配置して、所定の焼結温度で積層体10を焼結した後、焼結されないダミーセラミックグリーンシート51と52を剥離して除去することができる。このようにすることにより、未焼結の積層体10が焼結によって平面方向へ収縮するのを十分に抑制することができるので、最終的に得られるセラミック多層基板の寸法精度が高くなる。その結果、得られたセラミック多層基板の表面にプローブ41と42による損傷が残存することがないとともに、高密度に配線を施しても導体層間の短絡が生じがたく、半導体デバイスやチップ状電子部品を高精度に搭載することができる。このようなダミーセラミックグリーンシート51と52は、いわゆる無収縮工法に用いられる拘束用セラミックグリーンシートと呼ばれるものである。
なお、上記の拘束用セラミックグリーンシートは以下のようにして作製される。
拘束用セラミックグリーンシートは、上述のセラミック多層基板用のグリーンシートの積層体焼結工程では焼結しない無機系材料を主成分とするセラミックグリーンシートであり、セラミック多層基板を構成するグリーンシートの積層体の両面または片面に積層され、その状態で焼結を行った後、除去されることになる層として機能するものである。
まず、Al2O3粉末を準備し、有機バインダー及びトルエン(溶媒)を添加混合して、ボールミルにより十分に混練し、均一に分散させて減圧下で脱泡処理することにより原料スラリーを調製する。なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。その後、原料スラリーを、たとえば、ドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、たとえば、厚みが0.1mmのセラミックグリーンシートを作製する。次に、このセラミックグリーンシートを乾燥させた後、フィルムから剥離し、剥離されたセラミックグリーンシートを所定の寸法に打ち抜いて、拘束用セラミックグリーンシートを得る。
その後、セラミック多層基板を製造するためには、まず、積層体10の上下両面側に、上述のようにして作製された拘束用セラミックグリーンシートであるダミーセラミックグリーンシート51と52を所定枚数積層した後、圧着し、積層体を形成する。次に、上記の積層体を、必要に応じて、適当な大きさに切断したり、あるいは分割溝を形成したりした後、たとえば、800〜1100℃程度の温度条件で焼結する。その後、ダミーセラミックグリーンシート51と52を除去することにより、セラミック多層基板が得られる。この場合、ダミーセラミックグリーンシート51と52と積層体10の界面には、上記の焼結によって反応層が形成されているので、ブラスト処理等によって研磨処理を施すのが好ましい。
なお、セラミック多層基板にチップコンデンサや半導体デバイスなどの実装部品を搭載することによって、多層モジュールが得られる。
また、この発明のセラミック基板の製造方法において、導電性ペースト層は、当該導電性ペースト層全体の体積に対して導電材料として、たとえば、Agを35体積%以上含むことが好ましい。
未焼結の導電性ペースト層における導電材料の含有量を35体積%以上にすることにより、導電性ペースト等の未焼結の導体層が良好な導電性を示すので、焼結前に積層体10の絶縁性を効果的に検査することができる。
なお、本発明は、絶縁層の絶縁不良のチェックに用いることができるが、導電層の導通不良(たとえば断線)のチェックに利用することもできる。
(実施例1)
以下の表1に示される厚みのセラミックグリーンシートを所定の積層数で積み重ねて、図8に示されるような導電性ペースト層が形成された積層体10の試料を作製した。得られた積層体10を圧着した後、焼結した。
以下の表1に示される厚みのセラミックグリーンシートを所定の積層数で積み重ねて、図8に示されるような導電性ペースト層が形成された積層体10の試料を作製した。得られた積層体10を圧着した後、焼結した。
セラミックグリーンシートの原材料は、上記の実施の形態で説明したような結晶化ガラス粉末とアルミナ粉末の混合粉末を用いた。セラミックグリーンシートの大きさは15cm×15cmであった。セラミックグリーンシートの作製方法は、上記の実施の形態で説明した方法で行なった。セラミックグリーンシートの積層体の圧着は、積層体に50トンの荷重を2秒間加えることによって行った。焼結温度は900℃であった。導電性ペースト層の材料としては、Agを導電成分とするペーストを用いた。
各試料について、図1に示すステップS5とS7とS9にて絶縁性を検査した。各試料No.ごとに各試料No.ごとの絶縁不良発生率と、各工程に起因する絶縁不良発生率を算出した。
その結果を表1に示す。
表1から、シート厚みが薄くなるほど、絶縁不良の発生率が高くなることはわかる。このことは、本願発明者らによって把握されていたことである。しかし、最終的な絶縁不良の発生率(トータル)は把握されていたものの、どの工程でどれくらいの割合で不良が発生するのかは把握されていなかった。
しかし、本発明によれば、図1に示すステップS5とS7にて未焼結の積層体について絶縁性を検査することができるので、表1に示すように、どの工程でどれくらいの割合で不良が発生するのかを把握することができた。その結果、その発生率を各工程にフィードバックし、個々の工程の改善を図ることができるようになった。
また、表1から、比較的厚いシートであれば、わざわざ、「積層工程」や「圧着工程」の後、絶縁性を検査しなくても問題はなく、シート厚みが50μmよりも薄くなると、さらには25μmよりも薄くなると、「積層工程」や「圧着工程」にて絶縁不良が発生することがわかった。したがって、50μmより薄いシートを用いる場合、図1に示すステップS5やS7にて、すなわち、「積層工程」や「圧着工程」の後に絶縁性の検査を行うことは非常に意義がある。
(実施例2)
上記の実施例1にて、導電性ペースト層の材料としてAgの含有量(体積%)を変えて、導電性ペースト層を形成した。そして、導電性ペースト層の導通が可能かどうかについて調べた。その結果を表2に示す。
上記の実施例1にて、導電性ペースト層の材料としてAgの含有量(体積%)を変えて、導電性ペースト層を形成した。そして、導電性ペースト層の導通が可能かどうかについて調べた。その結果を表2に示す。
表2から、ペースト中のAgの含有量が35体積%未満であると、導電性ペースト層そのものに導電性がないので、セラミックグリーンシートの絶縁性の検査をすることができないことがわかった。なお、導電性ペースト層の導通が可能かどうかは、Agの粒径には依存しないことがわかった。
今回開示された実施の形態や実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は以上の実施の形態や実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものであることが意図される。
10:積層体、11:セラミックグリーンシート、21,22:外部導電性ペースト層、21a:第1の外部導電性ペースト層、21b:第2の外部導電性ペースト層、23:内部導電性ペースト層、24:貫通導電性ペースト層、25a:第1の検査用外部導電性ペースト層、25b:第2の検査用外部導電性ペースト層、26a:第1の検査用貫通導電性ペースト層、26b:第2の検査用貫通導電性ペースト層、27a:第1の検査用内部導電性ペースト層、27b:第2の検査用内部導電性ペースト層、41,42:プローブ、51,52:ダミーセラミックグリーンシート、100:基板形成領域、110:マージン領域、111:検査領域。
Claims (7)
- 未焼結の導体層が形成された複数のセラミックグリーンシートを積層することによって未焼結の積層体を形成する積層体形成工程と、
前記積層体を所定の焼結温度で焼結する積層体焼結工程と、
前記積層体形成工程と前記積層体焼結工程との間で前記積層体および/または前記導体層の電気特性を検査する検査工程とを備えた、セラミック基板の製造方法。 - 前記未焼結の導体層は、前記積層体の外側に形成された第1と第2の外部導体層と、前記積層体の内部で前記複数のセラミックグリーンシートの界面に形成された内部導体層と、前記セラミックグリーンシートを貫通して前記第1の外部導体層と前記内部導体層とを接続するように形成された貫通導体層とを含み、
前記検査工程は、プローブを前記第1と第2の外部導体層の表面に押し当てることにより、前記セラミックグリーンシートの絶縁性を検査する、請求項1に記載のセラミック基板の製造方法。 - 前記未焼結の導体層は、前記積層体の外側に形成された第1と第2の外部導体層と、前記積層体の内部で前記複数のセラミックグリーンシートの界面に形成された第1と第2の内部導体層と、前記セラミックグリーンシートを貫通して前記第1の外部導体層と前記第1の内部導体層とを接続するように形成された第1の貫通導体層と、前記セラミックグリーンシートを貫通して前記第2の外部導体層と前記第2の内部導体層とを接続するように形成された第2の貫通導体層とを含み、
前記検査工程は、プローブを前記第1と第2の外部導体層の表面に押し当てることにより、前記セラミックグリーンシートの絶縁性を検査する、請求項1に記載のセラミック基板の製造方法。 - 前記積層体は、各々が電子部品を実装するために用いられる複数の基板の集合体である基板形成領域と、前記基板形成領域の周囲に配置されたマージン領域とを含み、
前記外部導体層と前記内部導体層と前記貫通導体層は、前記マージン領域に形成されている、請求項2または請求項3に記載のセラミック基板の製造方法。 - 前記積層体形成工程は、前記積層体の外側にダミーセラミックグリーンシートをさらに積層することを含み、
検査用外部導体層が前記ダミーセラミックグリーンシートの外表面上に形成され、検査用貫通導体層が前記ダミーセラミックグリーンシートを貫通し、前記検査用外部導体層と前記第1と第2の外部導体層とを接続するように形成されている、請求項2から請求項4までのいずれか1項に記載のセラミック基板の製造方法。 - 前記ダミーセラミックグリーンシートは、前記積層体焼結工程における所定の焼結温度では実質的に焼結されない材料から形成されている、請求項5に記載のセラミック基板の製造方法。
- 前記未焼結の導体層は、当該導体層全体の体積に対して導電材料を35体積%以上含む、請求項1から請求項6までのいずれか1項に記載のセラミック基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219261A JP2010056272A (ja) | 2008-08-28 | 2008-08-28 | セラミック基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219261A JP2010056272A (ja) | 2008-08-28 | 2008-08-28 | セラミック基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010056272A true JP2010056272A (ja) | 2010-03-11 |
Family
ID=42071882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008219261A Pending JP2010056272A (ja) | 2008-08-28 | 2008-08-28 | セラミック基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010056272A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013001973A1 (ja) * | 2011-06-29 | 2013-01-03 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法ならびに電子部品モジュール |
WO2017149966A1 (ja) * | 2016-03-04 | 2017-09-08 | アルプス電気株式会社 | 電子回路モジュール及び電子回路モジュールの試験方法 |
-
2008
- 2008-08-28 JP JP2008219261A patent/JP2010056272A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013001973A1 (ja) * | 2011-06-29 | 2013-01-03 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法ならびに電子部品モジュール |
JP5598606B2 (ja) * | 2011-06-29 | 2014-10-01 | 株式会社村田製作所 | 多層セラミック基板の製造方法 |
JPWO2013001973A1 (ja) * | 2011-06-29 | 2015-02-23 | 株式会社村田製作所 | 多層セラミック基板の製造方法 |
WO2017149966A1 (ja) * | 2016-03-04 | 2017-09-08 | アルプス電気株式会社 | 電子回路モジュール及び電子回路モジュールの試験方法 |
CN108029206A (zh) * | 2016-03-04 | 2018-05-11 | 阿尔卑斯电气株式会社 | 电子电路模块以及电子电路模块的试验方法 |
JPWO2017149966A1 (ja) * | 2016-03-04 | 2018-07-19 | アルプス電気株式会社 | 電子回路モジュール及び電子回路モジュールの試験方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI686825B (zh) | 多層陶瓷電子組件及具有該電子組件的印刷電路板 | |
US7903426B2 (en) | Multilayer electronic component, electronic device, and method for producing multilayer electronic component | |
US8941972B2 (en) | Multilayer ceramic electronic component | |
KR101499721B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
US20140151101A1 (en) | Embedded multilayer ceramic electronic component and method of manufacturing the same, and printed circuit board having embedded multilayer ceramic electronic component therein | |
KR101452126B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
JP6531845B2 (ja) | 多層配線基板およびこれを備えるプローブカード | |
WO2017217138A1 (ja) | 電子部品検査用の多層配線基板 | |
JP2008004514A (ja) | 導電性ペーストおよびそれを用いたセラミック多層基板の製造方法 | |
JP7309666B2 (ja) | 多層セラミック基板及び電子装置 | |
US9523709B2 (en) | Method of manufacturing multilayer wiring board, probe card including multilayer wiring board manufactured by the method, and multilayer wiring board | |
JP6128209B2 (ja) | 多層配線基板及びその製造方法並びにプローブカード用基板 | |
JP2010056272A (ja) | セラミック基板の製造方法 | |
WO2009119198A1 (ja) | セラミック基板の製造方法 | |
JP4900226B2 (ja) | 多層セラミック基板及びその製造方法、電子部品 | |
JP2014236134A (ja) | 多層配線基板およびこれを備えるプローブカード | |
KR101489816B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
US10426027B2 (en) | Ceramic multilayer substrate | |
JP3879276B2 (ja) | セラミック多層基板の製造方法 | |
JP2005286303A (ja) | 積層セラミック基板およびその製造方法 | |
JP2004186342A (ja) | セラミック積層体及びその製法 | |
JP5194635B2 (ja) | セラミック多層基板及びその製造方法 | |
JP5598606B2 (ja) | 多層セラミック基板の製造方法 | |
JP2005175504A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
KR101038891B1 (ko) | 세라믹 기판 및 그의 제조 방법 |