JP2005286303A - 積層セラミック基板およびその製造方法 - Google Patents

積層セラミック基板およびその製造方法 Download PDF

Info

Publication number
JP2005286303A
JP2005286303A JP2004372807A JP2004372807A JP2005286303A JP 2005286303 A JP2005286303 A JP 2005286303A JP 2004372807 A JP2004372807 A JP 2004372807A JP 2004372807 A JP2004372807 A JP 2004372807A JP 2005286303 A JP2005286303 A JP 2005286303A
Authority
JP
Japan
Prior art keywords
ceramic substrate
multilayer ceramic
terminal electrode
laminate
temporary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004372807A
Other languages
English (en)
Inventor
Muneyuki Sawada
宗之 沢田
Hiroshi Kagata
博司 加賀田
Hidenori Katsumura
英則 勝村
Koji Kawakita
晃司 川北
Kazuhiro Miura
和裕 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004372807A priority Critical patent/JP2005286303A/ja
Publication of JP2005286303A publication Critical patent/JP2005286303A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】端子電極と積層セラミック基板の界面で十分な端子電極の補強を図った積層セラミック基板とその製造方法を提供する。
【解決手段】表層に端子電極12aが形成された積層セラミック基板において、前記端子電極12aの端部は、内層側へと屈曲された状態で絶縁体14aによって覆われた積層セラミック基板とすることにより、端子電極12aの端部を確実に補強し、密着強度に優れるとともに実装性に優れた積層セラミック基板を実現することができる。
【選択図】図8

Description

本発明は、各種受動部品、半導体部品等を実装する積層セラミック基板であって、特に実装の信頼性に優れた端子電極の構造を有する積層セラミック基板およびその製造方法に関するものである。
電子機器の小型化、高密度化を実現するために電子部品の小型化、複合化が望まれており、これを実現するために小型のモジュール部品などの開発が進められている。これを実現する手段の一つとして積層セラミック基板の表層に各種電子部品を実装したセラミックモジュール部品が実用化されている。このセラミックモジュール部品に用いる従来の積層セラミック基板およびその製造方法について説明する。
まず、従来の積層セラミック基板はガラス成分を含む無機粉末に有機バインダおよび可塑剤などを有機溶剤を用いて混合分散してセラミックスラリーとし、ドクターブレード法、ダイコーティング法等によりPETフィルム等のベースフィルムの上に前記セラミックスラリーを塗布することによってセラミックグリーンシートを作製する。このセラミックグリーンシートの上に電極ペーストを用いて電極パターンを形成する。また必要に応じてセラミックグリーンシートにパンチャー加工あるいはレーザ加工などによりビア孔を形成した後、前記電極ペーストを用いてこのビア孔に充填してビア電極を形成する。
次に、前記セラミックグリーンシートを加熱および加圧を繰り返すことにより熱圧着することによりセラミックグリーンシートの仮積層体を作製する。この仮積層体の表層には電極ペーストなどを用いて表層電極と各種電子部品などを実装したり、積層セラミック基板をプリント基板などに実装するための端子電極を印刷形成する。
その後、この仮積層体を本加圧成型することにより積層体を得た後、この積層体を焼成することにより積層セラミック基板を得ている。
次に、この積層セラミック基板にチップコンデンサ、チップインダクタ、チップ抵抗器等のチップ部品あるいはピンダイオードなどの半導体部品を前記端子電極にはんだ付け等により実装することにより、各種セラミックモジュール部品を作製することができる。
さらに、このセラミックモジュール部品はプリント基板などにはんだ付けにより実装することができ、主に携帯電話等の小型の電子機器に使用されている。しかしながら、この携帯用の小型の電子機器では前記セラミックモジュール部品に対して、さらなる耐久性、接続信頼性などの要望がなされている。これらの要望に対して、特に落下衝撃試験ではプリント基板への実装に用いているセラミックモジュール部品の端子電極からクラック、ワレが発生しやすいという問題点を有していた。
前記問題点を解決するために、積層体を個片分割した後、バレル研磨などにより面取り加工を行い、その後焼成することにより基板端部に不要な応力集中を防ぐ工法が提案されている(例えば、特許文献1参照)。
特開2003−338689号公報
しかしながら、前記従来の構成では端子電極の界面も研磨され、端子電極が剥れやすくなり実用上十分な端子電極の密着強度が得られないという問題点を有していた。
本発明は前記従来の課題を解決するもので、端子電極と積層セラミック基板の界面で十分な端子電極の補強を図った積層セラミック基板とその製造方法を提供することを目的とするものである。
前記従来の課題を解決するために、本発明は、端子電極の端部を絶縁体によって被覆し、さらに積層セラミック基板の内部に屈曲状態で埋め込まれた構造とするものである。
本発明の積層セラミック基板は、端子電極の端部を積層セラミック基板を構成する絶縁体に屈曲した状態で埋設することにより端子電極の密着強度が向上し、外部応力に対して端子電極の端部からのクラックの発生、電極剥離を抑制することができる実装の信頼性に優れた積層セラミック基板およびその製造方法を提供することができる。
(実施の形態1)
以下、本発明の実施の形態1における積層セラミック基板およびその製造方法について図面を参照しながら説明する。
図1〜図6は本発明の実施の形態1における積層セラミック基板の製造工程を説明するための断面図であり、図7および図8は要部断面図である。また図9〜図11は端子電極近傍の拡大平面図である。
なお、本実施の形態1で用いている図面は1個の積層セラミック基板16を例として図示しているが、生産性の観点からはこれらをマトリックス状に配置した多数個取りの所定のサイズのセラミックシートとして取り扱うことが一般的であるが簡略化のために省略している。
図1において、11はセラミックグリーンシートであり、このセラミックグリーンシート11は酸化アルミニウムなどの無機粉末にホウケイ酸ガラスなどを主成分とするガラス成分を含有したガラスセラミック材料で構成しており、その製造方法は酸化アルミニウムなどの無機粉末にガラス成分、有機バインダ、可塑剤および分散媒を混合してセラミックスラリーとした後、このセラミックスラリーをグリーンシート成型法によって所定の厚みに作製することによって製造することができる。
そして、このセラミックグリーンシート11の厚みは任意の厚みとすることができるが、通常の積層セラミック基板16では数10〜数100μmの厚みを有するように形成するのが一般的である。
また、このセラミックグリーンシート11はガラスセラミック材料とすることにより、焼結温度を900℃前後とすることができる。この焼結温度であれば導体抵抗の低い銀あるいは銅を主成分とする電極材料を用いることができることから高周波特性に優れた積層セラミック基板16を実現することができる。
次に、12aは積層セラミック基板16の片面の表層に形成する端子電極であり、貴金属(Ag、Pt、Pdあるいはこれらの合金など)および卑金属(Cu、Niあるいはこれらの合金など)の電極材料を用いてスクリーン印刷法などにより構成することができる。
その後、この端子電極12aの端部を被覆するように絶縁体ペーストを用いて絶縁膜14を印刷形成する。この端子電極12aの端部と絶縁膜14の形成に関する詳細な内容は後述する。
また、12bは内層電極であり、この内層電極12bはコイル、コンデンサなどの電極パターンあるいは通常の配線パターンとしても用いることができるものであり、端子電極12aと同じ電極材料と工法によって形成することができる。さらに、12cはビア電極であり、セラミックグリーンシート11を貫通して積層方向に接続させている電極である。このビア電極12cの形成はセラミックグリーンシート11にパンチャー法あるいはレーザ加工法により所定の形状に貫通孔を形成した後、前記貫通孔に電極ペーストを充填することにより形成することができる。
次に、図2に示すようにそれぞれのセラミックグリーンシート11に端子電極12a、内層電極12b、ビア電極12cを印刷形成したセラミックグリーンシート11を所定の構造となるように配置・積層し、加熱および加圧を行いながら仮圧着させて一体化させて仮積層体13を作製する。
また、この時の仮圧着の圧力は200kg/cm2以下とすることが好ましい。この仮圧着の条件であれば1枚ずつの積層も可能であり、複雑な配線構造を有する積層数の多い積層セラミック基板16などでは複数回数の仮圧着を行いながら最終の積層数とすることができるという利点を有している。
なお、表層の端子電極12aと絶縁膜14の形成はこの仮積層体13を形成した後に形成することも可能である。
次に、図3に示すようにこの仮積層体13の最下層にスクリーン印刷等により端子電極12aを形成した後、絶縁体ペーストを用いて所定の厚みとなるように端子電極12aの端部を被覆するように絶縁膜14を形成する。この絶縁膜14は少なくとも端子電極12aの端部を完全に被覆することで本発明の効果は発揮することができるが、工程上のばらつきも発生することからセラミックグリーンシート11の全面に形成することが生産性の観点からは有利である。またその絶縁膜14の厚みは15μm以上の厚みが効果的である。さらにこの絶縁膜14に用いる材料は焼成後にセラミックグリーンシート11と一体化させるためにセラミックグリーンシート11と同じ材料を用いることが好ましい。
また、積層セラミック基板16の大判化が必要なときには機械的強度が要求されることから、セラミックグリーンシート11の構成材料よりも抗折強度に優れたガラスセラミック材料を絶縁膜14に用いることにより積層セラミック基板16の機械的強度を高めることができる。
さらに、前記セラミックグリーンシート11と絶縁膜14に用いるガラスセラミック材料の熱膨張係数を合致させることがより望ましい。
次に、図4に示すように仮積層体13を先の仮圧着の条件よりもさらに高い圧力で本圧着することにより積層体15を得ることができる。この本圧着の条件は700kg/cm2以下とすることが好ましい。700kg/cm2を超えると積層体15の変形が発生したり、電極パターンなどの寸法精度が得られにくくなるという問題があるためである。
そして、この時の端子電極12aの形状は図7に示すように本圧着により端子電極12aの端部は絶縁膜14が被覆された厚み分だけ積層セラミック基板16の内部側に屈曲した状態で埋め込まれており、絶縁膜14の表面と端子電極12aの端部を除く部分の表面とがほぼ同一平面上となっている。このような条件で積層体15を形成することにより端子電極12aの端部を絶縁膜14とセラミックグリーンシート11の内部に埋め込まれた構造を実現することができる。
その後、必要に応じて積層体15の個片分割を行い、個片分割された積層体15をバレル研磨することにより積層体15のエッジ部(端部)の面取り加工を行う。本発明の構成である端子電極12aの端部を絶縁膜14に埋め込んだ構造を有していることにより、バレル研磨を行っても端子電極12aの端部が浮き上がったり、強度が劣化するといった問題も発生することはなく、このエッジ部の面取り加工は積層セラミック基板16の実装の信頼性を高めるという効果を発揮することができるものである。特に積層セラミック基板16の小型化を実現する場合、端子電極12aが積層セラミック基板16のエッジ部に形成されることが多く、このような場合における面取り加工は効果をより発揮することができる。
また、この積層セラミック基板16のエッジ部の面取りの半径を50μm以上とすることにより、その効果をより大きくすることができる。
その後、図5に示すようにこの積層体15を900℃前後の焼成温度にて焼成して積層セラミック基板16を得る。この積層セラミック基板16の端子電極12aは図8に示す要部拡大図のように、絶縁膜14は焼成によって絶縁体14aとなり、この絶縁体14aは焼成による一体化反応によって積層セラミック基板16の絶縁体層14bの一部となり、この絶縁体14aと端子電極12aはほぼ平坦な形状になるような構造となる。前記絶縁体層14bはセラミックグリーンシート11を焼成したものである。このような端子電極12aの構造の断面図を図8に示す。図8に示すような端子電極12aの端部が積層セラミック基板16の内部に埋め込まれた構造とすることにより端子電極12aの実装時の機械的強度を高めることができる。
また、バレル研磨によって端子電極12aの表面を粗面化することによって半田流れを防ぐことができ、狭ピッチの端子電極12aを有する積層セラミック基板16の短絡を防止することができる。さらに、研磨時に研削された絶縁体層14bおよび絶縁体14aから発生するガラスセラミック粉末を端子電極12aの表面に分散付着させることにより、半田食われ不良を低減することもできる。特に、このガラスセラミック粉末を端子電極12aの表面に分散付着させる量は10%以下が好ましく、5%以下がより好ましい。
また、焼成の前に個片化しないで多数個取りの板状の積層体15として焼成することも可能であり、電子部品20を実装した後個片化することができる。この場合には電子部品20(後述)を一括して実装することが可能となり、実装効率が非常に高いという利点を有している。
次に、図9〜図11は端子電極12aの近傍の要部拡大平面図であり、端子電極12aの端部を完全に絶縁体14aで埋め込んだ状態を示している。図9は絶縁体14aによって四角形の形状に端子電極12aの端部を埋め込んだ状態を示し、図10では円形の形状に端子電極12aの端部を埋め込んだ状態を示している。どのような形状にするかについては積層セラミック基板16の用途と性能を考慮しながら選択することができる。また、端子電極12aが配線パターン18と接続しているときにも図11に示すように、全ての方向に対して絶縁体14aにて端子電極12aの端部を埋め込んだ状態とすることにより本発明の効果を発揮することができる。
次に、図6に示すようにこの積層セラミック基板16の片面側の表面に抵抗器、コンデンサなどのチップ部品やSAWフィルタあるいは半導体などの電子部品20を実装することによってセラミックモジュール部品とすることができる。このセラミックモジュール部品を用いて、回路基板であるプリント基板などに実装することにより小型で優れた信頼性を有する電子機器を実現することができる。
なお、前記積層セラミック基板16の内層にコンデンサ、抵抗あるいはコイルなどを形成することにより部品内蔵の積層セラミック基板16とすることも可能であり、その場合は表層に実装するコンデンサ、抵抗あるいはコイルなどの電子部品20を低減することが可能となり、より実装密度の高いセラミックモジュール部品を実現することができる。
次に、本実施の形態1の積層セラミック基板16をプリント基板に実装し、落下衝撃試験を行った。この落下衝撃試験における積層セラミック基板16は5.4mm×4.0mm×0.8mmの形状であり、この積層セラミック基板16を35mm×90mm×1.0mmサイズのガラスエポキシ基板(FR−4)上に3個実装した後、コンクリート上に高さ1.8m、6面の条件で3サイクル計18回の落下衝撃試験を行い、積層セラミック基板16の端子電極12aのクラック発生数を評価した。この落下衝撃試験では従来の積層セラミック基板(比較例)と本発明の積層セラミック基板16において、絶縁体14aによる端子電極12aの端部の埋め込み深さ、積層セラミック基板16のエッジ部の面取り寸法を変えた試料を用いて試験を行った。比較例の試料No.1は端部の埋め込みが無く、表層の絶縁体と端子電極の高さが一定となるように作製したものであり、No.2は特許文献1に示された絶縁体の上に端子電極を形成し、エッジ部をバレル研磨したものである。その評価結果を(表1)に示す。
Figure 2005286303
(表1)の結果より、本実施の形態1のNo.3の端子電極12aの端部は内層側へと屈曲された状態で絶縁体によって覆われたことにより、落下衝撃に対して端子電極12aのクラックの発生を従来例に比較して大幅に抑制していることが分かる。さらに、端子電極12aの端部を表層から10μm以上の深さに埋め込むことにより、クラックの発生を更に抑制することが確認できた。
また、図8に示す端子電極12aの端部の埋め込み深さ17を10μm以上の深さに埋め込んだ積層セラミック基板16とすることにより確実に端子電極12aの端部を補強できることから、端子電極12aの端部からのクラックの発生、あるいは電極剥離をより抑制することができる。
また、積層セラミック基板16のエッジ部を面取りすることにより、積層セラミック基板16のエッジ部に存在する既存の欠陥に対して不要な応力集中を抑制し、外部応力に対して積層セラミック基板16のエッジ部からのクラックの発生、ワレを抑制することができる。
さらに、積層セラミック基板16のエッジ部を半径50μm以上で面取り加工を行うことにより、実装強度により優れたものとすることができる。
また、積層セラミック基板16の絶縁層をガラスセラミック材料とすることにより低抵抗の銀あるいは銅電極を内層電極12bに用いた高周波特性に優れた積層セラミック基板16とすることができる。
また、先に仮積層体13を作製し、この仮積層体13に対して端子電極12aとなる電極ペーストを印刷した後、絶縁体14aとなる絶縁体ペーストを印刷し、仮積層よりも高い圧力でプレスを行うことにより、仮積層体13がクッションとなり確実に端子電極12aの端部を積層セラミック基板16の内部に埋め込むことができる。
以上のように本発明にかかる積層セラミック基板およびその製造方法は、端子電極の端部を積層セラミック基板の内部に埋め込むことにより、外部応力により端子電極を起点としてクラックの発生を抑制した積層セラミック基板を提供することができるという効果を有し、半導体等を実装するセラミックモジュール部品などに有用である。
本発明の実施の形態1における積層セラミック基板の製造工程を説明するための断面図 同断面図 同断面図 同断面図 同断面図 同断面図 同要部の拡大断面図 同要部の拡大断面図 同要部の拡大平面図 同要部の拡大平面図 同要部の拡大平面図
符号の説明
11 セラミックグリーンシート
12a 端子電極
12b 内層電極
12c ビア電極
13 仮積層体
14 絶縁膜
14a 絶縁体
14b 絶縁体層
15 積層体
16 積層セラミック基板
17 埋め込みの深さ
18 配線パターン
20 電子部品

Claims (15)

  1. 表層に端子電極が形成された積層セラミック基板において、前記端子電極の端部は、内層側へと屈曲された状態で絶縁体によって覆われた積層セラミック基板。
  2. 端子電極の端部を表層から10μm以上の深さに埋め込んだ請求項1に記載の積層セラミック基板。
  3. 積層セラミック基板のエッジ部を面取りした請求項1に記載の積層セラミック基板。
  4. エッジ部の面取りの半径を50μm以上とした請求項3に記載の積層セラミック基板。
  5. 積層セラミック基板を構成する絶縁体層をガラスセラミック材料とした請求項1に記載の積層セラミック基板。
  6. 絶縁体とその下方の絶縁体層の材料を同一組成とした請求項1に記載の積層セラミック基板。
  7. 絶縁体をその下方の絶縁体層の材料よりも抗折強度の大きい材料とした請求項1に記載の積層セラミック基板。
  8. 端子電極の表面を粗面化した請求項1に記載の積層セラミック基板。
  9. 内層電極を印刷形成したセラミックグリーンシートを形成する第一の工程と、前記内層電極を印刷形成した複数のセラミックグリーンシートを仮圧着して仮積層体を形成する第二の工程と、この仮積層体に端子電極を印刷形成するとともに少なくとも端子電極の端部を被覆するように絶縁膜を印刷形成する第三の工程と、前記絶縁膜を印刷形成した仮積層体を仮圧着よりも高い圧力にて本圧着して端子電極の端部を積層体の内部に屈曲させて埋め込むように積層体を形成する第四の工程と、前記本圧着された積層体を焼成する第五の工程からなる積層セラミック基板の製造方法。
  10. 第二の工程における仮圧着を200kg/cm2以下とした請求項9に記載の積層セラミック基板の製造方法。
  11. 第四の工程における本圧着を700kg/cm2以下とした請求項9に記載の積層セラミック基板の製造方法。
  12. 内層電極を印刷形成したセラミックグリーンシートを製造する第一の工程と、前記内層電極を印刷形成した複数のセラミックグリーンシートを交互に積層して仮圧着して仮積層体を製造する第二の工程と、前記仮積層体に端子電極を印刷形成するとともに少なくとも端子電極の端部を被覆するように絶縁膜を印刷形成する第三の工程と、前記絶縁膜を印刷形成した仮積層体を仮圧着よりも高い圧力により本圧着して端子電極の端部を積層体の内部に屈曲させて埋め込むように積層体を形成する第四の工程と、前記本圧着された積層体を個片化する第五の工程と、この個片化した積層体を焼成する第六の工程からなる積層セラミック基板の製造方法。
  13. 第二の工程における仮圧着を200kg/cm2以下とした請求項12に記載の積層セラミック基板の製造方法。
  14. 第四の工程における本圧着を700kg/cm2以下とした請求項12に記載の積層セラミック基板の製造方法。
  15. 第五の工程における個片化した積層体を面取りする工程を含む請求項12に記載の積層セラミック基板の製造方法。
JP2004372807A 2004-03-05 2004-12-24 積層セラミック基板およびその製造方法 Pending JP2005286303A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004372807A JP2005286303A (ja) 2004-03-05 2004-12-24 積層セラミック基板およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004061964 2004-03-05
JP2004372807A JP2005286303A (ja) 2004-03-05 2004-12-24 積層セラミック基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005286303A true JP2005286303A (ja) 2005-10-13

Family

ID=35184292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004372807A Pending JP2005286303A (ja) 2004-03-05 2004-12-24 積層セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005286303A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091874A (ja) * 2006-09-08 2008-04-17 Alps Electric Co Ltd セラミック回路基板とその製造方法
EP2107863A1 (en) 2008-04-02 2009-10-07 Hitachi Metals, Ltd. Multilayer ceramic substrate, electronic component, and method of manufacturing multilayer ceramic substrate
KR20150113159A (ko) 2013-03-27 2015-10-07 가부시키가이샤 무라타 세이사쿠쇼 절연성 세라믹 페이스트, 세라믹 전자 부품 및 그 제조 방법
JP2015225893A (ja) * 2014-05-26 2015-12-14 京セラ株式会社 配線基板および電子装置
WO2021256561A1 (ja) * 2020-06-18 2021-12-23 株式会社村田製作所 電子部品及び電子部品の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293956A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 配線基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293956A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 配線基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091874A (ja) * 2006-09-08 2008-04-17 Alps Electric Co Ltd セラミック回路基板とその製造方法
EP2107863A1 (en) 2008-04-02 2009-10-07 Hitachi Metals, Ltd. Multilayer ceramic substrate, electronic component, and method of manufacturing multilayer ceramic substrate
US8227702B2 (en) 2008-04-02 2012-07-24 Hitachi Metals, Ltd. Multilayer ceramic substrate, electronic component, and method of manufacturing multilayer ceramic substrate
KR20150113159A (ko) 2013-03-27 2015-10-07 가부시키가이샤 무라타 세이사쿠쇼 절연성 세라믹 페이스트, 세라믹 전자 부품 및 그 제조 방법
US9974168B2 (en) 2013-03-27 2018-05-15 Murata Manufacturing Co., Ltd. Insulating ceramic paste, ceramic electronic component, and method for producing the same
US10292264B2 (en) 2013-03-27 2019-05-14 Murata Manufacturing Co., Ltd. Insulating ceramic paste, ceramic electronic component, and method for producing the same
JP2015225893A (ja) * 2014-05-26 2015-12-14 京セラ株式会社 配線基板および電子装置
WO2021256561A1 (ja) * 2020-06-18 2021-12-23 株式会社村田製作所 電子部品及び電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP4404139B2 (ja) 積層型基板、電子装置および積層型基板の製造方法
JP2001267453A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP4432489B2 (ja) 静電気対策部品の製造方法
JP4826356B2 (ja) セラミック基板の製造方法
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
JPWO2006040941A1 (ja) 積層セラミック部品とその製造方法
JP4784689B2 (ja) 電子部品およびその製造方法
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP5582069B2 (ja) セラミック多層基板
JP2005286303A (ja) 積層セラミック基板およびその製造方法
JP5229316B2 (ja) セラミック基板の製造方法
JP2857552B2 (ja) 積層電子部品及びその製造方法
JP5382225B2 (ja) セラミック多層基板およびその製造方法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JP4696443B2 (ja) 多層セラミック基板の製造方法
US20090230596A1 (en) Method of manufacturing multi-layered ceramic substrate
JP5184924B2 (ja) 多層セラミック基板及びその製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2006032747A (ja) 積層電子部品及びその製造方法
JP3912129B2 (ja) 積層セラミック基板の製造方法
JPWO2009151006A1 (ja) セラミック成形体の製造方法
JP2004186342A (ja) セラミック積層体及びその製法
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JP2010050390A (ja) 積層型コイル部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071225

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080115

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101221