JP3912129B2 - 積層セラミック基板の製造方法 - Google Patents
積層セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP3912129B2 JP3912129B2 JP2002036506A JP2002036506A JP3912129B2 JP 3912129 B2 JP3912129 B2 JP 3912129B2 JP 2002036506 A JP2002036506 A JP 2002036506A JP 2002036506 A JP2002036506 A JP 2002036506A JP 3912129 B2 JP3912129 B2 JP 3912129B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic layer
- conductor
- insulator
- ceramic substrate
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、チップ部品、半導体等を実装する積層セラミック基板の製造方法に関するものである。
【0002】
【従来の技術】
従来の積層セラミック基板の製造方法について説明する。
【0003】
まずガラス成分を含む無機粉末に有機バインダ及び可塑剤などを混合して第1のセラミック層を作製し、この上に導体ペーストを印刷することにより、導体を形成する。
【0004】
また、無機粉末に有機バインダ及び可塑剤などを混合して第1のセラミック層の焼結温度では焼結しない第2のセラミック層を作製し、この上に導体ペーストを印刷して導体を形成する。
【0005】
次に、導体付き第1のセラミック層を積層し、表面に導体を有する一方の面には導体を形成していない第2のセラミック層を、導体を有しない他方の面には導体付き第2のセラミック層を重ね合せて加熱及び加圧することにより積層体を作製する。
【0006】
次いで、この積層体を第1のセラミック層が焼結し、第2のセラミック層が焼結しない温度で焼成する。この時、第2のセラミック層は、焼結せずほとんど収縮しないので、焼結により収縮しようとする第1のセラミック層を拘束することになる。従って、第1のセラミック層の平面方向の収縮を抑制することができる。
【0007】
その後、焼結していない第2のセラミック層のみを除去することにより、平面精度に優れた積層セラミック基板を得る。
【0008】
この積層セラミック基板に、SAWフィルタなどのチップ部品や、ダイオードなどの半導体を実装してモジュールを作製する。
【0009】
【発明が解決しようとする課題】
上記方法によると、焼成時、第1のセラミック層は厚み方向のみに収縮しようとするが、導体は第1のセラミック層よりも収縮量が大きい。
【0010】
従って、導体と第1のセラミック層の界面の応力が大きく、衝撃などが加わった場合、導体と第1のセラミック層との界面に、クラックなどの構造欠陥が発生しやすいという問題点を有していた。
【0011】
そこで本発明は、導体と第1のセラミック層との界面に発生する構造欠陥を抑制することを目的とするものである。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の構成を有するものである。
【0013】
本発明の請求項1に記載の発明は、特に、第2のセラミック層の表面に絶縁体を形成し、前記絶縁体の少なくとも一部を被覆するように導体を形成したものを、導体と第1のセラミック層とを積層した積層体の表裏面の少なくとも一方に導体が接するように第2のセラミック層を圧着して焼成し、その後、第2のセラミック層を除去するものであり、絶縁体で導体の端部を被覆しているのでこの部分の強度が向上し、構造欠陥の発生を抑制することができる。
【0014】
【発明の実施の形態】
(実施の形態1)
以下、実施の形態1を用いて本発明の特に、請求項1に記載の発明について図面を参照して説明する。
【0015】
図1〜図5は、本実施の形態における積層セラミック基板の製造工程を説明するための断面図である。
【0016】
図において、11は酸化アルミニウムなどの無機粉末に、ガラス成分を含有する第1のセラミック層、12は酸化アルミニウムなどの無機粉末を含有する第2のセラミック層、13a,13b,13cは、Ag,Pt,Pd,Cu,W,Mo,Ni等で、第1のセラミック層11を焼結する温度で焼結する導体である。15は酸化アルミニウムなどの絶縁体である。
【0017】
まず、酸化アルミニウムなどの無機粉末に、ガラス成分を、有機バインダ、可塑剤を混合して第1のセラミック層11を作製する。この第1のセラミック層11はガラス成分を多く含むため焼結温度が低いものとなる。また、その厚みは、5〜300μm程度である。
【0018】
次に、この第1のセラミック層11にメカニカルパンチング、もしくはレーザー等によりビアホールを形成し、導体ペーストを埋め込むことにより導体13cを形成する。さらに所定の第1のセラミック層11の表面にスクリーン印刷等によりコンデンサ、インダクタ等を形成する導体13bを形成する。
【0019】
また酸化アルミニウムなどの無機粉末に有機バインダ、可塑剤を混合して第2のセラミック層12を作製する。この第2のセラミック層12の焼結温度は、第1のセラミック層11の焼結温度より高く、第1のセラミック層11の焼結温度においては、ほとんど収縮しないものである。
【0020】
この第2のセラミック層12の表面にスクリーン印刷などにより絶縁ペーストを塗布し、絶縁体15を作製する。
【0021】
次にこの絶縁体15の端部を覆うように第2のセラミック層12の上に導体13aを形成する。この絶縁体15は第1のセラミック層11を構成する無機材料(本実施の形態においては酸化アルミニウム)を用いる。
【0022】
その後、図1に示すように、絶縁体15および導体13aを形成した第2のセラミック層12の上に、導体13aが第1のセラミック層11と接するように導体13a,13bを形成した第1のセラミック層11を積層し、加熱および加圧を行い一体化させる。
【0023】
次に、導体13a,13bを形成した第1のセラミック層11を所定の構造となるように、積層し、加熱および加圧を行い一体化させ、最上層に導体13bを有するようにする。
【0024】
次いで最上層の導体13bの端部を被覆するように絶縁ペーストを印刷し、絶縁体15を形成する。
【0025】
その後、この上に絶縁体15および導体13aを形成していない第2のセラミック層を積層し、加熱および加圧することにより一体化して、図2に示すような仮積層体ブロックを作製する。
【0026】
次に、この仮積層体ブロックを先の工程で行った加圧よりもさらに高い圧力で加圧し、図3に示す積層体ブロックを得る。
【0027】
そしてこの積層体ブロックを第1のセラミック層11および導体13a,13b,13cが焼結し、第2のセラミック層12が焼結せずほとんど収縮しない温度で焼成し、図4に示す焼結体を得る。焼成時、第2のセラミック層12は、ほとんど収縮しないので、焼結により収縮しようとする第1のセラミック層11を拘束することになる。従って、第1のセラミック層11の平面方向の収縮を抑制することができるのである。
【0028】
その後、焼結していない第2のセラミック層12のみを除去することにより、図5に示すように平面精度に優れた積層セラミック基板を得る。第2のセラミック層12は焼結していないので、第1のセラミック層11および表面の導体13a,13bをほとんど損傷することなく、容易に除去することができる。
【0029】
この基板の表、裏面の導体13a,13bは、端部を絶縁体15で被覆しているので、この部分の強度が向上し、衝撃にも強く、クラックなどの構造欠陥の発生を抑制することができる。
【0030】
また絶縁体15として、第1のセラミック層11を構成する無機材料を用いているので、焼成によりこの絶縁体15と第1のセラミック層11とが反応し、絶縁体15が第1のセラミック層11と強固に結びつき、接着強度をさらに向上させることができる。
【0031】
なお、積層セラミック基板の表、裏面の導体13a,13bは、半田濡れ性を確保するために、Ni−Auメッキ等を施すことが一般的である。
【0032】
この積層セラミック基板の表面にSAWフィルタなどのチップ部品や、ダイオードなどの半導体を実装し、裏面の導体13aを用いて、他の回路基板に実装することにより小型で優れた特性を有する電子機器を得ることができる。
【0033】
さて、本実施の形態の積層セラミック基板と、従来の積層セラミック基板(表面の導体の端部が絶縁体で被覆されていないもの)について落下試験を行った。
【0034】
用いた積層セラミック基板は、縦6.7mm、横5.0mm、高さ0.7mmである。
【0035】
落下試験は、積層セラミック基板を複数個、プリント基板に実装し、このプリント基板の外周部を150gの金属製の枠に嵌めて、この枠を1.8mの高さから、各面を下に向けてそれぞれ3回ずつ落下させて、クラックの発生数を調査した。
【0036】
この結果を(表1)に示す。
【0037】
【表1】
【0038】
この表を見ると分かるように、本実施の形態の積層セラミック基板は、表面の導体13a,13bの外周部を絶縁体15で被覆しているので、落下衝撃に対してクラックの発生を抑制することが可能である。
【0039】
また、本実施の形態で用いた絶縁体15は、積層セラミック基板の耐湿性を向上させることができる。
【0040】
このことを確認するために以下の結露試験を行った。
【0041】
積層セラミック基板の表面に、ラインアンドスペースが60μm〜120μmの櫛形電極を形成し、この電極表面全体を絶縁体15で被覆したもの及び絶縁体15で被覆しなかったものに電圧を印加しながら5℃,60%RHで20分放置し、続いて25℃,90%RHで20分放置することを1サイクルとし、櫛型電極の絶縁抵抗1011未満になった時点で試験を終了した。
【0042】
この結果を(表2)に示す。
【0043】
【表2】
【0044】
この表からも、絶縁体15を設けることにより耐湿性が向上することが分かる。
【0045】
従って、積層セラミック基板の表面に設けた導体13a,13bを被覆する絶縁体15は、この導体13a,13bの端部だけでなく、他の部品を実装あるいは他の部品に実装する部分を除いて、積層セラミック基板の表面全体を被覆することにより、構造欠陥の発生を抑制するだけでなく、耐湿性も向上させることができる。
【0046】
なお、絶縁体15を形成するための絶縁体ペーストとしては、絶縁体15となる無機材料が65〜80wt%のものを用い、焼成後の絶縁体15の厚みが10μm以上であることが好ましい。それより薄ければ、第1のセラミック層11よりもポーラスとなり、例えばメッキ工程等を経る場合、メッキ液等が浸入し、絶縁体15に覆われた導体13a,13bにメッキが付着したり、メッキ液に侵され導体13a,13bの剥離を誘発する可能性がある。
【0047】
また、本実施の形態のように、積層セラミック基板の表面の導体13a,13bを積層体と一体焼成することにより、焼成後焼付けにて形成する方法と比較して、工程数を減らすことが可能であり、生産性を向上させることができる。
【0048】
【発明の効果】
以上、本発明によると、積層セラミック基板の表、裏面に設けた導体の少なくとも端部を絶縁体で被覆することにより、衝撃に強く、クラックなどの構造欠陥の発生を抑制することができる積層セラミック基板を提供することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における積層セラミック基板の製造工程を説明するための断面図
【図2】 同断面図
【図3】 同断面図
【図4】 同断面図
【図5】 本発明の実施の形態1における積層セラミック基板の断面図
【符号の説明】
11 第1のセラミック層
12 第2のセラミック層
13a 導体
13b 導体
13c 導体
15 絶縁体
Claims (1)
- 第1のセラミック層と導体とを積層したものの表裏面に第2のセラミック層を圧着して積層体を作製する第1の工程と、前記第1のセラミック層が焼結しかつ前記第2のセラミック層が焼結しない温度で前記積層体を焼成する第2の工程と、前記積層体から前記第2のセラミック層を除去する第3の工程を有し、少なくとも一方の前記第2のセラミック層の前記第1のセラミック層に接する面に絶縁体を形成し、前記絶縁体の少なくとも一部を被覆するように導体を形成する積層セラミック基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002036506A JP3912129B2 (ja) | 2002-02-14 | 2002-02-14 | 積層セラミック基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002036506A JP3912129B2 (ja) | 2002-02-14 | 2002-02-14 | 積層セラミック基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003243827A JP2003243827A (ja) | 2003-08-29 |
JP3912129B2 true JP3912129B2 (ja) | 2007-05-09 |
Family
ID=27778377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002036506A Expired - Fee Related JP3912129B2 (ja) | 2002-02-14 | 2002-02-14 | 積層セラミック基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3912129B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4497533B2 (ja) * | 2003-09-09 | 2010-07-07 | 日本特殊陶業株式会社 | セラミック基板の製造方法 |
JP2007123677A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 積層セラミック基板の製造方法 |
CN101683011B (zh) | 2008-03-28 | 2013-01-09 | 株式会社村田制作所 | 多层陶瓷基板的制造方法及复合片材 |
-
2002
- 2002-02-14 JP JP2002036506A patent/JP3912129B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003243827A (ja) | 2003-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3531573B2 (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
JP4677991B2 (ja) | 電子部品及びその製造方法 | |
JP4404139B2 (ja) | 積層型基板、電子装置および積層型基板の製造方法 | |
JP4844487B2 (ja) | 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法 | |
JP2004259991A (ja) | 積層セラミック部品 | |
US7656677B2 (en) | Multilayer electronic component and structure for mounting multilayer electronic component | |
JP4826356B2 (ja) | セラミック基板の製造方法 | |
JP4497247B2 (ja) | 積層型セラミック電子部品の製造方法 | |
JP3646587B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP3912129B2 (ja) | 積層セラミック基板の製造方法 | |
JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
US20090230596A1 (en) | Method of manufacturing multi-layered ceramic substrate | |
CN111755248B (zh) | 层叠陶瓷电容器 | |
JP2004179436A (ja) | 積層セラミックコンデンサ | |
JP4900226B2 (ja) | 多層セラミック基板及びその製造方法、電子部品 | |
JP2006100422A (ja) | 積層コンデンサ及びその製造方法 | |
JP2005286303A (ja) | 積層セラミック基板およびその製造方法 | |
JPH10149945A (ja) | 積層セラミックチップ部品及びその製造方法 | |
JP2001160681A (ja) | 多層セラミック基板およびその製造方法 | |
JP2004186342A (ja) | セラミック積層体及びその製法 | |
JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
JP2005268290A (ja) | 積層セラミック電子部品およびその製造方法 | |
JPH08203773A (ja) | チップ型積層セラミックコンデンサの製造方法 | |
JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
JP2890433B2 (ja) | 積層セラミックコンデンサおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040322 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061010 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070109 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070122 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120209 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |