JP2015225893A - 配線基板および電子装置 - Google Patents

配線基板および電子装置 Download PDF

Info

Publication number
JP2015225893A
JP2015225893A JP2014108228A JP2014108228A JP2015225893A JP 2015225893 A JP2015225893 A JP 2015225893A JP 2014108228 A JP2014108228 A JP 2014108228A JP 2014108228 A JP2014108228 A JP 2014108228A JP 2015225893 A JP2015225893 A JP 2015225893A
Authority
JP
Japan
Prior art keywords
pad
conductor
signal
insulating substrate
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014108228A
Other languages
English (en)
Other versions
JP6224525B2 (ja
Inventor
晋一郎 澤
Shinichiro Sawa
晋一郎 澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014108228A priority Critical patent/JP6224525B2/ja
Publication of JP2015225893A publication Critical patent/JP2015225893A/ja
Application granted granted Critical
Publication of JP6224525B2 publication Critical patent/JP6224525B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 信号パッドにおける寄生容量が低減され、外部接続の信頼性も高い配線基板および電子装置を提供すること。【解決手段】 絶縁基板1の第1主面に配列されており、信号パッド用導体2aと信号パッド用導体2aに隣り合う接地パッド用導体2bとを含む複数のパッド用導体2と、第1主面から複数のパッド用導体の外周部にかけて被覆している被覆層3とを備えており、複数のパッド用導体2のうち被覆層3で被覆された外周部よりも内側の露出部分により信号パッド4aと信号パッド4aに隣り合う接地パッド4bとを含む複数の接続パッド4が形成されており、平面視において、信号パッド用導体2aよりも接地パッド用導体2bが大きく、かつ信号パッド4aと接地パッド4bとが同じ大きさの配線基板である。【選択図】 図1

Description

本発明は、外部との電気的な接続用の接続パッドを有する配線基板および電子装置に関するものである。
半導体素子等の電子部品が搭載される配線基板として、ガラスセラミック質焼結体等からなる絶縁基板と、絶縁基板の主面に銅または銀等の金属材料を用いて設けられた外部接続用の複数の接続パッドとを含むものが多用されている。
例えば、絶縁基板の接続パッドが設けられた主面と反対側の主面に電子部品が搭載され、接続パッドが外部電気回路の所定部位に対向して接続される。搭載部に搭載される電子部品は、搭載部から接続パッドにかけて設けられた配線導体を介して接続パッドと電気的に接続される。また、接続パッドと外部電気回路とがはんだ等によって接続されれば、接続パッドを介して電子部品と外部電気回路とが互いに電気的に接続される。
接続パッドは、円形状等のパターンで、絶縁基板の主面にメタライズ層等の形態で被着された銅等の金属材料からなる。また、これらの接続パッドは、絶縁基板の主面に縦横の並びに配列されている。配列された複数の接続パッドは、電子部品の信号用の電極と電気的に接続されるもの、および接地用の電極と電気的に接続されるものを含んでいる。
特開2001−160598号公報
近年、配線基板と電子部品との間で伝送される電気信号の高周波化等に伴い、例えば電磁シールドや、電源電圧の安定のために絶縁基板の内部に比較的広面積の接地導体層が配置される場合がある。この場合、信号用の接続パッドと接地導体層との間で不要な寄生容量が生じ、接続パッドにおいて特性インピーダンスの不整合が生じやすいという問題が発生するようになってきている。このような問題に対しては、例えば信号用の電極と電気的に接続される接続パッドの面積(下面視における大きさ)を、接地用の電極と電気的に接続されるものに比べて小さく抑えて、寄生容量を低減するという手段が考えられる。
しかしながら、接続パッドの面積を小さく抑えた場合には、接続パッドの絶縁基板に対する接合面積が比較的小さくなる。そのため、接続パッドと絶縁基板との接合の強度が低下しやすいという問題が新たに誘発される。また、接続パッドの面積が信号用のものと接地用のものとで異なる場合、はんだ等による外部電気回路に対する接続が難しくなるという問題も誘発される。
本発明の一つの態様による配線基板は、第1主面を有する絶縁基板と、該絶縁基板の前記第1主面に配列されており、少なくとも一つの信号パッド用導体と該信号パッド用導体に隣り合う少なくとも一つの接地パッド用導体とを含む複数のパッド用導体と、前記絶縁基板の前記第1主面から前記複数のパッド用導体のそれぞれの外周部にかけて被覆している被覆層とを有している。前記複数のパッド用導体のうち前記被覆層で被覆された前記外周部よりも内側の露出部分により、少なくとも一つの信号パッドと該信号パッドに隣り合
う少なくとも一つの接地パッドとを含む複数の接続パッドが形成されており、平面視において、前記信号パッド用導体よりも前記接地パッド用導体が大きく、かつ前記信号パッドと前記接地パッドとが同じ大きさである。
本発明の一つの態様による電子装置は、上記構成の配線基板と、前記絶縁基板の前記第1主面と反対側の第2主面に搭載された電子部品とを有している。
本発明の一つの態様による配線基板によれば、上記構成を有していることから、信号パッド用導体において生じる寄生容量が従来よりも低減されている。すなわち、信号パッド用導体の外周部が被覆されてなる信号パッドにおいて寄生容量が低減されている。また、信号パッド用導体の外周部が被覆層で被覆されているため、信号パッドとしての絶縁基板に対する接合の強度も向上している。また、信号パッドと接地パッドとが互いに同じ大きさであるため、外部電気回路に対する接続も容易である。したがって、特性インピーダンスの整合および外部電気回路に対する実装信頼性の高い電子装置の製作が容易な配線基板を提供することができる。
本発明の一つの態様による電子装置によれば、上記構成の配線基板と、この配線基板に搭載された電子部品とを有していることから、特性インピーダンスの整合および外部電気回路に対する実装信頼性の高い電子装置を提供することができる。
(a)は本発明の実施形態の配線基板における要部を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は図1に示す配線基板、およびその配線基板を含む電子装置の全体の一例を示す平面図であり、(b)は(a)の側面図である。 (a)および(b)はそれぞれ図2に示す配線基板および電子装置の変形例を示す平面図である。 (a)および(b)はそれぞれ図2に示す配線基板および電子装置の他の変形例を示す平面図である。
本発明の配線基板および電子装置を添付の図面を参照して説明する。図1(a)は本発明の実施形態の配線基板における要部を示す平面図であり、図1(b)は図1(a)のA−A線における断面図である。また、図2(a)は図1に示す配線基板、およびその配線基板を含む電子装置の全体の一例を示す平面図であり、図2(b)は図2(a)の側面図である。図1に要部を示す配線基板10に電子部品21が搭載されて、例えば図2に示すような電子装置20が形成されている。この電子装置20が、例えば外部電気回路(図示せず)を含む外部基板(図示せず)に実装される。なお、図1(a)は断面図ではないが、識別しやすくるため一部にハッチングを施している。
図1および図2に示す例において、配線基板10は、第1主面を有する絶縁基板1と、絶縁基板1の第1主面に設けられた複数のパッド用導体2と、絶縁基板1の第1主面から複数のパッド用導体2のそれぞれの外周部にかけて被覆している被覆層3とを有している。複数のパッド用導体2のそれぞれについて、被覆層で被覆された外周部よりも内側で露出している部分が接続パッド4になっている。
また、配線基板10の絶縁基板1の第1主面と反対側の第2主面に電子部品21が搭載されて電子装置20が基本的に形成される。第2主面に搭載された電子部品21は、例えば絶縁基板1の第2主面から内部を通ってパッド用導体2にかけて設けられた内部導体5によって
パッド用導体2に電気的に接続される。絶縁基板1の内部には、例えばこの内部導体5等に対する電磁的シールド、電源電圧の安定(電源インピーダンスの低減)、および特性インピーダンス調整等のために、比較的広い面積で接地導体層6が設けられている。
このパッド用導体2のうち接続パッド4の部分が外部電気回路に導電性接続材7を介して接続されて、電子部品21と外部電気回路とが互いに電気的に接続される。
なお、図1および図2の例において、絶縁基板1の第1主面は下面であり、第2主面は上面である。
絶縁基板1は、例えば平面視において四角形状(四角板状等)であり、第1主面が外部電気回路(外部基板)と対向して実装される。また、第2主面は、例えばその中央部に電子部品21が搭載される。この場合、第2主面の中央部が電子部品21の搭載部として機能する。なお、この場合には、搭載部にも電子部品21と電気的に接続するための接続パッド(図示せず)が形成されている。この接続パッドは、上記第1主面の接続パッド4と同様の形態であってもよい。
電子部品21としては、ICおよびLSI等の半導体集積回路素子、ならびにLED(発光ダイオード)、PD(フォトダイオード)およびCCD(電荷結合素子)等の光半導体素子を含む半導体素子、弾性表面波素子および水晶振動子等の圧電素子、容量素子、抵抗器、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等が挙げられる。
電子部品21がLSI等の半導体集積回路素子である場合には、電子部品21の電極数が他の電子部品に比べて多い。そのため、これらと電気的に接続されるパッド用導体2の数も特に多く、絶縁基板1の第1主面に高い密度で配置される傾向がある。また、パッド用導体2および内部導体5等を通って伝送される電気信号の高周波化が進んでいる。また、半導体集積回路素子は、大型化(例えば約30mm角程度等)の傾向にある。
絶縁基板1は、例えばガラスセラミック質焼結体、酸化アルミニウム質焼結体、ムライト質焼結体またはチッ化アルミニウム質焼結体等の絶縁材料によって、形成されている。絶縁基板1は、このような絶縁材料からなる複数の絶縁層が積層されて形成されていてもよい。絶縁基板1が、ガラスセラミック質焼結体からなる複数の絶縁層が積層されてなるものである場合には、絶縁基板1は、次のようにして製作することができる。まず、セラミックフィラー粉末を用意する。セラミックフィラー粉末としては、酸化アルミニウム、酸化クロム、酸化銅、酸化ジルコニウム、スピネルおよびクォーツ等が挙げられる。また、ガラス粉末を用意する。ガラス粉末は、例えば、SiO−B−Al−MgO−CaO−BaO−SrO系等のガラスが挙げられる。これらのセラミックフィラー粉末およびガラス粉末を含む原料粉末に適当な有機バインダおよび有機溶剤を添加混合してスラリーを作製する。次に、このスラリーをドクターブレード法やリップコーター法等のシート成形技術を採用してシート状に成形することによって複数枚のセラミックグリーンシートを作製する。その後、セラミックグリーンシートを切断加工および打ち抜き加工等から選択した加工方法によって適当な形状とするとともにこれを複数枚積層し、最後にこの積層したセラミックグリーンシートを還元雰囲気中において約900〜1000℃の温度で
焼成することによって絶縁基板1を製作することができる。
なお、絶縁基板1は、有機樹脂を含む複合材料等からなるものであってもよい。この場合には、例えば未硬化の有機樹脂材料(熱硬化性樹脂)を金型等によって所定の絶縁基板1の形状に成形して硬化させることによって絶縁基板1を製作することができる。
パッド用導体2は、電子部品21と外部電気回路とを電気的に接続するための接続パッド4を含む部分である。パッド用導体2のうち被覆層3の開口から露出する内側部分が接続パッド4になっている。被覆層3の詳細については後述する。
電子部品21のうち実際にパッド用導体2と電気的に接続される部分は信号電極および接地電極を含む。そのため、パッド用導体2は、信号パッド用導体2aと、接地パッド用導体2bとを含んでいる。信号パッド用導体2aが電子部品の信号電極と電気的に接続され、接地パッド用導体2bが電子部品の接地電極と電気的に接続される。接地パッド用導体2bは、図1の例のように接地導体層6と電気的に接続されている。
パッド用導体2は、図1および図2の例では円形状のパターンであるが、これ以外のパターン、例えば楕円形状、外周部の一部が欠けた円形状、または多角形状であっても構わない。
パッド用導体2は、例えば、銅、銀、パラジウム、金、白金、タングステン、モリブデンまたはマンガン等の金属材料、またはこれらの金属材料を主成分とする合金材料によって形成されている。また、パッド用導体2は、これらの金属材料に加えてガラス等の無機材料を含むものであっても構わない。これらの金属材料等は、例えばメタライズ層、めっき層、蒸着層等の形態で絶縁基板1上に設けられている。
パッド用導体2は、例えば銅のメタライズ層からなる場合であれば、銅の粉末を有機溶剤およびバインダとともに混練して作製した金属ペーストを、絶縁基板1となるセラミックグリーンシートのうち第1主面となる表面に所定パターンに塗布して同時焼成することによって形成することができる。金属ペーストの塗布は、例えばスクリーン印刷法等の印刷法によって行なうことができる。
また、上記のような有機樹脂材料からなる絶縁基板1の第1主面に、蒸着法、またはめっき法等の手段で銅等の金属材料が被着されて、パッド用導体2が形成されていてもよい。
被覆層3は、パッド用導体2の外周部を被覆して接続パッド4を形成するためのものである。前述したように、パッド用導体2の外周部が被覆層3被覆されて、中央部が露出する。前述のように、この露出した部分が接続パッド4になっている。被覆層3によって、パッド用導体2の外周部分の絶縁基板1に対する接合の強度が向上している。また、被覆層3は、パッド用導体2のうち実際に接続パッド4として機能する部分を所望の形状および寸法に調整する機能を有するための部分とみなすこともできる。
被覆層3は、例えば絶縁基板1と同様のセラミック材料からなる。この場合、まず、絶縁基板1と同様の組成の未焼成のセラミックペーストを準備する。次に、このセラミックペーストを、セラミックグリーンシートの表面(第1主面になる表面)から、その表面に塗布したパッド用導体2となる金属ペーストの外周部にかけて被覆するように塗布し、その後同時焼成する。以上の工程によって被覆層3を形成することができる。
なお、被覆層3は、絶縁基板1とは異なる組成のセラミック材料、またはガラス材料等でも良く、絶縁基板1と同様の有機樹脂材料からなるものであってもよい。
パッド用導体2の外周部が被覆層3で被覆されてなる接続パッド4は、パッド用導体2と同様に信号パッド4aおよび接地パッド4bを含んでいる。信号パッド4aが電子部品21の信号電極と電気的に接続され、接地パッド4bが電子部品21の接地電極と電気的に接続される。
接続パッド4は、前述したように外部接続用の部分であり、例えば、はんだバンプ等の導電性接続材7によって外部電気回路の所定部位に直接に接続される。この場合、はんだバンプを介して接続パッド2と外部電気回路の所定部位と互いに対向させて位置決めする。その後、はんだバンプを加熱していったん溶融させた後に冷却固化させることによって、接続パッド4と外部電気回路とが互いに接合され、電気的に接続される。
複数の接続パッド4のうち接地パッド4bは、信号パッド4aに伝送される信号に対する電磁的なシールド、および信号パッド4a等における特性インピーダンス整合等のために、信号パッド4aに隣り合うように配置されている。言い換えれば、少なくとも一つの接地パッド4b(接地パッド用導体2b)が信号パッド4aに隣り合って配置されていることによって、信号パッド4a(信号パッド用導体2a)等に対する電磁的シールドの効果、および特性インピーダンス整合の効果が得られている。
また、平面視(第1主面側から透視したとき)において、信号パッド用導体2aよりも接地パッド用導体2bが大きく、かつ信号パッド4aと接地パッド4bとが同じ大きさである(以下、平面視等を省略して単に大きさ等という場合がある)。信号パッド用導体2aの大きさが比較的小さいため、信号パッド用導体2aと接地導体層6とが絶縁基板1の一部を間に挟んで対向し合う面積が小さく抑制されている。そのため、信号パッド用導体2aと接地導体層6との間に生じる寄生容量が比較的小さい。したがって、不要な寄生容量に起因した特性インピーダンスの不整合が抑制されている。言い換えれば、信号パッド用導体2aにおける特性インピーダンスの整合が容易である。また、信号用パッド用導体2aと接地パッド用導体2bとの距離が比較的小さくなるため、信号パッド用導体2aと接地パッド用導体2bとの間に生じる寄生容量が比較的小さくなる。
また、信号パッド用導体2aの外周部が被覆層3で被覆されているため、信号パッド4aとしての絶縁基板1に対する接合の強度も向上している。また、信号パッド4aと接地パッド4bとが互いに同じ大きさであるため、信号パッド4aおよび接地パッド4bのそれぞれと外部電気回路との接合に適した導電性接続材7の量もほぼ同じ程度になる。そのため、外部電気回路に対する接続も容易である。したがって、特性インピーダンスの整合および外部電気回路に対する実装信頼性の高い電子装置20の製作が容易な配線基板10を提供することができる。
信号パッド4aと接地パッド4bとが互いに同じ大きさであるとは、平面視(第1主面側から見たとき)信号パッド4aおよび接地パッド4bの形状および面積が互いに同じであることを意味する。
また、上記実施形態の電子装置20によれば、上記構成の配線基板10と、この配線基板10に搭載された電子部品21とを有していることから、特性インピーダンスの整合および外部電気回路に対する実装信頼性の高い電子装置20を提供することができる。電子部品21が半導体集積回路素子の場合であれば、電子部品21の作動の信頼性、およびプリント回路基板等の外部基板に対する実装(いわゆる2次実装)の信頼性の高い電子装置(半導体装置)20が提供される。
なお、上記実施形態の配線基板10および電子装置20において、信号パッド4aと接地パッド4bとは、必ずしも厳密に互いに同じ形状および面積である必要はなく、パッド用導体となる金属ペースト、または被覆層3となるセラミックペーストの印刷精度等の、製作時の加工精度等に起因したずれ(厳密に同じである状態からのずれ)等は許容される。このずれとしては、例えば、信号パッド4aと接地パッド4bとが互いに円形状であるときに、両者の面積の差が5%程度以下の状態が挙げられる。
また、図1の例では、一つの信号パッド用導体2aが、複数の接地パッド用導体2bに囲まれている。この場合には、信号用パッド2aの特性インピーダンスの調整がより容易である。
また、信号パッド用導体2aを囲む複数の接地パッド用導体2bについて、信号パッド用導体2aと接地パッド用導体2bとの隣接間隔が互いに同じである場合には、信号パッド用導体2aの特性インピーダンスの調整がさらに容易である。
また、図1(b)の例では、パッド用導体2において、被覆層3で被覆された外周部が絶縁基板1の内部に入り込んでいる。パッド用導体2のうち絶縁基板1の内部に入り込んでいる部分は、パッド用導体2の外周に近い程絶縁基板1の内部により深く入り込んでいる。すなわち、パッド用導体2の外周部が絶縁基板1の内部の方向に傾斜していて、この傾斜した部分が絶縁基板1の内部に位置している。これにより、パッド用導体2のうち熱応力による絶縁基板1からの剥がれ等の起点になりやすい外周部がアンカー効果等によって、より強固に絶縁基板1に接合されている。そのため、外部電気回路に対する接続信頼性が向上している。
パッド用導体のうち外周部を絶縁基板1の内部に入り込ませるには、例えば次のようにすればよい。すなわち、絶縁基板1となるセラミックグリーンシート上にパッド用導体2となる金属ペーストおよび被覆層3となるセラミックペーストを順次印刷した後に、そのセラミックペーストを印刷した部分をセラミックグリーンシート等の厚み方向に加圧する。加圧によって金属ペーストの外周部がセラミックグリーンシート内に入り込む。
なお、この場合には、パッド用導体2の外周部が傾斜しているため、互いに隣り合う信号用パッド用導体2aと接地パッド用導体2bについて、それぞれの傾斜した外周部同士が、絶縁基板1(および被覆層3)の厚み方向の一部を間に挟んで対向し合う面積がより大きくなる。そのため、互いに隣り合う信号パッド用導体2aと接地パッド用導体2bとの間で寄生容量が大きくなりやすい。これに対して、信号パッド用導体2aが上記のように比較的小さくされているため、寄生容量の増加を抑制する効果が大きい。
信号パッド用導体2aおよび接地パッド用導体2bがともに円形状であるとき、信号パッド用導体2aの面積に対する接地パッド用導体2bの面積は、例えば110〜130%程度に設定される。
また、接続パッド4(信号パッド4aおよび接地パッド4b)は、はんだバンプのような導電性接続材7を介した外部電気回路との接続の信頼性および接続時の作業性等を考慮すれば、円形状であることが好ましい。接続パッド4が円形状である場合には、例えば円形状のパッド用導体2の外周部が、その全周にわたって同じ幅で、被覆層3によって被覆されている。
図3(a)および(b)はそれぞれ図2に示す配線基板および電子装置の変形例を示す平面図である。図3において図2と同様の部位には同様の符号を付している。
図3(a)の例では、縦横の並びに配列された接続パッド4のうち信号パッド4aは、その並びの最外周を避けて、中央部側に配置されている。接続パッド4の並びのうち最外周のものにおいては、絶縁基板1と外部基板との熱膨張率の差に起因した熱応力が特に大きくなる。この熱応力が大きい部分に、パッド用導体2と絶縁基板1との接合面積が比較的小さい信号パッド用導体2a(つまり信号パッド4a)が配置されていない。言い換えれば、熱応力が大きい部分では絶縁基板1との接合面積が比較的大きいパッド用導体2の
みが配置されている。そのため、配線基板10および電子装置20としての外部接続の信頼性を向上させる上でより有効な配線基板10および電子装置20を提供することができる。
また、この例では、信号パッド用導体2a(信号パッド4a)同士は、配列の縦または横方向には互いに隣り合わないように配置されている。そのため、信号パッド4a同士の間の隣接間隔を比較的大きくすることができる。したがって、信号パッド4aを通って伝送される電気信号間の電磁的な干渉の抑制についても有効である。
図3(b)の例では、配列の最外周に位置している信号パッド用導体2aについては、絶縁基板1の下面の外周に面した部分において比較的広い幅で被覆層3によって被覆されている。すなわち、配列の最外周の信号パッド用導体は、絶縁基板1の下面の外周側において外辺が部分的に外側に突出した円形状になっている。この信号パッド用導体2aは、円周方向の途中で半径が変わる円形状のパターンとみなすこともできる。
このような場合には、上記熱応力が比較的大きく作用する絶縁基板1の下面の外周側で、信号パッド用導体2aと絶縁基板1との接合面積がより大きく確保される。そのため、この場合にも、配線基板10および電子装置20としての外部接続の信頼性を向上させる上でより有効な配線基板10および電子装置20を提供することができる。
また、信号パッド用導体2aは、接地パッド用導体2bに比べれば小さいため、信号パッド用導体2aと接地導体層6との間の寄生容量も比較的小さく抑えられている。そのため、特性インピーダンスの整合についても、上記の各例と同様の効果が得られる。
図3(b)の例は、例えば電子部品21または外部電気回路の設計の都合等によって配列の最外周に信号パッド4aが配置される必要があるような場合でも、実施することができる。
図4(a)および(b)はそれぞれ図2に示す配線基板および電子装置の他の変形例を示す平面図である。図4において図2と同様の部位には同様の符号を付している。
図4(a)の例では、信号パッド4aのうち接続パッド4の縦横の配列の最外周に位置しているものは、絶縁基板1の下面の中央側にシフトして配置されている。すなわち、接続パッド4と外部電気回路との接続における熱応力が低減される方向に信号パッド4aがシフトしている。そのため、配線基板10および電子装置20としての外部接続の信頼性を向上させる上でより有効な配線基板10および電子装置20を提供することができる。
なお、この例では、最外周の信号パッド4aに加えて、そのすぐ内側の信号パッド4aも絶縁基板1の下面の中央側にシフトして配置されている。この場合、内側の信号パッド4aについても熱応力が低減され、配線基板10および電子装置20としての外部接続の信頼性が向上する。また、互いに隣り合う信号パッド4a間の隣接間隔が小さくなり過ぎることが抑制され、両者の電磁的な干渉も抑制される。
図4(b)の例では、縦または横方向に互いに隣り合って配置された信号パッド4a同士の間に接続導体8が配置されている。接続導体8は、これらの信号パッド4aが含まれている信号パッド用導体2a同士を電気的に接続している。接続導体8は、例えば絶縁基板1の第1主面に設けられ、被覆層3によって被覆されている。この例では、接続導体8は、信号パッド用導体2aとの電気絶縁性の確保のため、互いに隣り合う信号パッド用導体2aの間の中間部分を通過している。接続導体8は、例えば電子装置としての作動時(通電時)において接地電位になる。
このような接続導体8が配置されている場合には、互いに隣り合う接続パッド用導体2a(接続パッド4a)同士の間の電磁的な干渉が、接地電位の接続導体8によってより効果的に低減され得る。
本発明の配線基板および電子装置は、上記実施の形態の例に限らず、本発明の要旨の範囲内であれば種々の変更は可能である。例えば、パッド用導体2および接続パッド4は、上記各例では概略縦横の並びに配列されているが、直線状(縦または横の一方向)に配列されているものであってもよい。また、信号パッド用導体2aのすべての大きさを接地パッド用導体よりも小さく形成する必要はなく、高周波信号が伝播し、特性インピーダンスの整合が困難な信号パッド用導体2aのみに適用しても構わない。
1・・・絶縁基板
2・・・パッド用導体
2a・・・信号パッド用導体
2b・・・接地パッド用導体
3・・・被覆層
4・・・接続パッド
4a・・・信号パッド
4b・・・接地パッド
5・・・配線導体
6・・・接地導体層
7・・・導電性接続材
8・・・接続導体
10・・・配線基板
20・・・電子装置

Claims (5)

  1. 第1主面を有する絶縁基板と、
    該絶縁基板の前記第1主面に配列されており、少なくとも一つの信号パッド用導体と該信号パッド用導体に隣り合う少なくとも一つの接地パッド用導体とを含む複数のパッド用導体と、
    前記絶縁基板の前記第1主面から前記複数のパッド用導体のそれぞれの外周部にかけて被覆している被覆層とを備えており、
    前記複数のパッド用導体のうち前記被覆層で被覆された前記外周部よりも内側の露出部分により、少なくとも一つの信号パッドと該信号パッドに隣り合う少なくとも一つの接地パッドとを含む複数の接続パッドが形成されており、
    平面視において、前記信号パッド用導体よりも前記接地パッド用導体が大きく、かつ前記信号パッドと前記接地パッドとが同じ大きさであることを特徴とする配線基板。
  2. 前記複数のパッド用導体が縦横の並びに配列されており、
    一つの前記信号パッド用導体が、複数の前記接地パッド用導体に囲まれている
    ことを特徴とする請求項1に記載の配線基板。
  3. 前記信号パッド用導体を囲む複数の前記接地パッド用導体において、前記信号パッド用導体と前記接地パッド用導体との隣接間隔が互いに同じであることを特徴とする請求項2に記載の配線基板。
  4. 前記複数のパッド用導体において、前記被覆層で被覆された前記外周部が前記絶縁基板の内部に入り込んでいることを特徴とする請求項1〜請求項3のいずれかに記載の配線基板。
  5. 請求項1〜請求項4のいずれかに記載の配線基板と、
    前記絶縁基板の前記第1主面と反対側の第2主面に搭載された電子部品とを備えることを特徴とする電子装置。
JP2014108228A 2014-05-26 2014-05-26 配線基板および電子装置 Expired - Fee Related JP6224525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014108228A JP6224525B2 (ja) 2014-05-26 2014-05-26 配線基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014108228A JP6224525B2 (ja) 2014-05-26 2014-05-26 配線基板および電子装置

Publications (2)

Publication Number Publication Date
JP2015225893A true JP2015225893A (ja) 2015-12-14
JP6224525B2 JP6224525B2 (ja) 2017-11-01

Family

ID=54842463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014108228A Expired - Fee Related JP6224525B2 (ja) 2014-05-26 2014-05-26 配線基板および電子装置

Country Status (1)

Country Link
JP (1) JP6224525B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3740048A1 (en) 2019-05-15 2020-11-18 NGK Spark Plug Co., Ltd. Wiring board and manufacturing method thereof
WO2023243017A1 (ja) * 2022-06-15 2023-12-21 日本電信電話株式会社 電子部品パッケージ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007249A (ja) * 1999-06-25 2001-01-12 Nec Corp パッケージ基板及びこれを備えた半導体装置
JP2005286303A (ja) * 2004-03-05 2005-10-13 Matsushita Electric Ind Co Ltd 積層セラミック基板およびその製造方法
JP2010129572A (ja) * 2008-11-25 2010-06-10 Elpida Memory Inc 電子装置及び半導体装置
JP2013214721A (ja) * 2012-03-05 2013-10-17 Kyocera Corp 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007249A (ja) * 1999-06-25 2001-01-12 Nec Corp パッケージ基板及びこれを備えた半導体装置
JP2005286303A (ja) * 2004-03-05 2005-10-13 Matsushita Electric Ind Co Ltd 積層セラミック基板およびその製造方法
JP2010129572A (ja) * 2008-11-25 2010-06-10 Elpida Memory Inc 電子装置及び半導体装置
JP2013214721A (ja) * 2012-03-05 2013-10-17 Kyocera Corp 配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3740048A1 (en) 2019-05-15 2020-11-18 NGK Spark Plug Co., Ltd. Wiring board and manufacturing method thereof
US10849224B1 (en) 2019-05-15 2020-11-24 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method thereof
WO2023243017A1 (ja) * 2022-06-15 2023-12-21 日本電信電話株式会社 電子部品パッケージ

Also Published As

Publication number Publication date
JP6224525B2 (ja) 2017-11-01

Similar Documents

Publication Publication Date Title
US9609754B2 (en) Package for mounting electronic element, electronic device, and imaging module
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP6224525B2 (ja) 配線基板および電子装置
JP2018032704A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2014232851A (ja) 電子素子搭載用基板および電子装置
JP5627391B2 (ja) 多数個取り配線基板
JP6408423B2 (ja) パッケージおよび電子装置
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP6250943B2 (ja) 配線基板
JP2005019900A (ja) 電子装置
JP4458974B2 (ja) 多数個取り配線基板
JP6114102B2 (ja) 多数個取り配線基板
JP6181455B2 (ja) 配線基板
JP2016122978A (ja) 電子素子実装用基板および電子装置
JP6193702B2 (ja) 多数個取り配線基板
JP3847190B2 (ja) 配線基板
JP3878878B2 (ja) 配線基板
JP2015103745A (ja) 配線基板
JP2006185977A (ja) 配線基板
JP6001464B2 (ja) 配線基板および電子装置
JP2014060354A (ja) 多数個取り配線基板および配線基板
JP2006278448A (ja) 配線基板
JP2009111428A (ja) 電子装置
JP2006066628A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171005

R150 Certificate of patent or registration of utility model

Ref document number: 6224525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees