JP2018032704A - 電子素子実装用基板、電子装置および電子モジュール - Google Patents

Abstract

【課題】 電子素子に割れまたはクラックの発生を低減させることが可能な電子素子実装用基板、電子装置および電子モジュールを提供することにある。【解決手段】 電子素子実装用基板１は、基板２と複数のビア導体６とを備えている。基板２は、上面に第１領域４ａと、第１領域４ａを取り囲んで設けられた、電子素子１０が実装される第２領域４ｂとを有する。複数のビア導体６は、基板２の第２領域４ｂと重なる位置において、基板２の上面から基板２の厚み方向に設けられている。断面視において、第２領域４ｂのビア導体６と重なる位置は凸形状であるとともに、第１領域４ａの上端は、第２領域４ｂの上端よりも下方に位置している。【選択図】図１

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子又は集積回路等が実装される電子素子実装用基板および電子装置ならびに電子モジュールに関するものである。

従来より、絶縁層からなる絶縁基体を有する電子素子実装用基板が知られている。また、このような電子素子実装用基板は電子素子が実装された電子装置が知られている（特許文献１参照）。

特開２００９―２１８４５１号公報

特許文献１に開示された技術では、電子素子実装用基板に電子素子を実装する工程において、電子素子実装用基板の変形または、自動機の振動等によって電子素子と電子素子実装用基板とが接触する場合がある。また、電子装置に外部から落下衝撃等の応力が加わることで、電子素子実装用基板に撓みが発生し、電子素子を実装後においても電子素子と電子素子実装用基板とが接触する場合がある。このとき、電子素子と電子素子実装用基板とが接触することで、電子素子に欠けまたはクラックが発生する場合があった。これにより、電子装置を作製するにあたっての歩留まりが低下すること、および落下などの衝撃により電子装置が作動し難くなることが懸念されていた。

本発明の１つの態様に係る電子素子実装用基板は、上面に第１領域と、前記第１領域を取り囲んで設けられた、電子素子が実装される第２領域とを有する基板と、前記基板の前記第２領域と重なる位置において、前記基板の上面から前記基板の厚み方向に設けられた、複数のビア導体とを備えており、断面視において、前記第２領域の前記ビア導体と重なる位置は凸形状であるとともに、前記第１領域の上端は、前記第２領域の上端よりも下方に位置することを特徴とする電子素子実装用基板。

本発明の１つの態様に係る電子装置は、前記電子素子実装用基板の前記第１領域と間を空けて設けられるともに、前記第２領域に実装された電子素子と、前記電子素子実装用基板の上面に設けられた、前記電子素子を取り囲んだ枠体と、前記枠体の上端に接合された、前記電子素子を覆った蓋体とを備えていることを特徴とする。

本発明の１つの態様に係る電子モジュールは、上記に記載の電子装置と、前記電子装置の前記枠体の上面に設けられた筐体と、を備えていることを特徴とする。

本発明の１つの態様に係る電子素子実装用基板は、上記のような構成により、電子素子を良好な条件で使用することができる。また、上述した電子素子実装用基板を備えていることによって、電子素子にクラックまたは割れが発生することを低減させることが可能な電子装置および電子モジュールを提供することが可能となる。

図１（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線に対応する縦断面図である。 図２（ａ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ線に対応する縦断面図である。 図３（ａ）は本発明の第１の実施形態のその他の態様に係る電子モジュールの外観を示す上面図であり、図３（ｂ）は図３（ａ）のＣ−Ｃ線に対応する縦断面図である。 図４（ａ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板の外観を示す上面図であり、図４（ｂ）は図４（ａ）のＤ−Ｄ線に対応する縦断面図である。 図５（ａ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板の外観を示す上面図であり、図５（ｂ）は図５（ａ）のＥ−Ｅ線に対応する縦断面図である。 図６（ａ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板の外観を示す上面図であり、図６（ｂ）は図６（ａ）のＦ−Ｆ線に対応する縦断面図である。 図７（ａ）は本発明の第２の実施形態に係る電子素子実装用基板の外観を示す上面図であり、図７（ｂ）は図７（ａ）のＧ−Ｇ線に対応する縦断面図である。 図８（ａ）は本発明の第３の実施形態に係る電子素子実装用基板の外観を示す上面図であり、図８（ｂ）は図８（ａ）のＨ−Ｈ線に対応する縦断面図である。 図９（ａ）は本発明の第４の実施形態に係る電子素子実装用基板の外観を示す上面図であり、図９（ｂ）は図９（ａ）のＩ−Ｉ線に対応する縦断面図である。 本発明の第５の実施形態に係る電子素子実装用基板の外観を示す上面図である。 図１１（ａ）は本発明の第６の実施形態の態様に係る電子素子実装用基板の外観を示す上面図であり、図１１（ｂ）は図１１（ａ）のＪ−Ｊ線に対応する縦断面図である。

＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体が接合された構成を電子装置とする。また、電子素子実装用基板の上面側に設けられた筐体を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。

（第１の実施形態）
図１〜図６を参照して本発明の第１の実施形態における電子装置２１、および電子素子実装用基板１について説明する。なお、ビア導体６は、上面図においては点線で示している。また、本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。なお、本実施形態では図１〜図２では電子装置２１を示しているいる。図３では電子モジュール３１を示している。図４〜図６では電子素子実装用基板１を示しているが、電子素子実装用パッド３等の詳細な部品については省略している。

電子素子実装用基板１は、基板２と、複数のビア導体６とを備えている。基板２は、上
面に第１領域４ａと、第１領域４ａを取り囲んで設けられた、電子素子１０が実装される第２領域４ｂとを有する。ビア導体６は、基板２の第２領域４ｂと重なる位置において、基板２の上面から基板２の厚み方向に設けられている。断面視において、第２領域４ｂのビア導体６と重なる位置は凸形状であるとともに、第１領域４ａの上端は、第２領域４ｂの上端よりも下方に位置している。

基板２は、上面に第１領域４ａと、第１領域４ａを取り囲んで設けられた、電子素子１０が実装される第２領域４ｂとを有する。第１領域４ａは、基板２の中心部近傍に設けられていてもよいし、基板２の中心部から偏心した位置に設けられていてもよい。なお、第２領域４ｂとは、基板２上であって、第１領域４ａを取り囲む領域のことであり、電子素子１０の外縁に沿った領域のことである。また、第１領域４ａと第２領域４ｂとは、連続している。

基板２は、絶縁層から成り、基板２は上面に電子素子接続用パッド３が設けられていてもよい。また、基板２の下面には外部回路と接続される外部回路接続用電極を複数設けてもよい。基板２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂（例えば、プラスティックス）等が使用される。

基板２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等である。フッ素系樹脂としては例えば、ポリエステル樹脂または四フッ化エチレン樹脂等である。

基板２を形成する絶縁層は、前述した材料から成る絶縁層を複数上下に積層して形成されていてもよい。基板２を形成する絶縁層は、図１〜図３、図５〜図６に示すように５層の絶縁層から形成されていてもよいし、単層〜４層または６層以上の絶縁層から形成されていてもよい。また、図１〜図３、図５〜図６に示す例のように、基板２に開口部を設け、設けた開口部の大きさを異ならせ上面に段差部を形成し、段差部に複数の電子素子接続用パッド３が設けられていてもよい。また、図４に示す例の様に、基板２は平板状であってもよい。

基板２は例えば、1辺の大きさは０．３ｍｍ〜１０ｃｍ程度であり、平面視において基
板２が矩形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、基板２の厚みは０．２ｍｍ以上である。

また、基板２の上面、側面または下面に、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続するものである。

基板２の内部には、絶縁層間に形成される内部配線、内部配線同士を上下に接続する貫通導体が設けられる。これら内部配線または貫通導体は、基板２の表面に露出していてもよい。この内部配線または貫通導体によって、外部回路接続用電極および電子素子接続用パッド３が電気的に接続されていてもよい。

電子素子接続用パッド３、外部回路接続用電極、内部配線および貫通導体は、基板２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、電子素子接続用パッド３、外部回
路接続用電極、内部配線および貫通導体は、基板２が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。

電子素子接続用パッド３、外部回路接続用電極、内部配線および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、電子素子接続用パッド３、外部回路接続用電極、内部配線および貫通導体の露出表面を保護して酸化を抑制できる。また、この構成によれば、電子素子接続用パッド３と電子素子１０とをワイヤボンディング等の接続部材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。

電子素子実装用基板１は、基板２の第２領域４ｂと重なる位置において、基板２の上面から基板２の厚み方向に設けられた、複数のビア導体６を有している。このとき、基板２の厚み方向とは上述した直交座標系ｘｙｚのうちｚ軸方向を指す。ビア導体６は、基板２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、ビア導体６は、基板２が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。なお、ビア導体６は上述した金属材料で充填されていてもよいし、円筒状で中央部に空洞を有していてもよい。

ビア導体６は上面が基板２の表面に露出していてもよい。このビア導体６の露出表面に、めっき層が設けられてもよい。この構成によれば、ビア導体６の露出表面を保護して酸化を抑制できる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。なお、ビア導体６が円筒状で中央部に空洞を有している場合、空洞を形成する面にもめっき層が設けられていてもよい。

電子素子実装用基板１の基板２は断面視において、第２領域４ｂのビア導体６と重なる位置は凸形状であるとともに、第１領域４ａの上端は、第２領域４ｂの上端よりも下方に位置している。つまり、電子素子実装用基板１は、基板２の上面に凹凸を有している。そして、電子素子１０を電子素子実装用基板１に実装する場合に、電子素子１０の外縁付近は基板２の上面と接することになり、電子素子１０の外縁よりも内側は基板２の上面と間を空けて設けられている状態になる。つまり、第２領域４ｂは電子素子１０と接し、第１領域４ａは電子素子１０と間が空いている。

電子素子実装用基板１に電子素子１０を実装する工程において、電子素子実装用基板１の変形または、実装をする自動機の振動等によって電子素子１０と電子素子実装用基板１とが接触する場合がある。このとき、電子素子１０と電子素子実装用基板１とが接触し、局部的に応力がかかることで、電子素子１０に欠けまたはクラックが発生する場合があり、電子装置２１を作製する工程における歩留まり低下が懸念されていた。

これに対して、本発明の実施形態に係る電子素子実装用基板１および電子装置２１では、基板２は断面視において、第２領域４ｂのビア導体６と重なる位置は凸形状であるとともに、第１領域４ａの上端は、第２領域４ｂの上端よりも下方に位置している。このことで、基板２のビア導体６と重なる凸形状となっている部分で電子素子１０を持ち上げることができ、電子素子１０と基板２とが接する面積を小さくすることが可能となる。よって、電子素子１０と電子素子実装用基板１とが接触し、局部的に応力が発生する可能性を低減し電子素子１０に欠けまたはクラックが発生することを抑制することが可能となる。よって、電子装置２１を作製する工程における歩留まりの低下を抑制することが可能となる。

また、一般的に、電子装置２１に外部から落下衝撃等の応力が加わることで、電子素子実装用基板１の基板２に撓みが発生する場合がある。このとき、基板２の撓みに追従して電子素子１０も撓むことで、電子素子１０にクラックまたは欠けが発生する場合があり電子装置２１が作動し難くなるおそれまたは誤動作が発生しやすくなるおそれがあった。また、基板２と電子素子１０とが撓むことで、基板２と電子素子１０とを接続している接続部材１３が外れ、電子素子１０と基板２との電気的接合に不具合がおき、電子装置２１の誤動作が起きやすくなる場合があった。

これに対して、本発明の実施形態に係る電子素子実装用基板１および電子装置２１では、基板２は断面視において、第２領域４ｂのビア導体６と重なる位置は凸形状であるとともに、第１領域４ａの上端は、第２領域４ｂの上端よりも下方に位置している。このことで、基板２のビア導体６と重なる凸形状となっている部分で電子素子１０を持ち上げることができ、電子素子１０と基板２とが接する面積を小さくすることが可能となる。よって、電子装置２１の外部からかかった応力によって電子素子実装用基板１の基板２に撓みが発生したとしても、その撓みが電子素子１０に伝わることを低減させることが可能となる。このことで、電子素子１０が追従して撓むことを低減させることが可能となる。よって、電子素子１０が撓むことで発生するクラックまたは割れを抑制することができる。また、電子素子１０と電子素子実装用基板１とを接合する接続部材１３の接続がはずれ、電子素子１０と基板２との電気的接合に不具合がおき、電子装置２１が誤動作を起こしやすくなることを抑制することが可能となる。

図４に示す例では、電子素子実装用基板１は、平面視において、第２領域４ｂの外縁は矩形状であるとともに、平面視において複数のビア導体６は、平面視において第２領域４ｂの角部の周囲に設けられている。これにより、基板２のビア導体６と重なる凸形状となっている部分で電子素子１０を持ち上げる箇所が電子素子１０の角部周辺となる。よって、電子素子１０を実装した際に電子素子１０が傾くことを低減させることが可能となる。また、これにより、安定して電子素子１０と基板２との接合面積を少なく保つことが可能となる。

ビア導体６は図１に示す例では、基板２の上面から基板２の厚み方向（ｚ軸方向）の途中まで設けられているが、図２〜図３、図５に示す例の様に、電子素子実装用基板１のビア導体６は、基板２の上面から基板２の厚み方向に基板２の下面まで貫通して設けられていてもよい。図１に示す例の様にビア導体６が基板２の上面から基板２の厚み方向の途中まで設けられていることで、ビア導体６と基板２との接合強度を向上させることが可能となる。よって、ビア導体６が基板２から外れることを低減させることが可能となり、また基体２の凸部６ａをより大きく設けることが可能となる。図２〜図５に示す例の様に、ビア導体６が、基板２の上面から基板２の厚み方向に基板２の下面まで貫通して設けられていることで、電子素子１０が作動し発熱した場合においてビア導体６を通して外部筐体等へ放熱することが可能となる。

図５に示す例では、電子素子実装用基板１は、ビア導体６の上面に設けられた、ビア導体６と電気的に接続される電極パッド８をさらに備えていてもよい。ビア導体６と電気的に接続される電極パッド８を有していることで、ビア導体６を電子素子１０と電気的に接続することが可能となり、電気的接続の補助とすることが可能となる。また、電極パッド８が金属材料から成るとき、一般的に電極パッド８と基板２とを比較すると電極パッド８
のほうが、弾性が大きい。そのため、ビア導体６の表面に電極パッドを設けていることで、電子素子１０と電子素子実装用基板１との接触部にかかるストレスを低減させることができる。また、電子装置２１の外部からかかる応力を電極パッド８で吸収し、電子素子１０へ伝わることを低減させることが可能となる。また、電極パッド８が金属材料から成るとき、電子素子１０の作動時の熱をより多く放熱することが可能となる。

なお、電極パッド８の露出表面に、めっき層が設けられてもよい。この構成によれば、電極パッド８の露出表面を保護して酸化を抑制できる。また、この構成によれば、電極パッド８と電子素子１０とをハンダ等の部材を介して良好に電気的接続し、又その強度を向上させることができる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。

＜電子装置の構成＞
図１〜図２に電子装置２１の例を示す。電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の第１領域４ａと間を空けて設けられるとともに、第２領域４ｂに実装された電子素子１０と、電子素子実装用基板１の上面に設けられた、電子素子１０を取り囲んだ枠体１８と、枠体１８の上端に接合された、電子素子１０を覆った蓋体１２とを備えている。

電子装置２１は、、電子素子実装用基板１と、電子素子実装用基板１の第１領域４ａと間を空けて設けられるともに、第２領域４ｂに実装された電子素子１０を有している。電子素子１０は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）、ＣＣＤ
（Charge Coupled Device）等の撮像素子、又はＬＥＤ（Light Emitting Diode）などの
発光素子、またはＬＳＩ（Large Scale Integrated）等の集積回路等である。

電子装置２１は、電子素子実装用基板１の上面に設けられた、電子素子１０を取り囲んだ枠体１８と、枠体１８の上端に接合された、電子素子１０を覆った蓋体１２とを備えている。ここで、枠体１８とは電子素子１０を取り囲むように設けられ、蓋体１２を支える為の部材である。枠体１８は基体２と同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。

枠体１８と基体２とが同じ材料から構成されている例として例えば電気絶縁性セラミックスから成る場合がある。このとき、枠体１８と基体２とは焼結して構成されるため非常に接合強度が高くなる。また、基体２と一体化して形成することができる為、図１に示す例の様に枠体１８に電子素子接続用パッド３を設けそれらを基板２と電気的に接合することも可能となる。

また、枠体１８と基板２とが別の材料から成る例として例えば枠体１８が蓋体１２と基板２とを接合する接着剤１４と同じ材料から成る場合がある。このとき、接着剤１４を厚く設けることで、接続の効果と枠体１８（蓋体１２を支える部材）としての効果を併せ持つことが可能となる。なお、この時の接着剤１４は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠体１８と蓋体１２とが同じ材料から成る場合もあり、このときは枠体１８と蓋体１２は同一個体として構成されていてもよい。

蓋体１２は、例えば、平板形状である。また、蓋体１２は、例えば電子素子１０がＣＭＯＳ（Complementary Metal Oxide Semiconductor）、ＣＣＤ（Charge Coupled Device）等の撮像素子、又はＬＥＤ（Light Emitting Diode）などの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路
等であるとき、金属製材料または有機材料が用いられていてもよい。

電子装置２１が図１〜図２に示すような電子素子実装用基板１を有することで、電子装置２１の外部から応力がかかった場合においても、電子素子１０にクラックまたは割れが発生することを低減させることが可能となる。また、電子素子１０と電子素子実装用基板１とを接続している接続部材１３が外れることを低減させることが可能となる。よって、電子装置２１の誤作動を低減させることが可能となる。

ここで、電子素子１０と基板２とは樹脂等の弾性の大きい接着部材で接着していても良い。弾性の大きい接着部材で接着することで、電子装置２１の外部からかかる応力を接着部材で吸収する事が可能となり、電子素子１０にクラックまたは割れが発生することを低減させることが可能となる。

また、電子素子１０と基板２とを接着部材で接着するとき、接着部材は上面視において電子素子１０の外縁周辺またはビア導体６周辺にのみ設けられ、また一部が開放されていても良い。このことで、第１領域４ａと電子素子１０との間に空間が形成されるため、電子素子実装用基板１からの応力が電子素子１０に伝わることを抑制することができる。また、接着部材が開放されていることで空気の流れを持たせることが可能となるため、電子素子１０が作動した場合の熱を放熱することが可能となる。

また、ビア導体６は電子素子１０を実装する際においてアライメントマークとして使用することも可能である。特に、図４〜図６に示す例の様にビア導体６が第２領域４ｂの角部周辺に設けられていることで、電子素子１０の実装時の回転によるズレを検出することが可能となる。また、図６に示す例の様に、凸部６ａの上端よりもビア導体６の上端が上面側にあってもよい。

＜電子モジュールの構成＞
図３に、電子素子実装用基板１を用いた電子モジュール３１を示す。電子モジュール３１は、電子装置２１と電子装置２１の基板２の上面に設けられた筐体１９とを有している。なお、以下図３に示す例では説明のため撮像モジュールを例に説明する。

図３に示す例では、電子モジュール３１は筐体１９（レンズホルダー）を有している。筐体１９を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体１９は、例えば樹脂または金属材料等から成る。また、筐体１９がレンズホルダーであるとき筐体１９は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体１９は、上下左右の駆動を行う駆動装置等が付いていて、基板２と電気的に接続されていてもよい。

なお、筐体１９は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体１９の開口部から外部回路が挿入され基板２と電気的に接続していてもよい。また筐体１９の開口部は、外部回路が基板２と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。

＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、基板２を多数個取り配線基板を用いた製造方法である。

（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、酸化ア
ルミニウム（Ａｌ_２Ｏ_３）質焼結体である基板２を得る場合には、Ａｌ_２Ｏ_３の粉末に焼結助材としてシリカ（ＳｉＯ_２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。

なお、基板２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基板２を形成することができる。また、基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成できる。

（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電子素子接続用パッド３、外部回路接続用電極、内部配線および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。なお、この工程において第２領域４ｂとなる部分に貫通孔を設け、そこに金属ペースとを塗布または充填する事でビア導体６を形成することができる。

（３）次に、前述のグリーンシートを金型等によって加工する。基板２となるグリーンシートの中央部に、開口部を形成する。

（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより基板２となるセラミックグリーンシート積層体を作製する。この工程において、複数のセラミックグリーンシートの所定の位置にビア導体６を形成しておいき、複数のセラミックグリーンシートを積層することで各層を貫く１つのビア導体６を形成することもできる。また、この工程において、第１領域４ａとなる部分を第２領域４ｂとなる部分よりも押圧する力を大きくすることで、第２領域４ａよりも上面が下方に位置する第１領域４ａを形成することもできる。

（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、基板２が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板２となるセラミックグリーンシートと同時に焼成され、電子素子接続用パッド３、外部回路接続用電極、内部配線および貫通導体となる。

これまでの工程において、ビア導体６を形成する金属材料の収縮率がセラミックグリーンシートの収縮率よりも小さい物を使用することで、焼成の工程時にその収縮率の差によりビア導体６周辺のセラミックグリーンシートをビア導体６が引っ張り上げて焼成される。これにより、第２領域４ａよりも上面が下方に位置する第１領域４ａを形成することもできる。

（６）次に、焼成して得られた多数個取り配線基板を複数の基板２に分断する。この分断においては、基板２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカ
ッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。

（７）次に、基体２に電子素子１０を実装する。電子素子１０はワイヤーボンディング等で基板２と電気的に接合させる。またこのとき、電子素子１０または基体２に接着材等を設け、基体２に固定しても構わない。また、電子素子１０を基体２に実装した後、蓋体１２を接着剤１４で接合してもよい。

以上のようにして基板２と無機基板４とを組み立てることで、電子装置２１を作製することができる。上記（１）〜（７）の工程によって、電子装置２１が得られる。なお、上記（１）〜（７）の工程順番は指定されない。

（第２の実施形態）
次に、本発明の第２の実施形態による電子素子実装用基板１について、図７を参照しつつ説明する。本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、第１領域４ａに複数のサーマルビアを設けている点である。

本実施形態では、電子素子実装用基板１は、第１領域４ａと重なる位置に設けられた、ビア導体６よりも外径の小さいサーマルビア７をさらに備えている。電子素子実装用基板１がサーマルビア７を有していることで、電子素子１０が発熱した場合においても、電子素子１０の下面の空間の空気または電子素子１０と電子素子実装用基板１とを接着する接着部材を通じてより放熱性を向上させることが可能となる。また、サーマルビア７の外形がビア導体６の外形よりも小さいことで第２領域４ｂの凸部６ａを広く設けることが可能となり、電子素子１０の実装時に安定して実装することが可能となる。よって、実装工程において、電子素子１０と基板２とが接触する可能性をより低減させることが可能となる。また、サーマルビア７の外形がビア導体６の外形よりも小さいことで、電子素子実装用基板１を製造する工程において、サーマルビア７が周辺の基板２を引っ張り上げる大きさよりも、ビア導体６が周辺の基板２を引っ張り上げる大きさが大きくなる。これにより、第２領域４ｂよりも上面が下方に位置する第１領域４ａをより簡易に形成することもできる。

また、サーマルビア７とビア導体６とは収縮率が同じ材料から構成されていてもよいし、異なる材料から構成されていても良い。サーマルビア７とビア導体６との収縮率が同じ材料から構成されていると、製造時における基板２の反りまたは変形を抑制することが可能となる。また、サーマルビア７とビア導体６との収縮率が異なる材料、とくにサーマルビア７の収縮率が大きいことで、第１領域４ａと第２領域４ｂとの高さの差を大きくすることが可能となる。よって、電子素子実装用基板１からの応力の伝搬をより抑制することが可能となる。

サーマルビア７は金属材料で充填されていても良いし、円筒状で中央部に空洞を有していてもよい。なお、ビア導体６およびサーマルビア７が金属材料で充填されているとき、外径とはそれぞれの直径部分のことを指す。また、ビア導体６およびサーマルビア７が円筒状で中央部に空洞を有しているときは、空洞部分の直径ではなく、金属が塗布されている外縁部分を指す。

（第３の実施形態）
次に、本発明の第３の実施形態による電子素子実装用基板１について、図８を参照しつつ説明する。本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、第２領域４ｂに設けられ、第２領域４ｂの外周に沿って
設けられた複数のビア導体６を設けられている点である。

本実施形態では、電子素子実装用基板１は、ビア導体６を複数有しており、ビア導体６は第２領域の外周に沿って設けられている。このように、複数のビア導体６が第２領域４ｂの外周に沿って連なって設けられていることで、電子素子１０を実装する工程においてより安定して実装することが可能となる。よって、電子素子１０と第１領域４ａとが接触する面積を確実に小さくすることが可能となるため、実装工程において、電子素子１０と基板２とが接触する可能性をより低減させることが可能となり、本発明の効果を奏することができる。

また、ビア導体６が第２領域４ｂの外周に沿って連なって設けられているとき、複数のビア導体６は上面視で電子素子１０の表面に設けられた電極と重なっていても良い。一般的に、電子素子１０と電子素子実装用基板１とを金ワイヤー等の接続部材１３で電気的に接続する工程において、電子素子１０の電極及びその周辺は押圧される。これに対し、ビア導体６と電子素子１０の表面に設けられた電極とが上面視において重なっていると、その押圧によって電子素子１０が撓むことを低減させることが可能となる。よって電子素子１０の割れまたはクラックの発生を低減させることが可能となる。

また、ビア導体６と電子素子１０の表面に設けられた電極とが上面視において重なっていると電子装置２１に外部から応力がかかり、基板２に撓みが発生したとしても、本発明の効果で基板２の撓みが伝搬することを低減させることができる。また、、電子素子１０の表面に設けられた電極をビア導体６によって支えることが可能となる。よって、電子装置２１において、電子素子１０と電子素子実装用基板１とを接続している接続部材１３が外れることをより低減させることが可能となる。よって、電子装置２１の誤作動が起きることを本発明の効果と合わせてより低減させることが可能となる。

（第４の実施形態）
次に、本発明の第４の実施形態による電子素子実装用基板１について、図９を参照しつつ説明する。本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、第１領域４ａと第２領域４ｂとの表面に導体層９を設けている点である。

本実施形態では、電子素子実装用基板１は、第２領域４ｂから第１領域４ａの全面にかけて設けられた、導体層９をさらに備えている。このような構成においても、基板２のビア導体６と重なる凸形状となっている部分で電子素子１０を持ち上げることで、電子素子１０と基板２とが接する面積を小さくすることが可能となる。よって、電子素子１０がで発生するクラックまたは割れを抑制することが可能となる。

また、導体層９が金属材料から成るとき、一般的に導体層９と基板２とを比較すると導体層９のほうが、弾性が大きい。そのため、第２領域４ｂから第１領域４ａの全面にかけて導体層９を設けていることで、電子素子１０と電子素子実装用基板１との接触部にかかるストレスを低減させることができる。さらに、第２領域４ｂから第１領域４ａの全面にかけて導体層９を設けていることで、電子素子実装用基板１の外部からかかった応力により基板２が撓み電子素子１０と接触したとしても、導体層９で外部からかかる応力を吸収する事が可能となる。よって電子素子１０にクラックまたは割れが発生する可能性を低減させることが可能となる。また、導体層９が金属材料から成るとき、電子素子１０の作動時の熱をより多く放熱することが可能となる。

また、ビア導体６と導体層９とがグランド電位または電源電位と接続していることで、電子素子実装用基板１の電気的特性をより向上させることが可能となる。とくに、ビア導
体６と導体層９とがグランド電位と接続していることで、導体層９がシールドの役割を果たすことが可能となり、電子素子１０が作動した時のノイズ（電磁場）が電子素子実装用基板１の内層へ到達することを低減させることが可能となる。よって、電子装置２１の誤動作をより低減させることが可能となる。

（第５の実施形態）
次に、本発明の第５の実施形態による電子素子実装用基板１について、図１０を参照しつつ説明する。本実施形態における電子素子実装用基板１において、第２の実施形態の電子素子実装用基板１と異なる点は、複数のビア導体６が一部分に固まって設けられている点、サーマルビア７とビア導体６の外形が同じである点である。

本実施形態では、電子素子実装用基板１は、第２領域４ｂに複数のビア導体６から成るビア導体群６ｂを、第１領域４ａにサーマルビア７と、を有しており、同じ面積においてビア導体群６ｂの密度とサーマルビア７との密度ではビア導体群６ｂの密度の方が大きく設けられている。このように、ビア導体６とサーマルビア７とが同じ外径であっても、複数のビア導体６が集まったビア導体群６ｂの密度がサーマルビア７の密度より大きいことで、電子素子実装用基板１を製造する工程において、ビア導体群６ｂが周辺の基板２を引っ張り上げて形成することが可能となる。これにより、第２領域４ｂよりも上面が下方に位置する第１領域４ａをより簡易に形成することがでる。よって、基板２のビア導体６と重なる凸形状となっている部分で電子素子１０を持ち上げることで、電子素子１０と基板２とが接する面積を小さくすることが可能となり、電子素子１０で発生するクラックまたは割れを抑制することが可能となる。

（第６の実施形態）
次に、本発明の第６の実施形態による電子素子実装用基板１および電子装置２１について、図１１を参照しつつ説明する。なお、図１１に示す例は電子装置２１の例であるが、蓋体１２およびそれに連なる部材は省略している。本実施形態における電子素子実装用基板１および電子装置２１において、第１の実施形態の電子素子実装用基板１および電子装置２１と異なる点は、複数のビア導体６が複数列に設けられている点、電子素子１０が発熱部１０ａを有しており、ビア導体６と平面視で重なっている点である。

本実施形態では、電子装置２１は、複数のビア導体６が設けられている電子素子実装用基板１と、発熱部１０ａを有している電子素子１０とを有しており、ビア導体６と電子素子１０の発熱部１０ａとは平面視において重なっている。一般的に、電子素子１０は電極の周囲に演算または処理等を行う回路が形成される場合があり、これらの回路は電子素子１０が作動すると他の部位と比較して発熱する傾向にある（以下この回路がある箇所を発熱部１０ａと称する）。

本実施形態のように、発熱部１０ａと平面視で重なる位置にビア導体６を設けることで、電子素子１０が発熱した場合において、局部的に放熱性を向上させることが可能となる。よって、電子装置２１は本発明の効果を奏するとともに、電子素子１０の作動時の放熱をより向上させることが可能となる。よって、電子装置２１の電子素子１０のクラックまたは割れの発生による誤作動および、電子素子１０の発熱による誤作動の両面において誤作動を低減させることが可能となる。

なお、図１１ではビア導体６が発熱部１０ａと上面視において重なる位置に複数の設けているが、大きな１つのビア導体６がそれぞれの発熱部１０ａと重なるように設けられていてもよい。複数のビア導体６を用いて電子素子１０の発熱部１０ａを上面視で覆うように設けていることで、基板２の強度および基板２とビア導体６と基板２との接続強度を低下させることを少なくした状態で本実施形態の効果を奏することが可能となる。また、大
きな１つのビア導体６を用いて電子素子１０の発熱部１０ａを上面視で重なるように設けることで、発熱部１０ａで発生した熱の放熱性をより向上させることが可能となる。

また、一般的に電子素子１０において発熱部１０ａと電極とは近い位置または重なって形成されている。よって、本実施形態のような構造であると、電子素子実装用基板１と電子素子１０とを金ワイヤー等の接続部材１３で実装する工程において、工程時に加えられる押圧によって電子素子１０が撓むことを低減させることが可能となる。よって電子素子１０の割れまたはクラックの発生を低減させることが可能となる。

なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、図１〜図１１に示す例では、電子素子接続用パッド３の形状は矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電子素子接続用パッド３の配置、数、形状などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではい。

１・・・・電子素子実装用基板
２・・・・基板
３・・・・電子素子接続用パッド
４ａ・・・第１領域
４ｂ・・・第２領域
６・・・・ビア導体
６ａ・・・凸部
６ｂ・・・ビア導体群
７・・・・サーマルビア
８・・・・電極パッド
９・・・・導体層
１０・・・電子素子
１０ａ・・発熱部
１２・・・蓋体
１３・・・接続部材
１４・・・接着材
１８・・・枠体
１９・・・筐体
２１・・・電子装置
３１・・・電子モジュール

Claims (8)

1. 上面に第１領域と、前記第１領域を取り囲んで設けられた、電子素子が実装される第２領域とを有する基板と、
   前記基板の前記第２領域と重なる位置において、前記基板の上面から前記基板の厚み方向に設けられた、複数のビア導体とを備えており、
   断面視において、前記第２領域の前記ビア導体と重なる位置は凸形状であるとともに、前記第１領域の上端は、前記第２領域の上端よりも下方に位置することを特徴とする電子素子実装用基板。
2. 平面視において、前記第２領域の外縁は矩形状であるとともに、平面視において前記複数のビア導体は、平面視において前記第２領域の角部の周囲に設けられていることを特徴とする請求項１に記載の電子素子実装用基板。
3. 前記ビア導体は、前記基板の上面から前記基板の厚み方向に前記基板の下面まで貫通して設けられていることを特徴とする請求項１または請求項２に記載の電子素子実装用基板。
4. 平面視において、前記第１領域と重なる位置に設けられた、前記ビア導体よりも外径の小さいサーマルビアをさらに備えていることを特徴とする請求項１〜３のいずれか１つに記載の電子素子実装用基板。
5. 前記ビア導体の上面に設けられた、前記ビア導体と電気的に接続される電極パッドをさらに備えていることを特徴とする請求項１〜４のいずれか１つに記載の電子素子実装用基板。
6. 前記第２領域から前記第１領域の全面にかけて設けられた、導体層をさらに備えていることを特徴とする請求項１〜５のいずれか１つに記載の電子素子実装用基板。
7. 請求項１〜６のいずれか１つに記載の電子素子実装用基板と、
   前記電子素子実装用基板の前記第１領域と間を空けて設けられるともに、前記第２領域に実装された電子素子と、
   前記電子素子実装用基板の上面に設けられた、前記電子素子を取り囲んだ枠体と、
   前記枠体の上端に接合された、前記電子素子を覆った蓋体とを備えていることを特徴とする電子装置。
8. 請求項７に記載の電子装置と、
   前記電子装置の前記枠体の上面に設けられた筐体とを備えていることを特徴とする電子モジュール。

Images