JP2014232851A

JP2014232851A - 電子素子搭載用基板および電子装置

Info

Publication number: JP2014232851A
Application number: JP2013114335A
Authority: JP
Inventors: 明彦舟橋; Akihiko Funahashi; 陽介森山; Yosuke Moriyama
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2013-05-30
Filing date: 2013-05-30
Publication date: 2014-12-11
Anticipated expiration: 2033-05-30
Also published as: JP6151572B2

Abstract

【課題】小型化と多ピン化が可能となる電子素子搭載用基板および電子装置を提供する。【解決手段】少なくとも第１の絶縁層から成る第１の枠部２ａと第２の絶縁層から成る第２の枠部２ｂとを有し、第２の枠部２ｂは第１の枠部２ａの下面に設けられた枠部を含んでいるセラミックから成る絶縁基体２と、枠部の上面に設けられた電子素子接続用パッド３と、電子素子接続用パッド３に電気的に接続されており、第１の枠部２ａの内壁面において絶縁基体２から露出された第１の壁面導体４と、第１の壁面導体４に電気的接続されており、第２の枠部２ｂの内壁面において絶縁基体２から露出された第２の壁面導体５とを備えており、平面透視において、第１の枠部２ａの内壁面と第２の枠部２ｂの内壁面とがずれて配置されており、第１の壁面導体４と第２の壁面導体５とが重ならない領域を有している。【選択図】図１

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子が搭載される電子素子搭載用基板および電子装置に関するもの
である。

従来からＣＣＤ型またはＣＭＯＳ型等の撮像素子、ＬＥＤ等の発光素子を絶縁基体に搭載した電子装置が知られている。このような電子装置として、枠部を有しているセラミックから成る電子素子搭載用基板と、枠部の内側もしくは枠部の下面に実装された電子素子とを有しているものが知られている。（例えば、特許文献１を参照）。電子素子搭載用基板には、上面に電極パッドが配置されている。

近年、電子装置の小型化に伴い、セラミックから成る電子素子搭載用基板の枠部の幅が狭くなってきている。そのため、例えば電子素子の実装時、または電子素子の動作時に発生する熱等により電子素子搭載用基板が変形して、貫通導体と枠部の壁面との間にクラックが発生してしまう問題があり、その問題を解決するために貫通導体を壁面に露出させる方法が知られていた。

また、このようなセラミックから成る電子素子搭載用基板は、グリーンシート積層法により製作される。例えば、セラミック粉末と有機バインダとを主成分とするセラミックグリーンシートを準備し、金属粉末を主成分とする導体ペーストを印刷するなどして配線導体パターンを形成した基部となるセラミックグリーンシート上に、貫通孔を形成することにより枠状とするとともに貫通孔の周囲に電極パターンを形成したセラミックグリーンシートを積層することにより積層体を形成した後、この積層体を焼成することによりセラミック製の電子素子搭載用基板が製作される。枠部となるセラミックグリーンシートを形成する際、貫通孔となる箇所に貫通導体を形成し、貫通孔を形成すると同時に貫通導体を分割することで、上述した貫通導体を壁面に露出させた壁面導体を持つ電子素子搭載用基板を作製することができる。

特開2006−201427号公報

なお、絶縁基体の枠部は複数層からなる場合があり、セラミックグリーンシートを複数層に分割した状態で作製し、これらの複数の枠部となるセラミックグリーンシートを、積層して加圧する工程において、セラミックグリーンシートは加圧によるセラミックグリーンシートの厚みの減少に比べると、金属ペーストの厚み方向の収縮が小さい。このように、厚み方向の収縮の大きさが異なることにより、壁面導体が絶縁基体から剥離してしまうことが懸念される。特に、複数のセラミックグリーンシートに設けられた各壁面導体用の金属ペーストが平面透視において同一箇所に設けているため、加圧に対する厚み方向における収縮の差はより大きくなり、剥がれの可能性が高くなっていた。なお、上述の電子装置では、小型化が要求されており、これに伴い絶縁基体に設けられる壁面導体の径が小さくなると、第１の枠部となるセラミックグリーンシートと第１の壁面導体となる金属ペーストとの接合面積が小さくなるため、剥がれの可能性がより高くなっていた。

本発明は、上記従来技術の問題点を鑑み案出されたもので、その目的は、電子素子搭載用基板から壁面導体が剥離することを抑制するとともに、多ピン化が可能となる電子素子搭載用基板および電子装置を提供することにある。

本発明の一つの態様による電子素子搭載用基板は、少なくとも第１の絶縁層から成る第１の枠部と第２の絶縁層から成る第２の枠部とを有し、第２の枠部は第１の枠部の下面に設けられた枠部を含んでいるセラミックから成る絶縁基体と、枠部の上面に設けられた電子素子接続用パッドと、電子素子接続用パッドに接続されており、第１の枠部の内壁面において絶縁基体から露出された第１の壁面導体と、第１の壁面導体に電気的接続されており、第２の枠部の内壁面において絶縁基体から露出された第２の壁面導体とを備えており、平面透視において、第１の壁面導体と第２の壁面導体とが重ならない領域を有していることを特徴とする電子素子搭載用基板。

本発明の他の態様によれば、電子装置は上記構成の電子素子搭載用基板と、電子素子搭載用基板に形成された電子素子とを備えている。

本発明の一つの態様による電子素子搭載用基板は、少なくとも第１の絶縁層から成る第１の枠部と第２の絶縁層から成る第２の枠部とを有し、該第２の枠部は前記第１の枠部の下面に設けられた枠部を含んでいるセラミックスから成る絶縁基体と、枠部の上面に設けられた電子素子接続用パッドと、電子素子接続用パッドに接続されており、第１の枠部の内壁面において絶縁基体から露出された第１の壁面導体と、第１の壁面導体に電気的接続されており、第２の枠部の内壁面において絶縁基体から露出された第２の壁面導体とを備えており、平面透視において、第１の壁面導体と第２の壁面導体とが重ならない領域を有している。これらによって、絶縁層の枠部の内壁面となる部分に壁面導体を作製する際に壁面導体が絶縁基体から剥離することを効果的に抑制することが可能となるものである。

本発明の他の態様によれば、電子装置は、上記構成の電子素子搭載用基板を備えていることによって、より小型化と高密度化が可能となる電子装置を提供することができる。

（ａ）は本発明の第１の実施形態における電子素子搭載用基板を示す平面透視図であり、（ｂ）は（ａ）に示された電子素子搭載用基板のＡ−Ａ線における縦断面を示している。（ａ）は本発明の第２の実施形態における電子素子搭載用基板を示す平面透視図であり、（ｂ）は（ａ）に示された電子素子搭載用基板のＡ−Ａ線における縦断面を示している。（ａ）は本発明の第３の実施形態における電子素子搭載用基板を示す平面透視図であり、（ｂ）は（ａ）に示された電子素子搭載用基板のＡ−Ａ線における縦断面を示している。（ａ）は本発明の第１の実施形態における電子装置を示す平面透視図であり、（ｂ）は（ａ）に示された電子装置のＡ−Ａ線における縦断面を示している。

以下、本発明の例示的な実施形態について図面を参照して説明する。

（第１の実施形態）
図１、図４を参照して本発明の第１の実施例における電子素子搭載用基板１について説
明する。本実施形態における電子装置は、電子素子搭載用基板１と、電子素子搭載用基板１に実装された電子素子１１を有している。図１および図４において、電子装置は、仮想のｘｙｚ空間内に設けられており、以下便宜的に「上方向」とは仮想のｚ軸の正方向のことをいう。

電子素子搭載用基板１は、第１の絶縁層から成る第１の枠部２ａと第２の絶縁層から成る第２の枠部２ｂとを含んでおり、第２の枠部２ｂが第１の枠部２ａの下面に設けられている絶縁基体２と、第１の枠部２ａの上面に設けられた複数の電子素子接続用パッド３を有している。さらに、第１の枠部２ａは壁面に設けられた第１の壁面導体４を有しており、第２の枠部２ｂは第２の壁面導体５を有している。なお、例えば絶縁基体２は基部２ｃとなる絶縁層を有していてもよく、基部２ｃの下面に露出した外部端子７を有していてもよい。また絶縁基体２の内部に配線導体６を有していてもよい。第１の枠部２ａおよび、第２の枠部２ｂならびに基部２ｃはそれぞれが複数の絶縁層から成っていてもよい。また、絶縁基体２は第１の枠部２ａおよび第２の枠部２ｂならびに基部２ｃ以外にも絶縁層を有していてよく、例えば枠部は第１の枠部２ａと第２の枠部２ｂ以外にも枠部を有していてもよい。

絶縁基体２は、例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，ガラスセラミックス焼結体等の電気絶縁性セラミックス、から成る略四角形の絶縁層を複数上下に積層して形成されている。

複数の電子素子接続用パッド３は、絶縁基体２の第１の枠部２ａの上面に設けられており、絶縁基体２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等のメタライズから成る。

また、絶縁基体２には、第１の壁面導体４および第２の壁面導体５に電気的に接続され、基部２ｃの下面に露出している外部端子７と接続されている配線導体６が設けられている。配線導体６は、第１の壁面導体４や第２の壁面導体５に電気的に接続された内部配線６ａと、第１の絶縁層から成る第１の枠部２ａや第２の絶縁層からなる第２の枠部２ｂおよび基部２ｃを厚み方向に貫通しており、内部配線６ａに電気的に接続された貫通導体６ｂとを含んでいる。これにより、電子素子接続用パッド３が第１の壁面導体４と、第２の壁面導体５と、配線導体６と、外部端子７と、を介して外部回路基板（図示せず）に電気的に接続される。なお配線導体６および外部端子７は、絶縁基体２が電気絶縁性セラミックスから成る場合は、電子素子接続用パッド３と同様のメタライズから成る。また、外部端子７は、上述の構成においては絶縁基体２の下面に導出されるように設けられているが、例えば絶縁基体２の側面または上面に導出されるように設けられていてもよい。

絶縁基体２の第１の枠部２ａの内壁面には貫通導体等の第１の壁面導体４が設けられ、第２の枠部２ｂの内壁面には貫通導体等の第２の壁面導体５が設けられ、第１の壁面導体４および第２の壁面導体５は電子素子接続用パッド３に電気的に接続されている。ここで、平面透視において、第１の枠部２ａの内壁面と第２の枠部２ｂの内壁面とがずれて配置されており、第２の枠部２ｂの内壁面は第１の枠部２ａの内壁面よりも外側に位置している。電子素子搭載用基板１をこのような形状とすることで、第１の枠部２ａと第２の枠部２ｂとを積層して加圧する工程において、第１の壁面導体４の直下が空洞となっており、第１の壁面導体４が第２の枠部２ｂの内側に位置する空洞へ部分的に沈みこむようになる。このことから、第１の枠部２ａとなるセラミックグリーンシートと第１の壁面導体４との加圧に対する厚み方向における収縮の差を小さくすることができ、第１の枠部２ａとなるセラミックグリーンシートと第１の壁面導体４となる金属ペーストとの接合面積の減少
を抑制することができ、第１の壁面導体４が第１の枠部２ａから剥離することを抑制することが可能となる。なお、上記のように第２の枠部２ｂの内壁面を第１の枠部２ａの内壁面より外側に位置させる場合には、電子素子１１の大きさから枠部の開口の大きさを設定する際、第１の枠部２ａの内壁面を基準とすることができる。そのため、枠部の開口の大きさは製造工程時の位置ずれを考慮する必要性がなくなるため、電子素子搭載用基板１の小型化を可能としやすくなる。

また、第２の枠部２ｂの内壁面は、平面透視において第１の枠部２ａ内壁面より片側１０μｍ〜１００μｍ程度外側へ位置していることが好ましい。これは、第１の枠部２ａとなるセラミックグリーンシートと第２の枠部２ｂとなるセラミックグリーンシートとを積層して加圧する工程において、セラミックグリーンシート同士の平面方向における位置ずれが生じたとしても、第１の壁面導体４の直下に空洞を設ける事ができるので、より確実に第１の壁面導体４が絶縁基体２から剥離することを抑制することができる為である。

また、第２の枠部２ｂの内壁面は、平面透視において第１の壁面導体４と部分的に重なる位置、例えば、第１の壁面導体４の平面視における幅（平面視で枠部の内壁に直交する方向の幅）の３０％以下として重なるように設けておくと、第１の枠部２ａと第２の枠部２ｂとを積層して加圧する工程において第１の壁面導体４が第１の壁面導体４直下の空洞へ沈み込みやすくなり、第１の絶縁層となるセラミックグリーンシートと第１の壁面導体４となる金属ペーストとの接合面積の減少をより抑制することができ、より確実に絶縁基体２から第１の壁面導体４が剥離することを抑制することができる為である。

また、第１の壁面導体４と第２の壁面導体５とは第２の壁面導体５のＸ軸方向において５％〜３０％程度重なっていることが好ましい。これは、平面透視において第１の壁面導体４と第２の壁面導体５とが重なっている領域を小さくすることにより、第１の枠部２ａと第２の枠部２ｂとを積層して加圧する工程において、第１の壁面導体４が直下の空洞に沈み込みやすくするとともに、第１の壁面導体４と第２の壁面導体５との電気的接続性を高めるためである。

次に、本実施形態の電子素子搭載用基板１の製造方法について説明する。

絶縁基体２は、例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）質焼結体等の電気絶縁性セラミックスからなり、例えば第１の枠部２ａおよび第２の枠部２ｂおよび基部２ｃを有している。この絶縁基体２は、主成分が酸化アルミニウム（Ａｌ_２Ｏ_３）である酸化アルミニウム質焼結体から成る場合、Ａｌ_２Ｏ_３の粉末に焼結助材としてシリカ（ＳｉＯ_２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダ、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。

このセラミックグリーンシートを用いて、以下の（１）〜（５）の工程により電子素子搭載用基板１が作製される。

（１）第１の枠部２ａの上面となる部位に形成される電子素子接続用パッド３、また第１の枠部２ａおよび第２の枠部２ｂとなる部位に形成される第１の壁面導体４および第２の壁面導体５、第１の壁面導体４および第２の壁面導体５の上面や下面から絶縁基体２の内部、下面となる部位に内部配線６ａや貫通導体６ｂを含む配線導体６をそれぞれ形成するための金属ペーストの印刷塗布および充填工程。

（２）金属ペーストが露出するようにして形成するための第１の枠部２ａおよび第２の
枠部２ｂの壁面となる部位の打ち抜き金型を用いた打ち抜きまたはレーザー加工工程。

（３）各絶縁層となるセラミックグリーンシートを、平面透視において、第１の壁面導体４と第２の壁面導体５とが重ならない領域を有するようにずらして配置し、積層して加圧することによりセラミックグリーンシート積層体を作製する工程。

（４）このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、各第１の枠部２ａおよび第２の枠部２ｂの内壁面、第１の壁面導体４および第２の壁面導体５および配線導体６を有する絶縁基体２が複数配列された多数個取り基板を得る工程。

（５）焼成して得られた多数個取り基板に電子素子搭載用基板１の外縁となる箇所に沿って分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等により電子素子搭載用基板１の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り基板の厚みより小さく切り込むことによって形成することができるが、多数個取り基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。

上述の（１）の工程において、電子素子接続用パッド３は、絶縁基体２用のセラミックグリーンシートに金属ペーストをスクリーン印刷法等によって所定形状で印刷して、絶縁基体２用のセラミックグリーンシートと同時に焼成することによって、複数の絶縁基体２のそれぞれの所定位置に形成される。このような金属ペーストは、タングステン，モリブデン，マンガン，銀または銅等の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、絶縁基体２との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。また、第１の壁面導体４は、金属ペーストをセラミックグリーンシートに印刷することによって形成される貫通導体または金属層であっても構わない。

また、第１の壁面導体４および第２の壁面導体５は、セラミックグリーンシートを厚み方向に貫通する導体が貫通導体の場合は、第１の壁面導体４および第２の壁面導体５用の金属ペーストをスクリーン印刷法等によって印刷することによってセラミックグリーンシートに形成した貫通孔を充填し、上述の打ち抜きまたはレーザー加工時に、貫通導体が露出するように第１の枠部２ａおよび第２の枠部２ｂ用の貫通孔を形成して、セラミックグリーンシートと同時に焼成することによって形成される。

また、配線導体６は、電子素子接続用パッド３と同様のメタライズから成り、絶縁基体２用のセラミックグリーンシートに配線導体６用の金属ペーストをスクリーン印刷法等によって所定形状で印刷して、セラミックグリーンシートと同時に焼成することによって、絶縁基体２の所定位置に形成される。配線導体６のうち、セラミックグリーンシートを厚み方向に貫通する貫通導体６ｂは、金属ペーストを印刷することによってセラミックグリーンシートに形成した貫通孔を充填しておけばよい。このような金属ペーストは、電極パッド３に用いた金属ペーストと同様の方法により作製される。

また、上述の（３）の工程において、平面透視において、第１の枠部２ａの内壁面と第２の枠部２ｂの内壁面とがずれて配置されており、第２の枠部２ｂの内壁面は第１の枠部２ａの内壁面よりも外側に位置するようにしている。このようにして、第１の壁面導体４の直下が空洞となり、第１の壁面導体４が第２の枠部２ｂの内側に位置する空洞へ部分的に沈みこむようになる。このことから、第１の枠部２ａとなるセラミックグリーンシート
と第１の壁面導体４との加圧に対する厚み方向における収縮の差を小さくすることができ、第１の枠部２ａとなるセラミックグリーンシートと第１の壁面導体４となる金属ペーストとの接合面積の減少を抑制することができ、第１の壁面導体４が第１の枠部２ａから剥離することを抑制することが可能となる。また、第１の枠部２ａおよび第２の枠部２ｂを含んでいる絶縁基体２を形成するには、上述の打ち抜きまたはレーザー加工時に、絶縁基体２用のセラミックグリーンシートのいくつかに、第１の枠部２ａおよび第２の枠部２ｂ用の貫通孔を金型、パンチングによる打ち抜きまたはレーザー加工等により形成しておけばよい。このとき、第２の枠部２ｂは第１の枠部２ｂよりも貫通孔が大きくなるように形成することで第１の壁面導体４の直下に空洞を持つ絶縁基体２を形成することができる。

また、電子素子接続用パッド３、絶縁基体２の表面に露出した貫通導体から成る第１の壁面導体４および第２の壁面導体５、配線導体６、外部端子７を保護して酸化防止をするために電子素子接続用パッド３、第１の壁面導体４、第２の壁面導体５、配線導体６、外部端子７の露出した表面に、厚さ０．５〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。

このようにして形成された電子素子搭載用基板１に、電子素子１１が第１の枠部２ａと第２の枠部２ｂとの内側に位置した基部２ｃ上に電子素子１１を実装した電子装置を外部回路基板に搭載することで、電子素子１１が電子素子接続用パッド３、第１の壁面導体４、第２の壁面導体５、配線導体６、外部端子７を介して外部回路基板（図示せず）に電気的に接続される。電子素子１１は例えば、ＣＣＤ型撮像素子またはＣＭＯＳ型撮像素子、半導体素子、ＬＥＤ等の発光素子等である。なお、電子素子１１の各電極は、ボンディングワイヤ１２等の接続端子等により電子素子搭載用基板１の電子素子接続用パッド３に電気的に接続されている。

本実施形態の電子素子搭載用基板１は、少なくとも第１の絶縁層から成る第１の枠部２ａと第２の絶縁層から成る第２の枠部２ｂとを有し、第２の枠部２ｂは第１の枠部２ａの下面に設けられた枠部を含んでいるセラミックスから成る絶縁基体２と、枠部の上面に設けられた電子素子接続用パッド３と、電子素子接続用パッド３に電気的に接続されており、第１の枠部２ａの内壁面において絶縁基体２から露出された第１の壁面導体４と、第１の壁面導体４に電気的接続されており、第２の枠部２ｂの内壁面において絶縁基体２から露出された第２の壁面導体５とを備えており、平面透視において、第１の枠部２ａの内壁面と第２の枠部２ｂの内壁面とがずれて配置されており、第１の壁面導体４と第２の壁面導体５とが重ならない領域を有している。これにより、枠部の内壁面に壁面導体を作製する際に壁面導体が絶縁基体２から剥離することを効果的に抑制することが可能となる。

本発明の他の態様によれば、電子装置は、より小型化と高密度化が可能となる。

（第２の実施形態）
次に、本発明の第２の実施形態による電子素子搭載用基板１について、図２を参照しつつ説明する。

本実施形態における電子素子搭載用基板１において、上記した第１の実施形態の電子素子搭載用基板１と異なる点は、図２に示された例のように、平面透視において、第２の枠部２ｂの内壁面が第１の枠部２ａの内壁面よりも内側に位置している点である。このような場合には、第１の壁面導体４の全体もしくは大部分が第２の枠部２ｂに接するため、第１の枠部２ａと第２の枠部２ｂとを積層して加圧する工程において、加圧により第１の壁面導体４が第２の絶縁層に部分的に埋没しやすいものとなる。このことから、第１の枠部２ａとなるセラミックグリーンシートと第１の壁面導体４となる金属ペーストとの加圧に
対する厚み方向の収縮の差を小さくすることができ、第１の枠部２ａおよび第２の枠部２ｂとなるセラミックグリーンシートと第１の壁面導体４となる金属ペーストとの接合面積の減少を抑制することができ、第１の壁面導体４が第１の枠部２ａから剥離することを抑制することが可能となる。なお、上記のように第２の枠部２ｂの内壁面を第１の枠部２ａの内壁面より内側に位置させることにより、電解法めっきを被着させる場合においては、電子素子接続用パッド３および第１の壁面導体４および第２の壁面導体５および絶縁基体２の表面に露出している配線導体６のすべてにＡｕやＮｉのめっき層が被着されることになる。このことから、目視にて、隣接する配線同士がショートしていることを確認することが容易となる。

また、第２の絶縁層からなる枠部２ｂの貫通孔の内壁面は、第１の絶縁層からなる枠部２ａの貫通孔の内壁面より片側５０μｍ以上内側へ位置していることが好ましい。これは、第１の絶縁層となるセラミックグリーンシートと第２の絶縁層となるセラミックグリーンシートとを積層加圧する工程において、位置ずれが生じた場合においても、より確実に第２の枠部２ｂの内壁面が第１の枠部２ａの内壁面よりも外側に位置することができ、より確実に絶縁基体２から第１の壁面導体４が剥離することを抑制することができるためである。

また、第１の壁面導体４と第２の壁面導体５とが重なる領域は、第２の壁面導体５の幅（平面視で枠部の内壁に直交する方向の幅）の３０％以下であることが好ましい。これは、平面透視において第１の壁面導体４と第２の壁面導体５とが重なっている領域を小さくすることにより、第１の枠部２ａと第２の枠部２ｂとを積層加圧する工程において、第１の壁面導体４が第２の枠部２ｂとなるセラミックグリーンシートに部分的に埋没させることにより、第１の枠部２ａおよび第２の枠部２ｂとなるセラミックグリーンシートと第１の壁面導体４となる金属ペーストとの接合面積の減少をより小さくすることができ、第１の壁面導体４が第１の枠部２ａから剥離することを抑制することが可能となるからである。

また、平面透視において、第１の壁面導体４と第２の壁面導体５とが重ならない場合には、第１の枠部２ａと第２の枠部２ｂとの加圧積層をする工程において、加圧により第１の壁面導体４の下側先端部が第２の枠部２ｂとなるセラミックグリーンシートに部分的に埋没させることにより第１の枠部２ａおよび第２の枠部２ｂとなるセラミックグリーンシートと第１の壁面導体４となる金属ペーストとの接合面積の減少を抑制することができ、第１の壁面導体４が第１の枠部２ａから剥離することを抑制することが可能となるからである。

（第３の実施形態）
次に、本発明の第３の実施形態による電子素子搭載用基板１について、図３を参照しつつ説明する。

本実施形態における電子装置において、上記の実施形態の電子素子搭載用基板１と異なる点は、図３に示された例のように、平面透視において、第２の枠部２ｂの内壁面が第１の枠部２ａの内壁面よりも内側に位置している領域と、平面透視において第２の枠部２ｂの内壁面が第１の枠部２ａの内壁面よりも外側に位置している領域とを有している点である。このような場合には、上述していたように、第１の壁面導体４が第１の壁面導体４の直下にある空洞に部分的に沈み込む、もしくは第２の枠部２ｂに第１の壁面導体４が部分的に埋設することで、第１絶縁層となるセラミックグリーンシートと第１の壁面導体４となる金属ペーストとの厚み方向の収縮の差を小さくすることができ、第１の枠部２ａとなるセラミックグリーンシートと第１の壁面導体４となる金属ペーストとの接合面積の減少を抑制することができるため、第１の壁面導体４が第１の枠部２ａから剥離することを抑
制することが可能となる。また、平面透視において、第２の枠部２ｂの内壁面が第１の枠部２ａの内壁面よりも内側に位置している領域と、平面透視において第２の枠部２ｂの内壁面が第１の枠部２ａの内壁面よりも外側に位置している領域との両方を有していることにより、第２の枠部２ｂの内壁面が第１の枠部２ａの内壁面よりも内側に位置している箇所をより広く形成することができるため、例えば電源用のボンディングワイヤ１２を第１の枠部２ａと第２の枠部２ｂとの２段に設ける等、電気特性を考慮した電子素子搭載用基板１を作製することも可能となる。

また、Ｘ軸方向において、第２の枠部２ｂの内壁面が第１の枠部２ａの内壁面よりも内側に位置し、Ｙ軸方向において、第２の枠部２ｂの内壁面が第１の枠部２ａの内壁面よりも外側に位置しているような電子素子搭載用基板１としても構わない。この場合、電子素子搭載用基板１が９０度回転した場合、その位置を画像検査機等で容易に抽出することが可能である。

なお、本発明は上述の実施形態の例に限定されるものではなく、種々の変形は可能である。例えば、第１の壁面導体４および第２の壁面導体５の形状は半円でなく半楕円形状をしていてもよい。

また、例えば、絶縁基体２の枠部の開口の形状は矩形状でなく円形状やその他の多角形状であってもかまわない。

また、本実施形態における電子素子接続用パッド３、第１の壁面導体４、第２の壁面導体５、配線導体６、外部端子７の配置、数、形状などは指定されない。

１・・・・電子素子搭載用基板
２・・・・絶縁基体
２ａ・・・第１の枠部
２ｂ・・・第２の枠部
２ｃ・・・基部
３・・・・電子素子接続用パッド
４・・・・第１の壁面導体
５・・・・第２の壁面導体
６・・・・配線導体
７・・・・外部端子
１１・・・電子素子
１２・・・ボンディングワイヤ

Claims

少なくとも第１絶縁層から成る第１の枠部と第２絶縁層から成る第２の枠部とを有し、該第２の枠部は前記第１の枠部の下面に設けられた枠部を含んでいるセラミックから成る絶縁基体と、
前記枠部の上面に設けられた電子素子接続用パッドと、
該電子素子接続用パッドに接続されており、前記第１の枠部の内壁面において前記絶縁基体から露出された第１の壁面導体と、
該第１の壁面導体に電気的接続されており、前記第２の枠部の内壁面において前記絶縁基体から露出された第２の壁面導体とを備えており、
平面透視において、前記第１の壁面導体と前記第２の壁面導体とが重ならない領域を有していることを特徴とする電子素子搭載用基板。
前記第２の枠部は、前記第１の枠部よりも平面透視において外側に位置していることを特徴とする請求項１に記載の電子素子搭載用基板。
前記第２の枠部は、前記第１の枠部よりも平面透視において内側に位置していることを特徴とする請求項１に記載の電子素子搭載用基板。
前記第２の枠部は、前記第１の枠部よりも平面透視において外側に位置している部分と前記第１の枠部よりも平面透視において内側に位置している部分とを有することを特徴とする請求項１に記載の電子素子搭載用基板。
平面透視において、前記第１の壁面導体と前記第２の壁面導体とが重なる部分がないことを特徴とする請求項１に記載の電子素子搭載用基板。
請求項１に記載の電子素子搭載用基板と、
該電子素子搭載用基板に実装されており、前記電極パッドに電気的に接続された電子素子を備えていることを特徴とする電子装置。
前記電子素子の上面は前記電子素子搭載用基板の上面と同じ高さに位置することを特徴とする請求項６に記載の電子装置。