JP2005136019A - 発光素子収納用パッケージ及びその製造方法 - Google Patents

発光素子収納用パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2005136019A
JP2005136019A JP2003368351A JP2003368351A JP2005136019A JP 2005136019 A JP2005136019 A JP 2005136019A JP 2003368351 A JP2003368351 A JP 2003368351A JP 2003368351 A JP2003368351 A JP 2003368351A JP 2005136019 A JP2005136019 A JP 2005136019A
Authority
JP
Japan
Prior art keywords
emitting element
light emitting
plating film
electrolytic
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003368351A
Other languages
English (en)
Other versions
JP4387160B2 (ja
Inventor
Yoshikazu Mihara
芳和 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2003368351A priority Critical patent/JP4387160B2/ja
Publication of JP2005136019A publication Critical patent/JP2005136019A/ja
Application granted granted Critical
Publication of JP4387160B2 publication Critical patent/JP4387160B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光素子の光の反射効率を向上させることができると同時に、マイグレーションの発生のない、安価な発光素子収納用パッケージ及びその製造方法を提供する。
【解決手段】セラミック多層基板11の両主面のそれぞれに複数層の導電体膜で形成される複数の導体パターンを有し、両主面のうちの一方の主面側に発光素子を収納させるための凹部13形成用のリング状の枠体12を有する発光素子収納用パッケージ10において、両主面のうちの一方の主面側の導体パターンであって、ワイヤボンド方式又はフリップチップ方式で接続して発光素子と電気的に導通状態とするためのボンディングパッド14、及び両主面のうちの他方の主面側の導体パターンの最表面の導電体膜が第1の電解めっき被膜16からなり、枠体12の少なくとも内周側面に第1の電解めっき被膜16と材質を異にする第2の電解めっき被膜17を有する。
【選択図】図1

Description

本発明は、LED等の発光素子をセラミック多層基板の一方の主面側に備えられた枠体からなる凹部に搭載して収納するための発光素子収納用パッケージ及びその製造方法に関する。
従来からLED等の発光素子を収納するための発光素子収納用パッケージとしては、プラスチック製や、セラミック製のものが用いられてきた。発光素子は、光出力の増加の要求に対応するのに電流を増加させることで対応できるが、発光素子自体の温度も上昇する。従って、従来のプラスチック製の発光素子収納用パッケージは、プラスチックの耐熱性が十分でなくなり問題が発生している。
図4(A)に示すように、従来のセラミック製の発光素子収納用パッケージ50は、通常、発光素子51を収納させるための凹部52を、凹部52の外形の大きさの孔を穿孔した枠体53となるセラミックグリーンシートと、孔を設けない平板54となるセラミックグリーンシートを重ね合わせ積層して形成している。また、積層する前のセラミックグリーンシートには、金属導体ペーストを用いて必要とする、例えば、ボンディングパッド55や、外部接続端子パッド56や、それぞれのパターン間を接続させるため等の配線パターン等の導体パターンをスクリーン印刷で形成している。複数枚のセラミックグリーンシートを積層した後は、セラミックグリーンシートと導体パターンを同時焼成している。また、図4(B)に示すように、従来の発光素子収納用パッケージ50aは、凹部52を、セラミックグリーンシートに導体パターンをスクリーン印刷で形成し、焼成して形成した平板54の一方の主面の外周部に発光素子51を囲繞できるような金属製のリング状からなる枠体53aを接合させて設けている。なお、この発光素子収納用パッケージ50、50aには、凹部52にLED等の発光素子51が搭載され、発光素子51と電気的に導通状態とするために、凹部52の中に設けられているボンディングパッド55とボンディングワイヤ57で接続させている。また、この発光素子収納用パッケージ50、50aの平板54の他方の主面に設けられる外部接続端子パッド56は、ボンディングパッド55と電気的に導通状態となっている。
発光素子収納用パッケージ50には、通常、凹部52に搭載される発光素子51の発光効率を向上させるために、凹部52の内側壁となる枠体53の内周側面を1又は複数枚のセラミックグリーンシートを用いて上面側の開口を広くする階段状や、テーパ状等にして発光素子51からの光を上面側に反射させることで、上面側への集光を増加させる工夫がなされている。そして、更に、この枠体53の少なくとも内周側面には、ボンディングパッド55や、外部接続端子パッド56等を形成する場合と同様な金属導体ペーストを用いた導体パターンにNiめっき、及びAuめっきを施して光の反射効率の向上を計っている。また、発光素子収納用パッケージ50aには、通常、凹部52に搭載される発光素子51の発光効率を向上させるために、凹部52の内側壁となる枠体53aの内周側面を金属製のリングを加工して上面側の開口を広くするテーパ状として発光素子51からの光を上面側に反射させることで上面側への集光を増加させる工夫がなされている。そして、更に、この枠体53aの少なくともリング状の内周側面には、Niめっき、及びAuめっきを施したりして光の反射効率の向上を計っている。
従来の発光素子収納用パッケージには、発光素子が収納される上面側の全ての導体パターンの最表面の導電体膜に、発光素子からの光の反射効率を上げることができる銀白色系の貴金属めっき被膜を用い、下面側の全ての導体パターンの最表面の導電体膜に、例えば、外部接続端子パッドでボード等に接合するときの半田の濡れ性をよくすることができるAuめっき被膜を用いるものが提案されている(例えば、特許文献1参照)。
特開平9−293904号公報
しかしながら、前述したような従来の発光素子収納用パッケージ及びその製造方法は、次のような問題がある。
(1)発光素子収納用パッケージに収納される発光素子は、発光素子から出る光を反射させる反射効率の向上によって発光効率を向上させることが行われているが、反射効率を向上させるためには、発光素子が搭載されるダイボンドパッドの最表面や、枠体に形成された反射面の最表面に設けられるめっき被膜が有効に作用している。従来、このめっき被膜には、Auめっき被膜が用いられてきたが、Auが他の金属に比べて可視領域において長波長側では反射率を高くすることができるが、低波長側では低いので、特に、青色LEDのような低波長の発光素子においては反射効率を向上させることができなく、発光効率の低下をきたしていた。これを補うためには、発光素子に供給する電流を多くしていたが、電流供給のための電源装置が大型化したり、多電流で高熱が発生して冷却装置が大型化したりしてコスト高となっていた。
(2)発光素子から出る光の反射効率の向上には、Agが全波長域において高い反射率を有しているので、めっき被膜をAgめっき被膜とすることが有効である。しかしながら、発光素子収納用パッケージの全ての導体パターンの最表面の導電体膜をAgめっき被膜で形成すると、外部接続端子パッドのAgめっき被膜面は、半田でボード等に接続する時に、Agによる半田喰われが発生し、接続強度に問題が発生する。また、発光素子が搭載される一方の主面の導体パターンの最表面の導電体膜のみをAgめっき被膜とするのは、反射効率の向上は期待できるが、電気的導通のあるボンディングパッドには、電圧がかかるので、微細配線ギャップのボンディングパッド間に電界が発生し、Agが湿度による水滴中にイオン化して溶け出し樹枝状結晶として成長(マイグレーション)してショートが発生するという致命的な問題をかかえることになる。
本発明は、かかる事情に鑑みてなされたものであって、発光素子の光の反射効率を向上させることができると同時に、マイグレーションの発生のない、安価な発光素子収納用パッケージ及びその製造方法を提供することを目的とする。
前記目的に沿う本発明に係る発光素子収納用パッケージは、セラミック多層基板の両主面のそれぞれに複数層の導電体膜で形成される複数の導体パターンを有し、両主面のうちの一方の主面側に発光素子を収納させるための凹部形成用のリング状の枠体を有する発光素子収納用パッケージにおいて、両主面のうちの一方の主面側の導体パターンであって、ワイヤボンド方式又はフリップチップ方式で接続して発光素子と電気的に導通状態とするためのボンディングパッド、及び両主面のうちの他方の主面側の導体パターンの最表面の導電体膜が第1の電解めっき被膜からなり、枠体の少なくとも内周側面に第1の電解めっき被膜と材質を異にする第2の電解めっき被膜を有する。
ここで、発光素子収納用パッケージは、ワイヤボンド方式が用いられる場合の両主面のうちの一方の主面側の中央部に設けられる発光素子を搭載するためのダイボンドパッドの最表面の導電体膜が第2の電解めっき被膜からなるのがよい。
また、、発光素子収納用パッケージは、第1の電解めっき被膜が電解Auめっき被膜からなり、第2の電解めっき被膜が銀白色系の電解貴金属めっき被膜からなるのがよい。
更に、発光素子収納用パッケージは、電解貴金属めっき被膜の下層に電解Auめっき被膜を有するのがよい。
前記目的に沿う本発明に係る発光素子収納用パッケージの製造方法は、多数個が配列して個々の間にダミー部を設けるシート状のセラミック多層基板の集合体から分割して作製する個々のセラミック多層基板の両主面に導電体膜からなるそれぞれ複数の導体パターンを設け、両主面のうちの一方の主面側に発光素子を収納させるためにセラミック製枠体を積層、又は金属製枠体を接合して凹部を設け、それぞれの導体パターン、及びセラミック製枠体の内周側面又は金属製枠体に電解めっき被膜を備える発光素子収納用パッケージの製造方法において、集合体の個々のセラミック多層基板の両主面のうちの一方の主面側に設けられる導体パターンであって、ワイヤボンド方式又はフリップチップ方式で接続して発光素子と電気的に導通状態とするためのボンディングパッドと、両主面のうちの他方の主面側に設けられ、ボンディングパッドと電気的に導通状態にある外部接続端子パッドとのそれぞれが独立して連通し、ダミー部で1つに結合する電解めっき被膜を形成するための第1のめっき引廻し配線パターンを設ける工程と、セラミック製枠体の内周側面又は金属製枠体とにそれぞれが独立して連通し、ダミー部で第1のめっき引廻し配線パターンと短絡しないようにして1つに結合する電解めっき被膜を形成するための第2のめっき引廻し配線パターンを設ける工程と、集合体の第1のめっき引廻し配線パターン及び/又は第2のめっき引廻し配線パターンを介してめっき浴中で通電し、電解めっき被膜を施す工程を有する。
ここで、発光素子収納用パッケージの製造方法は、ワイヤボンド方式が用いられる場合には、両主面のうちの一方の主面側の中央部に発光素子を搭載するためのダイボンドパッドが設けられ、ダイボンドパッドに連通し、ダミー部で第1のめっき引廻し配線パターンと短絡しないようにして1つに結合する電解めっき被膜を形成するための第2のめっき引廻し配線パターンを設ける工程を有するのがよい。
また、発光素子収納用パッケージの製造方法は、第1のめっき引廻し配線パターン、及び第2のめっき引廻し配線パターンを介して第1のめっき浴中で通電し、第1の電解めっき被膜を施した後、第2のめっき引廻し配線パターンを介して第2のめっき浴中で通電し、第2の電解めっき被膜を施すのがよい。
請求項1及びこれに従属する請求項2〜4のいずれか1項記載の発光素子収納用パッケージは、両主面のうちの一方の主面側のボンディングパッド、及び他方の主面側の導体パターンの最表面の導電体膜が第1の電解めっき被膜からなり、枠体の少なくとも内周側面に第1の電解めっき被膜と材質を異にする第2の電解めっき被膜を有するので、それぞれの導体パターンが目的に応じた電解めっき被膜を有することができ、例えば、電気的な導通のあるボンディングパッド、及び両主面のうちの他方の主面側の導体パターンの最表面に設けられた第1の電解めっき被膜は、マイグレーションや、半田喰われを発生させることなく、発光素子や、外部接続端子との接続信頼性を高くすることができる。また、電気的な導通のない枠体に設けられた第2の電解めっき被膜は、発光素子の反射効率を向上させることができる。
特に、請求項2記載の発光素子収納用パッケージは、ワイヤボンド方式が用いられる場合の一方の主面側の中央部に設けられる発光素子を搭載するためのダイボンドパッドの最表面の導電体膜が第2の電解めっき被膜からなるので、発光素子の反射効率を向上させることができる。
また、特に、請求項3記載の発光素子収納用パッケージは、第1の電解めっき被膜が電解Auめっき被膜からなり、第2の電解めっき被膜が銀白色系の電解貴金属めっき被膜からなるので、電界Auめっき被膜が、例えば、ボンディングパッドで発光素子とAuボンディングワイヤで接続する時や、ボンディングパッドで発光素子に設けたAuバンプとフリップチップ方式で接続する時の接続信頼性を向上させることができる。また、銀白色系の電解貴金属めっき被膜は、発光素子からの光の反射効率を向上させることができ、発光素子の発光効率を向上させることができる。
また、特に、請求項4記載の発光素子収納用パッケージは、電解貴金属めっき被膜の下層に電解Auめっき被膜を有するので、第2の電解めっき被膜である電界貴金属めっき被膜を、第1の電解めっき被膜である電解Auめっき被膜の電気導電性のよいAuを介して素早く形成でき、第2の電解めっき被膜形成のための通電系統とは別系統の電気的導通で形成される第1の電解めっき被膜上に無電解的に付着する無電界貴金属めっき被膜のない電解Auめっき被膜とすることができる。
請求項5及びこれに従属する請求項6又は7記載の発光素子収納用パッケージの製造方法は、ボンディングパッドと、これと電気的に導通状態にある外部接続端子パッドとのそれぞれが独立して連通し、多数個のセラミック多層基板が配列する集合体の個々のセラミック多層基板の間に設けるダミー部で1つに結合する第1のめっき引廻し配線パターンを設ける工程と、セラミック製枠体の内周側面又は金属製枠体とにそれぞれが独立して連通し、ダミー部で1つに結合する第2のめっき引廻し配線パターンを設ける工程と、集合体の第1のめっき引廻し配線パターン及び/又は第2のめっき引廻し配線パターンを介してめっき浴中で通電し、電解めっき被膜を施す工程を有するので、第2のめっき引廻し配線パターンで発光素子の光の反射効率を向上させることができる電解めっき被膜が形成でき、第1のめっき引廻し配線パターンでマイグレーションや、半田喰われの発生のない電解めっき被膜が形成できる安価な発光素子収納用パッケージの製造方法を提供することができる。
特に、請求項6記載の発光素子収納用パッケージの製造方法は、ワイヤボンド方式が用いられる場合には、両主面のうちの一方の主面側の中央部に発光素子を搭載するためのダイボンドパッドが設けられ、これに連通し、ダミー部で第1のめっき引廻し配線パターンと短絡しないようにして1つに結合する第2のめっき引廻し配線パターンを設ける工程を有するので、発光素子の反射効率を向上させることができる発光素子収納用パッケージの製造方法を提供することができる。
また、特に、請求項7記載の発光素子収納用パッケージの製造方法は、第1のめっき引廻し配線パターン、及び第2のめっき引廻し配線パターンを介して第1のめっき浴中で通電し、第1の電解めっき被膜を施した後、第2のめっき引廻し配線パターンを介して第2のめっき浴中で通電し、第2の電解めっき被膜を施すので、容易に第1の電解めっき被膜と第2の電解めっき被膜を形成でき、安価な発光素子収納用パッケージの製造方法を提供することができる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施するための最良の形態について説明し、本発明の理解に供する。
ここに、図1(A)、(B)はそれぞれ本発明の一実施の形態に係る発光素子収納用パッケージの平面図、A−A’線縦断面図、図2(A)、(B)はそれぞれ同発光素子収納用パッケージの変形例の説明図、図3は同発光素子収納用パッケージの製造方法の説明図である。
図1(A)、(B)に示すように、本発明の一実施の形態に係る発光素子収納用パッケージ10は、平面視して、矩形状や、多角形や、円形等からなるセラミック多層基板11の両主面のうちの一方の主面側と、リング状の枠体12とで中心部に発光素子(図示せず)を収納させるための凹部13を設けて形成されている。セラミック多層基板11には、アルミナ(Al)や、窒化アルミニウム(AlN)や、低温焼成セラミック等からなるセラミック基材が用いられている。そして、このセラミック多層基板11には、両主面のそれぞれに複数層の導電体膜で形成される複数の導体パターンを有している。セラミック多層基板11の両主面のうちの一方の主面側には、発光素子とボンディングワイヤで接続するワイヤボンド方式、又は、発光素子に設ける接続用バンプで直接接続するフリップチップ方式を用いて電気的に導通状態とするためのボンディングパッド14となる導体パターンを有している。このボンディングパッド14、及びセラミック多層基板11の両主面のうちの他方の主面側の、例えば、外部接続端子パッド15となる導体パターンには、最表面の導電体膜を第1の電解めっき被膜16、例えば、電解Auめっき被膜としている。そして、枠体12は、例えば、KV(Fe−Ni−Co系合金、商品名「Kovar(コバール)」)や、42アロイ(Fe−Ni系合金)等のセラミックと熱膨張係数の近似する金属からなり、筒状の貫通孔の上面側の開口孔径を大きくするテーパ状にし、内周側面を反射面としている。この枠体12の少なくとも内周側面には、第1の電解めっき被膜16と材質を異にする第2の電解めっき被膜17、例えば、銀白色系の電解貴金属めっき被膜が施されている。
図2(A)に示すように、本発明の一実施の形態に係る発光素子収納用パッケージ10の変形例の発光素子収納用パッケージ10aは、発光素子収納用パッケージ10の場合と同様のセラミック多層基板11の両主面のうちの一方の主面側に、このセラミック多層基板11のセラミック基材と同じセラミック基材からなるリング状の枠体12aが設けられて形成されている。このセラミック基材からなるリング状の枠体12aは、セラミック多層基板作製時に同時に積層されて形成されている。また、この枠体12aは、内周側面が垂直や、階段状や、テーパ状等に形成され、少なくともこの内周側面に複数層の導電体膜で形成される導体パターンを有している。この発光素子収納用パッケージ10aのボンディングパッド14、及びセラミック多層基板11の両主面のうちの他方の主面側の、導体パターンには、発光素子収納用パッケージ10の場合と同様に、最表面の導電体膜として、第1の電解めっき被膜16が施されている。そして、枠体12aの少なくとも内周側面の導体パターンは、最表面の導電体膜として、第1の電解めっき被膜16と材質を異にする第2の電解めっき被膜17が施されている。
図2(B)に示すように、本発明の一実施の形態に係る発光素子収納用パッケージ10の他の変形例の発光素子収納用パッケージ10bは、発光素子収納用パッケージ10aの形態からなるパッケージの凹部13に装着される筒体18を有している。筒体18は、KVや、42アロイや、アルミニウム等の金属からなり、内周側面が上面側の開口径を大きくするテーパ状の円錐形状で、上面側周縁にフランジ部を有している。この筒体18は、フランジ部でセラミック基材からなる枠体12aの上端周縁にろう材で接合されている。この発光素子収納用パッケージ10bのボンディングパッド14、及びセラミック多層基板11の両主面のうちの他方の主面側の、導体パターンには、発光素子収納用パッケージ10、10aの場合と同様に、最表面の導電体膜として、第1の電解めっき被膜16が施されている。そして、この枠体12bの少なくとも内周側面である筒体18の内周側面には、第1の電解めっき被膜16と材質を異にする第2の電解めっき被膜17が施されている。
発光素子がワイヤボンド方式で接続される場合の発光素子収納用パッケージ10、10a、10bは、セラミック多層基板11の両主面のうちの一方の主面側の中央部に設けられる発光素子を搭載するためのダイボンドパッド19の最表面の導電体膜が第2の電解めっき被膜17であるのがよい。例えば、第2の電解めっき被膜17が銀白色系の電解貴金属めっき被膜のような光の反射効率を促進できるものであると、発光素子の発光効率を向上させることができる。
発光素子収納用パッケージ10、10a、10bの第1の電解めっき被膜16は、パッケージをAuめっき浴に浸漬し、電気的通電を行って形成される電解Auめっき被膜からなるのがよい。また、第2の電解めっき被膜17は、パッケージをAgや、Pt系や、これらの合金からなる貴金属めっき浴に浸漬し、電気的通電を行って形成される銀白色系の電解貴金属めっき被膜からなるのがよい。Auめっき被膜面は、ワイヤボンド方式又はフリップチップ方式で接続して発光素子と電気的に導通状態とするためのボンディングパッドにマイグレーションを発生させることなく、接続信頼性を高くすることができる。また、外部接続端子パッドに半田喰われを発生させることなく、外部接続端子との接続信頼性を高くすることができる。銀白色系の貴金属めっき被膜面は、発光素子からの光の反射効率を高めることができ、発光素子の発光効率を向上させることができる。
発光素子収納用パッケージ10、10a、10bの電解貴金属めっき被膜の下層には、電解Auめっき被膜を有するのがよい。Auめっき被膜層は、電気的通電の速度が早いので、銀白色系の貴金属めっき被膜形成時のめっき浴中の浸漬時間を短くでき、電気的通電を行っていないのAuめっき被膜面への無電解めっき的な貴金属めっき被膜の形成を防止することができる。
次いで、図3を参照しながら発光素子収納用パッケージ10、10a、10b(以下、代表して10と記す)の製造方法を説明する。
図3に示すように、発光素子収納用パッケージ10は、多数個が配列して個々の間にダミー部20を設けるシート状のセラミック多層基板11の集合体21と、枠体12、12a、12b(以下、代表して12と記す)とで個々に凹部13を設け、電解めっき被膜を形成した後、分割線22で個々に分割して作製している。このシート状のセラミック多層基板11の集合体21は、アルミナや、窒化アルミニウムや、低温焼成セラミック等のセラミック基材を用いたセラミックグリーンシートに導体パターンを形成して作製されている。セラミックグリーンシートは、例えば、アルミナからなる場合には、先ず、アルミナ粉末にマグネシア、シリカ、カルシア等の焼結助剤を適当量加えた粉末に、ジオクチルフタレート等の可塑剤と、アクリル樹脂等のバインダー、及びトルエン、キシレン、アルコール類等の溶剤を加え、十分に混練した後、脱泡して粘度2000〜40000cpsのスラリーを準備している。次いで、スラリーは、ドクターブレード法等によって、例えば、厚さ0.2mm程度のロール状のシートに形成し、適当なサイズにカットしてセラミックグリーンシートが作製されている。
セラミックグリーンシートには、打ち抜き金型や、パンチィングマシーン等を用いて、それぞれの所定位置に上、下層の間の導通を形成するためのビア(図示せず)や、キャスタレーション23用の貫通孔が穿設される。次に、セラミック多層基板11となる複数のセラミックグリーンシートには、タングステンや、モリブデン等のセラミックと同時焼成できる高融点金属からなる金属導体ペースト用いて、スクリーン印刷でビア用の孔に充填したり、キャスタレーション23用の孔壁に塗布したり、高融点金属の導電体膜からなる複数の導体パターン等を形成している。これらの印刷が完了したセラミックグリーンシートは、複数枚が重ね合わされ温度と圧力をかけて接着し積層体が形成される。そして、セラミックグリーンシートと高融点金属は、還元性雰囲気の焼成炉で同時焼成してセラミック多層基板11の集合体21を作製している。なお、セラミック多層基板11の両主面のうちの一方の主面側に発光素子を収納するための凹部13を設けるのにセラミック製の枠体12aで形成する場合には、セラミックグリーンシートに凹部13部分となる垂直や、テーパ状の打ち抜き孔の壁面である内周側面に金属導体ペーストを塗布した後、セラミック多層基板11となる部分のセラミックグリーンシートと、枠体12aの部分のセラミックグリーンシートも含めて積層され、焼成してセラミック多層基板11の集合体21を作製している。また、セラミック多層基板11の両主面のうちの一方の主面側に発光素子を収納するための凹部13を設けるのに金属製の枠体12で形成する場合には、焼成済みのセラミック多層基板11の集合体21の個々のセラミック多層基板11に金属製の枠体12を接合用の導体パターンにAgCuろうでろう付け接合して形成している。
ここで、セラミックグリーンシートに設けられる導体パターンには、個々のセラミック多層基板11の両主面のうちの一方の主面側に設けられる導体パターンであって、ワイヤボンド方式又はフリップチップ方式で接続して発光素子と電気的に導通状態とすためのボンディングパッド14がある。また、セラミックグリーンシートに設けられる導体パターンには、個々のセラミック多層基板11の両主面のうちの他方の主面側に設けられる導体パターンであって、ボンディングパッド14と電気的に導通状態にある外部接続端子パッド15がある。そして、集合体21には、このボンディングパッド14と、外部接続端子パッド15とのそれぞれが独立して連通し、ダミー部20で1つに結合する電解めっき被膜を形成するための第1のめっき引廻し配線パターン24の導体パターンを設けている。
また、集合体21には、金属製枠体12や、セラミック製枠体12aの内周側面の導体パターンや、、又はセラミック製枠体12aと金属製筒体18を接合して形成した枠体12bの筒体18とにそれぞれが独立して連通し、第1のめっき引廻し配線パターン24と短絡しないようににして1つに結合する電解めっき被膜を形成するための第2のめっき引廻し配線パターン25の導体パターンを設けている。
次いで、集合体21のそれぞれの発光素子収納用パッケージ10には、第1のめっき引廻し配線パターン24及び/又は第2のめっき引廻し配線パターン25を介してめっき浴中で通電し、それぞれの高融点金属の導電体膜上に電解めっき被膜からなる導電体膜を形成し、複数層の導電体膜からなる導体パターンを形成している。
ここで、発光素子がワイヤボンド方式で実装される場合には、ボンディングパッド14の導体パターンが設けられる主面側の中央部に発光素子を搭載するためのダイボンドパッド19の導体パターンを設け、このダイボンドパッド19の導体パターンに連通し、ダミー部20で第1のめっき引廻し配線パターン24と短絡しないようにして1つに結合する電解めっき被膜を形成するための第2のめっき引廻し配線パターン25をを設けるのがよい。
また、電解めっき被膜を形成するには、先ず、第1のめっき引廻し配線パターン24、及び第2のめっき引廻し配線パターン25を介して第1のめっき浴、例えば、Auめっき浴中で通電し、第1の電解めっき被膜16、例えば、電解Auめっき被膜を施すのがよい。そして、第1の電解めっき被膜16を施した後、第2のめっき引廻し配線パターン25を介して第2のめっき浴、例えば、Agや、Pt系や、これらの合金からなる貴金属めっき浴中で通電し、第2の電解めっき被膜17、例えば、銀白色系の電解貴金属めっき被膜を施すのがよい。
本発明の発光素子収納用パッケージは、LED等の発光素子を搭載させて照明や、ディスプレイ等に用いることができる。また、発光素子収納用パッケージの製造方法は、電子部品を搭載するためのパッケージにおいて、1つのパッケージの中で目的の異なる電解めっき被膜を必要とする場合の全てのパッケージの製造方法にも適用することができる。
(A)、(B)はそれぞれ本発明の一実施の形態に係る発光素子収納用パッケージの平面図、A−A’線縦断面図である。 (A)、(B)はそれぞれ同発光素子収納用パッケージの変形例の説明図である。 同発光素子収納用パッケージの製造方法の説明図である。 (A)、(B)はそれぞれ従来の光素子収納用パッケージの説明図である。
符号の説明
10、10a、10b:発光素子収納用パッケージ、11:セラミック多層基板、12、12a、12b:枠体、13:凹部、14:ボンディングパッド、15:外部接続端子パッド、16:第1の電解めっき被膜、17:第2の電解めっき被膜、18:筒体、19:ダイボンドパッド、20:ダミー部、21:集合体、22:分割線、23:キャスタレーション、24:第1のめっき引廻し配線パターン、25:第2のめっき引廻し配線パターン

Claims (7)

  1. セラミック多層基板の両主面のそれぞれに複数層の導電体膜で形成される複数の導体パターンを有し、前記両主面のうちの一方の主面側に発光素子を収納させるための凹部形成用のリング状の枠体を有する発光素子収納用パッケージにおいて、
    前記両主面のうちの一方の主面側の前記導体パターンであって、ワイヤボンド方式又はフリップチップ方式で接続して前記発光素子と電気的に導通状態とするためのボンディングパッド、及び前記両主面のうちの他方の主面側の前記導体パターンの最表面の前記導電体膜が第1の電解めっき被膜からなり、前記枠体の少なくとも内周側面に前記第1の電解めっき被膜と材質を異にする第2の電解めっき被膜を有することを特徴とする発光素子収納用パッケージ。
  2. 請求項1記載の発光素子収納用パッケージにおいて、前記ワイヤボンド方式が用いられる場合の前記両主面のうちの一方の主面側の中央部に設けられる前記発光素子を搭載するためのダイボンドパッドの最表面の前記導電体膜が前記第2の電解めっき被膜からなることを特徴とする発光素子収納用パッケージ。
  3. 請求項1又は2記載の発光素子収納用パッケージにおいて、前記第1の電解めっき被膜が電解Auめっき被膜からなり、前記第2の電解めっき被膜が銀白色系の電解貴金属めっき被膜からなることを特徴とする発光素子収納用パッケージ。
  4. 請求項3記載の発光素子収納用パッケージにおいて、前記電解貴金属めっき被膜の下層に前記電解Auめっき被膜を有することを特徴とする発光素子収納用パッケージ。
  5. 多数個が配列して個々の間にダミー部を設けるシート状のセラミック多層基板の集合体から分割して作製する個々のセラミック多層基板の両主面に導電体膜からなるそれぞれ複数の導体パターンを設け、前記両主面のうちの一方の主面側に発光素子を収納させるためにセラミック製枠体を積層、又は金属製枠体を接合して凹部を設け、それぞれの前記導体パターン、及び前記セラミック製枠体の内周側面又は前記金属製枠体に電解めっき被膜を備える発光素子収納用パッケージの製造方法において、
    前記集合体の個々の前記セラミック多層基板の前記両主面のうちの一方の主面側に設けられる前記導体パターンであって、ワイヤボンド方式又はフリップチップ方式で接続して前記発光素子と電気的に導通状態とするためのボンディングパッドと、前記両主面のうちの他方の主面側に設けられ、前記ボンディングパッドと電気的に導通状態にある外部接続端子パッドとのそれぞれが独立して連通し、前記ダミー部で1つに結合する前記電解めっき被膜を形成するための第1のめっき引廻し配線パターンを設ける工程と、
    前記セラミック製枠体の内周側面又は前記金属製枠体とにそれぞれが独立して連通し、前記ダミー部で前記第1のめっき引廻し配線パターンと短絡しないようにして1つに結合する前記電解めっき被膜を形成するための第2のめっき引廻し配線パターンを設ける工程と、
    前記集合体の前記第1のめっき引廻し配線パターン及び/又は前記第2のめっき引廻し配線パターンを介してめっき浴中で通電し、前記電解めっき被膜を施す工程を有することを特徴とする発光素子収納用パッケージの製造方法。
  6. 請求項5記載の発光素子収納用パッケージの製造方法において、前記ワイヤボンド方式が用いられる場合には、前記両主面のうちの一方の主面側の中央部に前記発光素子を搭載するためのダイボンドパッドが設けられ、該ダイボンドパッドに連通し、前記ダミー部で前記第1のめっき引廻し配線パターンと短絡しないようにして1つに結合する前記電解めっき被膜を形成するための第2のめっき引廻し配線パターンを設ける工程を有することを特徴とする発光素子収納用パッケージの製造方法。
  7. 請求項5又は6記載の発光素子収納用パッケージの製造方法において、前記第1のめっき引廻し配線パターン、及び前記第2のめっき引廻し配線パターンを介して第1のめっき浴中で通電し、第1の電解めっき被膜を施した後、前記第2のめっき引廻し配線パターンを介して第2のめっき浴中で通電し、第2の電解めっき被膜を施すことを特徴とする発光素子収納用パッケージの製造方法。
JP2003368351A 2003-10-29 2003-10-29 発光素子収納用パッケージの製造方法 Expired - Lifetime JP4387160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003368351A JP4387160B2 (ja) 2003-10-29 2003-10-29 発光素子収納用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003368351A JP4387160B2 (ja) 2003-10-29 2003-10-29 発光素子収納用パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2005136019A true JP2005136019A (ja) 2005-05-26
JP4387160B2 JP4387160B2 (ja) 2009-12-16

Family

ID=34646035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003368351A Expired - Lifetime JP4387160B2 (ja) 2003-10-29 2003-10-29 発光素子収納用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4387160B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351351A (ja) * 2005-06-16 2006-12-28 Nichicon Corp 光源装置
JP2007073771A (ja) * 2005-09-07 2007-03-22 Kyoritsu Elex Co Ltd 発光ダイオードや発光ダイオード用パッケージなどの電子部品並びにその製造方法
JP2007095973A (ja) * 2005-09-28 2007-04-12 Sanyo Electric Co Ltd 電子部品用パッケージの製造方法
JP2007123302A (ja) * 2005-10-25 2007-05-17 Nichia Chem Ind Ltd 発光装置
WO2007058361A1 (ja) * 2005-11-21 2007-05-24 Nippon Carbide Industries Co., Inc. 光反射用材料、発光素子収納用パッケージ、発光装置及び発光素子収納用パッケージの製造方法
JP2009141581A (ja) * 2007-12-05 2009-06-25 Seiko Instruments Inc パッケージの製造方法、パッケージ、電子デバイス、圧電振動子、発振器、電子機器及び電波時計
JP2012079790A (ja) * 2010-09-30 2012-04-19 Nichia Chem Ind Ltd 発光装置
WO2012108533A1 (ja) * 2011-02-10 2012-08-16 旭硝子株式会社 発光素子用基板の製造方法および発光素子用基板
JP2013045786A (ja) * 2011-08-22 2013-03-04 Kyocera Corp 発光装置
JP2013225643A (ja) * 2012-03-23 2013-10-31 Shinko Electric Ind Co Ltd 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
JP2014232851A (ja) * 2013-05-30 2014-12-11 京セラ株式会社 電子素子搭載用基板および電子装置
KR101610317B1 (ko) 2010-04-10 2016-04-07 엘지이노텍 주식회사 조명 유닛용 갭부재를 포함하는 조명 장치
JPWO2020045604A1 (ja) * 2018-08-31 2021-08-12 パナソニックIpマネジメント株式会社 半導体素子搭載用パッケージ及び半導体装置
JP2022033187A (ja) * 2010-11-05 2022-02-28 ローム株式会社 半導体発光装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351351A (ja) * 2005-06-16 2006-12-28 Nichicon Corp 光源装置
JP4582786B2 (ja) * 2005-06-16 2010-11-17 ニチコン株式会社 光源装置
JP2007073771A (ja) * 2005-09-07 2007-03-22 Kyoritsu Elex Co Ltd 発光ダイオードや発光ダイオード用パッケージなどの電子部品並びにその製造方法
JP2007095973A (ja) * 2005-09-28 2007-04-12 Sanyo Electric Co Ltd 電子部品用パッケージの製造方法
JP2007123302A (ja) * 2005-10-25 2007-05-17 Nichia Chem Ind Ltd 発光装置
WO2007058361A1 (ja) * 2005-11-21 2007-05-24 Nippon Carbide Industries Co., Inc. 光反射用材料、発光素子収納用パッケージ、発光装置及び発光素子収納用パッケージの製造方法
JPWO2007058361A1 (ja) * 2005-11-21 2009-05-07 日本カーバイド工業株式会社 光反射用材料、発光素子収納用パッケージ、発光装置及び発光素子収納用パッケージの製造方法
US8450761B2 (en) 2005-11-21 2013-05-28 Nippon Carbide Industries Co., Inc. Package for light emitting element accommodation containing a substrate and a frame body, the frame body containing alumina and barium
JP4729583B2 (ja) * 2005-11-21 2011-07-20 日本カーバイド工業株式会社 光反射用材料、発光素子収納用パッケージ、発光装置及び発光素子収納用パッケージの製造方法
JP2009141581A (ja) * 2007-12-05 2009-06-25 Seiko Instruments Inc パッケージの製造方法、パッケージ、電子デバイス、圧電振動子、発振器、電子機器及び電波時計
KR101610317B1 (ko) 2010-04-10 2016-04-07 엘지이노텍 주식회사 조명 유닛용 갭부재를 포함하는 조명 장치
JP2012079790A (ja) * 2010-09-30 2012-04-19 Nichia Chem Ind Ltd 発光装置
JP7212753B2 (ja) 2010-11-05 2023-01-25 ローム株式会社 半導体発光装置
JP2022033187A (ja) * 2010-11-05 2022-02-28 ローム株式会社 半導体発光装置
WO2012108533A1 (ja) * 2011-02-10 2012-08-16 旭硝子株式会社 発光素子用基板の製造方法および発光素子用基板
JP5835237B2 (ja) * 2011-02-10 2015-12-24 旭硝子株式会社 発光素子用基板の製造方法および発光素子用基板
JP2013045786A (ja) * 2011-08-22 2013-03-04 Kyocera Corp 発光装置
JP2013225643A (ja) * 2012-03-23 2013-10-31 Shinko Electric Ind Co Ltd 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
JP2014232851A (ja) * 2013-05-30 2014-12-11 京セラ株式会社 電子素子搭載用基板および電子装置
JPWO2020045604A1 (ja) * 2018-08-31 2021-08-12 パナソニックIpマネジメント株式会社 半導体素子搭載用パッケージ及び半導体装置

Also Published As

Publication number Publication date
JP4387160B2 (ja) 2009-12-16

Similar Documents

Publication Publication Date Title
JP4659421B2 (ja) 発光素子収納用パッケージの製造方法
JP4387160B2 (ja) 発光素子収納用パッケージの製造方法
JP6400928B2 (ja) 配線基板および電子装置
JP2006303351A (ja) 発光素子収納用パッケージ
JP4369738B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2004319939A (ja) 発光素子収納用パッケージおよび発光装置
JP4822980B2 (ja) 電子部品搭載用基板および電子装置、ならびに電子装置の製造方法
JP2012094679A (ja) 基板の製造方法
JP2012084786A (ja) Ledパッケージ
JP2005019688A (ja) 発光素子収納用パッケージおよび発光装置
JP4164006B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2017059831A (ja) 配線基板およびその製造方法
JP4331585B2 (ja) 発光素子収納用パッケージ及びその製造方法
JP2006303366A (ja) 発光素子収納用パッケージ及びその製造方法
JP2006261286A (ja) 発光素子収納用パッケージ及びその製造方法
JP5359045B2 (ja) 半導体装置およびその製造方法
JP2009135536A (ja) 発光素子収納用パッケージおよび発光装置
JP2004200410A (ja) 発光素子収納用パッケージおよび発光装置
JP4070195B2 (ja) 発光素子収納用パッケージ
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP4336137B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2004207363A (ja) 発光素子収納用パッケージおよび発光装置
JP2013008826A (ja) 発光素子実装用配線基板およびその製造方法
JP2005159082A (ja) 発光素子収納用パッケージおよび発光装置ならびに発光素子収納用パッケージの製造方法。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090930

R150 Certificate of patent or registration of utility model

Ref document number: 4387160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250