JP2012094679A - 基板の製造方法 - Google Patents

基板の製造方法 Download PDF

Info

Publication number
JP2012094679A
JP2012094679A JP2010240590A JP2010240590A JP2012094679A JP 2012094679 A JP2012094679 A JP 2012094679A JP 2010240590 A JP2010240590 A JP 2010240590A JP 2010240590 A JP2010240590 A JP 2010240590A JP 2012094679 A JP2012094679 A JP 2012094679A
Authority
JP
Japan
Prior art keywords
substrate
metal
ceramic
manufacturing
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010240590A
Other languages
English (en)
Inventor
Tatsuhiro Mizo
達寛 溝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2010240590A priority Critical patent/JP2012094679A/ja
Publication of JP2012094679A publication Critical patent/JP2012094679A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】放熱性に優れかつ簡単な構造で両面基板として使用できる基板を製造する。
【解決手段】 金属(31a)(31b)とセラミック(32)とが交互に積層する積層材(30)を製作する積層材製作工程と、前記積層材(30)を積層方向に沿った面で切断する切断工程とを行い、金属からなる導電部(11a)(11b)とセラミックからなる絶縁部(12)とが交互に並んだ切断面をチップ搭載面(M1)とする基板(1)を製造する。
【選択図】 図3

Description

本発明は、優れた放熱性を有し、かつ半導体チップを表面実装できる基板の製造方法に関する。
従来のLEDパッケージは、素子をリードフレーム、セラミック基板、ガラスエポキシ製プリント基板、BT製プリント基板等の配線基板上に載せ、電極をワイヤボンド、はんだ、高放熱性接着剤等で固定したものが一般的であった。
また、近年の照明や液晶光源の高出力化によりLEDチップ、あるいは各種半導体チップを搭載したパッケージの発熱量が増大する傾向がある。このため、基板あるいは半導体部品においては、良好な放熱性と、熱応力に対する破断強度が求められている。
LEDパッケージの放熱性を高める手段として、セラミック基板の使用やリードフレームの厚さを厚くすることは一般に行われている。
特許文献1は、セラミック製絶縁基体上に半導体素子搭載部を有し、絶縁基体の下面に外部電気回路基板が接続パッドを介してろう付される配線基板において、接続パッドの外周縁近傍に所定形状の間隙を設けることにより、ろう付部の破断を防止するようにしたものである。
特許文献2に記載された配線基板は、絶縁材中に金属放熱体が基板の上下を貫く態様で埋め込んだものであり、金属板の上下両面に順次ハーフエッチング加工を施して両面から凹部を形成し、これらの凹部内に絶縁性樹脂を充填することにより、金属板を上下方向に貫く絶縁層を形成することによって製造される。
特許文献3に記載されたLED部品は、セラミック基板に貫通孔を設け、その孔の内部にLEDチップを実装した放熱板をろう付したものである。
特許文献4に記載された発光素子搭載用基板は、セラミック粉末とバインダを混合したスラリーで薄板上に形成したグリーンシート上に絶縁層を印刷するとともに配線パターンを印刷し、焼結したものである。
また、セラミック基板にLEDチップを搭載したLEDランプには特許文献5、6に記載されたものがある。
特開2001−237529号公報 特開2008−251671号公報 特開2007−227728号公報 特開2008−34513号公報 特開2007−214471号公報 特許第4408931号公報
しかしながら、特許文献1〜6の技術には、それぞれに基板の材料や形態に起因して以下のような問題点がある。
セラミック基板は樹脂基板よりも高い放熱性能を有しているが、金属よりも放熱性能が劣っている。基板材料として使用されるセラミックのうち、窒化アルミニウムは放熱性に優れているが、白色度が低く光反射率が低いために、LED用基板に使用すると前方に取り出せる光量が低下する。一方、酸化アルミニウムは窒化アルミニウムよりも白色度が高く光反射率も高いが、放熱性が低い。このため、酸化アルミニウム基板が放熱経路になると放熱性能が悪く、発熱量の多いLED用基板としては不利である。
LED用セラミック基板の配線用に多く使用される銀ペーストは、バインダーが光と熱によって分解して配線強度が低下するおそれがある。
さらに、セラミック基板の切断加工や孔明け加工は、破断しないように加工するには格別の加工技術が必要であるため、加工コストが高くなる。
また、リードフレームでは複雑な加工が必要になる等、手間とコストがかかるという問題がある。しかも絶縁層が樹脂で構成されているため、LEDチップとの熱膨張差が大きく、繰り返し使用による熱履歴によって断線を起こすことがある。
また、金属基板を、特許文献3のような両面基板に加工するには複雑な加工が必要である。しかも絶縁層が樹脂であるために放熱性が不十分である、また、安価な片面基板では発光面の裏面に電極を設けることができないために、チップを表面実装することができず、チップの実装が複雑になる。また、これらの問題点はLEDチップを搭載したパッケージに限定されるものではなく、種々の半導体チップを搭載したパッケージに共通するものである。
本発明は、上記技術背景に鑑み、放熱性に優れかつ両面基板として使用できる基板を効率良く製造する方法およびその関連技術を提供するものである。
即ち、本発明は下記[1]〜[10]に記載の構成を有する。
[1]金属とセラミックとが交互に積層してこれらが一体化した積層材を製作する積層材製作工程と、
前記積層材を積層方向に沿った面で切断する切断工程とを行い、
金属からなる導電部とセラミックからなる絶縁部とが交互に並んだ切断面をチップ搭載面とする基板を製造することを特徴とする基板の製造方法。
[2]前記積層材製作工程において、金属板とセラミック板とを交互に重ねてこれらを接合一体化することにより積層材を製作する前項1に記載の基板の製造方法。
[3]前記金属板とセラミック板とを直接接合する前項2に記載の基板の製造方法。
[4]前記金属板とセラミック板とをろう材を介して間接的に接合する前項2に記載の基板の製造方法。
[5]前記金属はアルミニウム、銅のうちの少なくとも1種である前項1〜4のいずれかに記載の基板の製造方法。
[6]前記セラミックは酸化アルミニウム、窒化アルミニウム、窒化ケイ素、酸化ジルコニウムのうちの少なくとも1種である前項1〜5のいずれかに記載の基板の製造方法。
[7]前記切断工程後の基板の導電部上に、該導電部とは異なる金属層を形成する前項1〜6のいずれかに記載の基板の製造方法。
[8]前記金属層を電解めっきによって形成する前項7に記載の基板の製造方法。
[9]前項1〜8のいずれかに記載の方法により製造され、金属からなる複数の導電部と、セラミックからなりこれらの導電部を電気的に絶縁する絶縁部とが、チップ搭載面から垂直方向に積層されていることを特徴とする基板。
[10]前項9に記載の基板の導電部に半導体チップが接合されていることを特徴とする半導体パッケージ。
上記[1]の記載の基板の製造方法は、金属とセラミックとが交互に積層する積層材を製作し、積層材を切断することにより、金属からなる導電部とセラミックからなる絶縁部とがチップ搭載面から垂直方向に積層された多数の基板を製造するものである。
この方法で製作した基板は、導電部および絶縁部がチップ搭載面から垂直方向に積層され、導電部がチップ搭載面とその対向面との間を貫いている。かかる基板構造により、基板のチップ搭載面において導電部上に半導体チップを接合すると、対向面においてその導電部に電極を接続することができる。従って、基板にスルーホール等の加工を施すことなく両面基板として使用でき、半導体チップの表面実装が可能である。また、前記導電部は金属であり基板の厚さを有していることでヒートシンクとして機能し、半導体チップから発生する熱は直接導電部に放熱され、あるいは絶縁部を介して他の導電部にも放熱されるので、優れた放熱性能が得られる。さらに、前記絶縁部を構成するセラミックは熱膨張係数率が小さいので、大発熱量や発熱と冷却の反復に対しても破線や断線が発生しにくい。また、絶縁部の線膨張係数は半導体チップの線膨張係数に近似しているために、半導体チップの底面にはんだ付けをする場合でも断線しにくい。
従って、本発明の方法によれば、積層板を切断することによって上記効果を奏する基板を効率良く製造することができる。また、積層材製造工程は多数の基板を作製するための共通工程であるから、両面基板を低コストで製造することができる。
上記[2][3][4]に記載の基板の製造方法によれば、基板の素材となる積層材を効率良く作製することができ、ひいては多数の基板を効率良く製造することができる。
上記[5]に記載の基板の製造方法は、基板の導電層となる金属としてアルミニウム、銅のうちの少なくとも1種を用いるものであるから、特に優れた導電性および放熱性能を有する基板を製造できる。
上記[6]に記載の基板の製造方法は、基板の絶縁層となるセラミックとして酸化アルミニウム、窒化アルミニウム、窒化ケイ素、酸化ジルコニウムのうちの少なくとも1種を用いるものであるから、特に優れた電気絶縁性を有し、かつ大発熱量や発熱と冷却の反復に対しても破線や断線が発生しにくく、接合した半導体チップが断線しにくい基板を製造することができる。
上記[7]に記載の基板の製造方法は、基板の導電部上に金属層が設けるものであるから、金属層によって導電部表面の酸化膜形成が抑制されるとともに、半導体チップやボンディングワイヤとの接合性が向上し、優れた導電性および放熱性が得られる。
上記[8]に記載の基板の製造方法は、基板の導電部上の金属層を電解めっきによって形成するものであるから、金属層の形成が容易であり、めっき時に絶縁部へのマスキングが不要である。従って、電解めっきによれば低コストで金属層を形成することができる。
上記[9]に記載の基板は上記の[1]〜[8]のいずれかに記載の方法によって製造されたものであるから、導電部および絶縁部がチップ搭載面から垂直方向に積層され、導電部がチップ搭載面とその対向面との間を貫いている。かかる基板構造により、基板のチップ搭載面において導電部上に半導体チップを接合すると、対向面においてその導電部に電極を接続することができる。従って、基板にスルーホール等の加工を施すことなく両面基板として使用でき、半導体チップの表面実装が可能である。また、前記導電部は金属であり基板の厚さを有していることでヒートシンクとして機能し、半導体チップから発生する熱は直接導電部に放熱され、あるいは絶縁部を介して他の導電部にも放熱されるので、優れた放熱性能が得られる。さらに、前記絶縁部を構成するセラミックは熱膨張係数率が小さいので、大発熱量や発熱と冷却の反復に対しても破線や断線が発生しにくい。また、絶縁部の線膨張係数は半導体チップの線膨張係数に近似しているために、半導体チップの底面にはんだ付けをする場合でも断線しにくい。
上記[10]に記載の半導体パッケージは上記[9]に記載の基板の導電部に半導体チップを接合したものであり、前記導電部はチップ搭載面とその対向面との間を貫いているので、基板のチップ搭載面において導電部上に半導体チップを接合すると、対向面においてその導電部に電極を接続することができる。従って、基板にスルーホール等の加工を施すことなく両面基板として使用でき、半導体チップの表面実装が可能である。
また、前記導電部は金属であり基板の厚さを有していることでヒートシンクとして機能し、導電部に接合された半導体チップが発生する熱は直接導電部に放熱され、あるいは絶縁部を介して他の導電部にも放熱されるので、優れた放熱性能が得られる。
さらに、前記絶縁部を構成するセラミックは熱膨張係数率が小さいので、大発熱量や発熱と冷却の反復に対しても破線や断線が発生しにくい。
本発明の方法によって製造される基板の一実施形態の斜視図である。 本発明の方法によって製造される基板の他の実施形態の斜視図である。 本発明の方法において、積層材製造工程で製作された積層材と切断工程とを示す断面図である。 図3の積層材を金属板とセラミック板の直接接合によって製作する方法を示す断面図である。 図3の積層材を金属板とセラミック板の直接接合によって製作する他の方法を示す断面図である。 積層材を金属板とセラミック板の間接接合によって製作する方法を示す断面図である。 図6の積層材から製作した基板の斜視図である。 図1の基板を用いた半導体パッケージの一例を示す断面図である。 図1の基板を用いた半導体パッケージの他の例を示す断面図である。 図2の基板を用いた半導体パッケージの一例を示す断面図である。 図1の基板を用いたLEDパッケージおよびLEDランプの断面図である。
[基板]
図1および図2は本発明の方法によって製造される基板(1)(2)の実施形態を示す斜視図である。これらの図において、基板(1)(2)の上面がチップ搭載面(M1)、下面がチップ搭載面(M1)の対向面(M2)であり、チップ搭載面(M1)と対向面(M2)との距離が基板(1)(2)の厚さ(t)を示している。
図1の基板(1)において、導電部(11a)(11b)および絶縁部(12)は、それぞれがチップ搭載面(M1)と対向面(M2)との間を貫き、チップ搭載面(M1)において導電部(11a)、絶縁部(12)、導電部(11b)の順に並び、これらが一体化されている。従って、導電部(11a)(11b)および絶縁部(12)はチップ搭載面(M1)から垂直方向に積層され、導電部(11a)(11b)および絶縁部(12)の全てがチップ搭載面(M1)および対向面(M2)の両方の面に露出し、(t)なる基板(1)の厚さを有している。また、前記チップ搭載面(M1)の三者の積層方向の寸法は(w)で表され、積層方向における導電部(11a)の寸法が(w1a)、絶縁部(12)の寸法が(w2)、導電部(11b)の寸法が(w1b)で表されている。また、チップ搭載面(M1)の他の一辺の寸法は(d)で表されている。
また、図2の基板(2)は、3つの導電部(11c)(11d)(11e)と2つの絶縁部(12)のそれぞれがチップ搭載面(M1)と対向面(M2)との間を貫き、チップ搭載面(M1)において導電部(11c)(11d)(11e)と絶縁部(12)が交互に並び、これらがチップ搭載面(M1)から垂直方向に積層されて一体化されたものである。前記導電部(11c)(11d)(11e)および絶縁部(12)は、いずれもチップ搭載面(M1)および対向面(M2)の両方の面に露出し、(t)なる基板(1)の厚さを有している。
本発明の方法によって製造される基板は、複数の導電部とこれらの導電部を電気的に絶縁する絶縁部とを有し、前記導電部および絶縁部のそれぞれがチップ搭載面とその対向面との間を貫いた状態で一体化され、チップ搭載面から垂直方向に導電部と絶縁部とが交互に積層したものである。従って、2つの導電部(11a)(11b)と1つの絶縁部(12)を有し、チップ搭載面(M1)から垂直方向に導電部(11a)、絶縁部(12)、導電部(11b)の順に積層した基板が最小単位となる(図1参照)。チップ搭載面(M1)において、2つ以上の導電部と1つ以上の絶縁部とが交互に積層していれば、それぞれの数は任意に設定することができる。
[基板の製造方法]
前記基板(1)(2)は、導電部および絶縁部の積層に対応する積層材を製作する積層材製作工程と、製作した積層材を切断する切断工程とを行うことにより製造される。
以下、図1の基板(1)を例示してその製造方法について詳述する。
図3に示す積層材(30)は2つの金属層(31a)(31b)の間にセラミック層(32)が挟まれた状態で三者が一体化された板状材である。
前記金属層(31a)(31b)、即ち基板(1)の導電部(11a)(11b)を構成する金属はセラミックと接合可能である限り限定されないが、導電部(11a)(11b)は配線部でありかつヒートシンクとしても機能するものであるから、導電性および放熱性の両方が良好な金属を用いることが好ましい。かかる金属としてアルミニウムおよび銅を推奨できる。アルミニウムは、純アルミニウム、アルミニウム合金のいずれでも良く、導電率が良く、基板としての強度、硬度を有する組成のものを適宜使用する。銅もまた、圧延銅、電解銅などの種類や合金組成を問わず使用でき、導電性が良く、基板としての強度、硬度を有する組成のものを適宜使用する。
前記セラミック層(32)、即ち基板(1)(2)の絶縁部(12)を構成するセラミックは樹脂よりも熱伝導性が良く高い放熱性を有する。電気絶縁性と放熱性を兼ね備えるセラミックとして、酸化アルミニウム、窒化アルミニウム、窒化ケイ素、酸化ジルコニウム等を推奨できる。これらのセラミックは熱膨張係数率が小さいので、大発熱量や発熱と冷却の反復に対しても破線や断線が発生しにくい。また、絶縁部の線膨張係数は半導体チップの線膨張係数に近似しているために、半導体チップの底面にはんだ付けをする場合でも断線しにくい。
(1)積層材製作工程
本発明において前記積層材(30)の製造方法は限定されず、各層の材料として板材を用いてこれらを直接的または間接的に接合して一体化する方法、板材以外の材料を積層して一体化する方法等の周知の異種材料一体化技術を用いることができる。これらのなかでも、基板として望まれる導電部および絶縁部の寸法に設定することが容易であることから、所要厚さの板材を直接的または間接的に接合して積層材を製造する方法を推奨できる。
以下に、板材の積層一体化によって積層材を製作する工程、および板材以外の材料を用いて積層材を製作する方法ついて詳述する。
(1−1)板材の直接接合による積層材の製作
図3に示した積層材(30)は金属板(31a)(31b)とセラミック板(32)とが直接接合された3層材である。
直接接合による積層材の製造例として、図4に示すように、金属板(31a)(31b)とセラミック板(32)とを所要の順序に重ね、両側をパンチ(40)で挟んで加圧しながら加熱して圧接する方法がある。この接合方法には、固相拡散接合も含まれる。
この積層材製作工程は、DBC基板(Direct Bonding Copper 基板)と呼ばれる銅貼りセラミック基板を製作する工程を利用でき、Cu中に含まれる微量な酸化物を利用してセラミックとの共晶を生成させて銅(金属板)とセラミック板とが直接接合した積層材を製作できる。また、アルミニウム貼りセラミック基板を製作する工程を利用して、セラミック基板とアルミニウムとが直接接合した積層材を製作することができる。
また、放電プラズマ接合方法によっても金属板とセラミック板とを接合することができる。放電プラズマ接合方法とは、放電プラズマ焼結法(Spark Plasma Sintering:SPS)の焼結機構を粉体の焼結ではなく板の接合に適用した公知の接合方法である。なお、この「放電プラズマ接合法」は、「SPS接合法」、「パルス通電圧接法(Pulsed Current Hot Pressing:PCHP)」等とも呼ばれている。
具体的には、図5に示すように、黒鉛製ダイ(41)内に金属板(31a)(31b)とセラミック板(32)を重ねて配置し、積層方向の上下を黒鉛製パンチ(42)で挟んで両パンチ(42)に電極(43)(44)を接続し、積層物にパルス通電することによって金属板(31a)(31b)とセラミック板(32)とを接合する。
これらの工程によって金属板とセラミック板とが直接接合した積層材を製作し、製作した積層材を切断することによって導電部(金属板)と絶縁部(セラミック板)とが直接接合された基板を製造することができる。
(1−2)板材の間接接合による積層材の製作
金属板とセラミック板の間接接合による積層材の製造例として、図6に示すように、金属板(31a)(31b)とセラミック板(32)との間にシート状のろう材または活性金属ろう材(33)(33)を介在させて重ね合わせ、両側をパンチ(40)で挟んで加圧しながら加熱してろう付する方法がある。この工程では、金属板(31a)(31b)とろう材(33)とが一体化された2層材を用い、セラミック板(32)の両面を2層材で挟んで接合することもできる。
この積層材製作工程は、DBA基板(Direct Brazed Aluminum 基板)と呼ばれるアルミニウム貼りセラミック基板を製作する工程や、AMC基板(Active Metal Brazed Copper 基板)と呼ばれる銅貼りセラミック基板を製作する工程を利用できる。DBA基板はセラミック基板(絶縁板)にアルミニウム板(金属板)をろう付した基板である。また、AMC基板は、Ti、Zr等の活性金属を添加したろう材でセラミック基板に銅板(金属板)をろう付した基板である。
これらの工程で製作される積層材(34)は、金属板(31a)(31b)とセラミック板(32)とがろう材(33)(33)を介して接合一体化された5層材である。図7に示すように、この積層材(34)を切断することによって製作される基板(6)は、導電部(11a)(11b)〔金属板(31a)(31)〕と絶縁部(12)〔(セラミック板(32)〕とがろう材(33)によって接合されている。
前記金属板とセラミック板とを接着剤で接合することも可能であるが、有機系の接着剤は高温下で劣化しやすく、また光によっても劣化するので、金属板とセラミック板とは無機物であるろう材を介して接合することが好ましい。
上述した金属板とセラミック板との直接接合または間接接合において、使用する金属板は単一の金属で構成されている必要はなく、異種金属のクラッド材、異種金属の接合材、めっき材、箔押し材等の複合材を用いることもできる。積層材の製作は金属とセラミックの異種材料の接合であるから、セラミック板との接合面が他の金属で表面被覆された金属板を用いることにより金属板とセラミック板との接合性を向上させることができる。また、金属板の表面酸化防止、ろう付性の向上を目的として、表面被覆された金属板を用いることもできる。前記金属板が銅またはアルミニウムの場合、表面被覆に用いる金属は金、銀、ニッケル等を推奨できる。
(1−3)板材以外の材料を用いる積層材の製作工程
積層材の製造材料は板材に限定されず、板材以外の材料を用いて積層材を製造することもできる。
例えば、セラミック板と金属粉末を材料とし、放電プラズマ焼結法により金属粉末の焼結と、焼結した金属のセラミック板との接合とを1つの工程で行う方法がある。具体的には、図5に示した黒鉛製ダイ(41)内にセラミック板(32)と金属粉体(31a)(31b)とを積層配置し、電極(43)(44)間にパルス通電することによって金属粉体(31a)(31b)を焼結して固形化するとともに、固形化した金属をセラミック板(32)に接合する。
また、他の方法としては、セラミック板上で金属溶湯を凝固させる方法、セラミック板にめっき、DLC(ダイヤモンドライクカーボン)等の蒸着によって金属層を形成する方法、セラミック板に金属粉を印刷付着させ焼結して金属層を形成する方法等を例示できる。
(2)切断工程
図3に示すように、3層の積層材(30)を積層方向に沿った任意の面で切断すると、その切断面は金属層(31a)、セラミック層(32)、金属層(31b)が積層順に、それぞれの層厚(W1A)、(W2)、(W1B)の寸法で配列している。従って、前記積層材(30)を積層方向に沿った面で切断して直方体を切り出すと、切り出した直方体のそれぞれが基板(1)となる。そして、積層材(30)における金属層(31a)(31b)、絶縁層(32)が基板(1)における導電部(11a)(11b)、絶縁部(12)となる。また、直方体を切り出した際の任意の切断面(積層材の側面を含む)とその対向面との間に金属層(31a)(31b)および絶縁層(32)が貫通しているので、任意の切断面を基板(1)のチップ搭載面(M1)とすることができる。
前記金属層(31a)(31b)および絶縁層(32)の層厚(W1A)(W1B)(W2)が基板(1)のチップ搭載面(M1)の三者の積層方向における導電部(11a)(11b)および絶縁部(12)の寸法(w1b)(w1b)(w2)となるので、基板(1)の導電部(11a)(11b)および絶縁部(12)の寸法(w1b)(w1b)(w2)は積層材(30)の製造時に金属層(31a)(31b)および絶縁層(32)の層厚(W1A)(W1B)(W2)によって任意に設定することができ、積層材(30)の厚さ(W)が基板(1)のチップ搭載面(M1)における積層方向の寸法(w)となる。また、前記積層材(30)における切断寸法の一つ(TA)が基板(1)の厚さ(t)となり、他の寸法(DA)が基板(1)のチップ搭載面(M1)の他の一辺の寸法(d)となるので、基板(1)の厚さ(t)および他の一辺の寸法(d)は積層材(30)の切断寸法(TA)(DA)によって任意に設定することができる。
以上より、積層材(30)を製作し、積層材(30)を切断することにより多数の基板(1)を効率良く製造できる。積層材製作工程は多数の基板(1)を作製するための共通工程であるから、両面基板を低コストで製造することができる。
以上は、3層の積層材(30)から2つの導電部(11a)(11b)と1つの絶縁部(12)を有する基板(1)の製造方法であるが、他の積層構造の基板も、対応する積層材を製作する工程と、製作した積層材の切断工程とにより製造することができる。即ち、基板のチップ搭載面における導電部および絶縁部の積層順は積層材の金属層およびセラミック層の積層順に対応し、基板の導電部および絶縁部の積層方向の寸法は積層材の金属層およびセラミック層の層厚に対応しているので、対応する積層材を製作し、この積層材を切断することにより所望の基板を製作することができる。例えば、図2の基板(2)は、チップ搭載面(M1)において3つの導電部(11c)(11d)(11e)と2つの絶縁部(12)が交互に並んでいるので、それぞれの寸法に対応する層厚の3の金属層と2つセラミック層が交互に積層する5層の積層材を製造し、この積層材を切断することによって製造することができる。
本発明において、複数の導電部を有し、これらの導電部が絶縁部によって電気的に絶縁されている限り、それぞれの数は任意である。図2に示す基板(2)は、3つの導電部(11c)(11d)(11e)と2つの絶縁部(12)とが交互に積層したものである。また、各部の寸法も任意に設定することができ、例えば図1の基板(1)は、2つ導電部(11a)(11b)の寸法が異なり、一方の導電部(11a)の寸法(w1a)<他方の導電部(11a)の寸法(w1b)の関係にある。
また、図8A〜図9に示すように、前記導電部(11a)…(11e)上には半導体チップ(20)やボンディングワイヤ(15)との導電性および接合性を高めるために、該導電部とは異なる金属層(13)を設けることも好ましい。導電部(11a)…(11e)として銅を使用した場合は表面酸化が起こりやすく、酸化膜が導電性を低下させる原因となるので、金属層(13)の形成によって導電部(11a)…(11e)の表面酸化を防ぐことができる。また、アルミニウムはもとよりはんだ適応性の良くない金属であるから、アルミニウムの導電部(11a)…(11e)上に金属層(13)を形成することによってはんだ接合特性を高めることができる。前記金属層(13)の金属は、導電部(11a)…(11e)の表面酸化防止、はんだ接合特性の向上という観点より、金、銀、ニッケルが好ましい。これらの金属は熱伝導性が良好であるから、導電部(11a)…(11e)の放熱性を低下させるものではない。
前記金属層(13)の形成方法は限定されず、基板(1)(2)を作製した後に、導電部(11a)…(11e)にめっきを施してめっき皮膜を金属層とする方法、蒸着によって金属皮膜を形成する方法等を例示できる。これらの形成方法の中で電解めっきを推奨できる。電解めっきは金属層(13)の形成が容易であり、また絶縁部(12)には金属層(13)が形成されないのでマスキングが不要である。これらの点で、電解めっきによれば低コストで金属層(13)を形成することができる。また、本発明は前記金属層(13)の厚さを規定するものではないが、はんだまたは導電性接着剤(14)、ボンディングワイヤ(15)といった半導体チップ(20)の接合手段の使用に適した厚さとして0.5mm以上を推奨できる。
前記金属層(13)は絶縁部(12)上に形成しないことは当然であるが、後述するように絶縁部(12)の寸法(w2)は小さいものであるから、金属層(13)のショートを確実に防止するために、絶縁部(12)上に金属層(13)の厚さと同等またはそれ以上の厚さの絶縁絶層(16)を形成することが好ましい(図8A参照)。この絶縁層(16)は、金属層(13)の形成後に絶縁塗料を塗布する等の簡単な方法で簡単に形成することができる。絶縁塗料の種類は限定されないが、半導体チップ(20)としてLEDチップを搭載する場合は、光による劣化が少なくかつ白色度および光反射率の高い絶縁塗料を使用することが好ましい。
また、図示例では導電部(11a)…(11e)のチップ搭載面(M1)側および対向面(M2)側の両面に金属層(13)を形成している。これは、本発明の基板(1)(2)は導電部(11a)…(11e)が両面間を貫く両面基板であり、導電部(11a)…(11e)が対向面側(M2)において電極となされ別の基板等に通電可能に接続されるからである。従って、金属層(13)は導電部(11a)…(11e)の両面に形成することが好ましい。
前記導電部(11a)…(11e)および前記絶縁部(12)の材料は、積層材の製造において記載したとおりである。また、半導体チップ(20)としてLEDチップを搭載する場合は、絶縁部(12)の表面が反射板として作用するので、光が拡散反射する白色または白色に近いセラミックを使用することが好ましい。光が拡散反射するとLEDチップ(20)が発する光の利用効率が高くなる。白色の程度は、JIS Z 8715で規定される白色度が50%以上であることが好ましく、特に70%以上であることが好ましい。また、LEDチップ(20)にはサファイア基板(酸化アルミニウム基板)の使用が一般的であり、上述したセラミック(酸化アルミニウム、窒化アルミニウム、窒化ケイ素、酸化ジルコニウム)の熱膨張係数はサファイア基板の熱膨張係数に近似しているので、LEDチップ(20)の接合部に発生する熱収縮応力が小さく、接合部の破断、切断、剥がれが発生しない、あるいは発生しにくい。
また、複数の導電部は、これらの材料が同一材料であっても良いし異種材料であっても良い。複数の導電部に異種材料を用いる場合、半導体チップを接合する導電部をより熱伝導率の高い材料で作製することによって放熱効率を高めることができる。また、LEDチップを接合する導電部を白色度の高い材料で作製することにより前方への光の取出し効率を高めることができる。また、複数の絶縁部を有する場合も、これらの材料が同一材料であっても良いし異種材料であっても良い。
基板(1)(2)において、導電部(11a)〜(11e)および絶縁部(12)の寸法および厚さは限定されず、半導体チップ(20)の寸法や搭載方法、使用電圧における絶縁性確保に要する寸法、半導体チップ(20)の発熱量等に応じて任意に設定することができる。
図8Aは前記基板(1)に半導体チップ(20)を表面実装した半導体パッケージ(3A)を例示している。2つの導電部(11a)(11b)は積層方向における寸法に大小の差があり、一方の導電部(11b)の寸法(w1b)が他方の導電部(11a)の寸法(w1a)よりも大きく、大きい導電部(11b)に半導体チップ(20)を導電性接着剤またははんだ等の接合層(14)を接合し、小さい導電部(11a)にボンディングワイヤ(15)を接合している。これにより、半導体チップ(20)から発生する熱を大きい導電部(11b)から効率良く放熱することができる。
また、絶縁部(12)は使用電圧下で十分な電気絶縁性が得られる限りその寸法に制限はない。例えば、LEDチップを搭載する場合の電圧は一般に5V以下であるので、図1の基板(1)を参照すると、絶縁部(12)の寸法(w2)は数μmでも導電部(11a)(11b)を絶縁することができる。ただし、LED器具としての安全性を考慮した場合に、1kV以上で電圧下でも絶縁できることが好ましく、絶縁部(12)の寸法(w2)を30μm以上に設定することが好ましい。
本発明において、基板(1)の厚さ(t)は、基板としての強度を満足する限り任意に設定することができる。また、基板(1)の厚さ(t)は導電部(11a)(11b)の厚さでもあるので、かかる厚さ(t)を有する導電部(11a)(11b)は熱伝達能力が高くヒートシンクとしての機能を有している。
[半導体パッケージ]
本発明の半導体パッケージは、上述した基板の導電部に半導体チップが接合されていることを特徴とする。
半導体パッケージにおいて、半導体チップが少なくとも1つの導電部を主たる放熱経路となるように接合されている限り、半導体チップを導電部に接続する方法は限定されない。
図8Aの半導体パッケージ(3A)は、一方の導電部(11b)上に接合層(14)を介して半導体チップ(20)を接合し、他方導電部(11a)にボンディングワイヤ(15)で接続した例である。また、図8Bの半導体パッケージ(3B)は、半導体チップ(20)を2つの導電部(11a)(11b)にまたがるようにボール形のはんだ(17)で接続した例である。また、図9の半導体パッケージ(4)は、一つの導電部(11d)上にダイボンドまたははんだ(14)半導体チップ(20)を接合し、他の2つの導電部(11c)(11e)にボンディングワイヤ(15)で接続した例である。
本発明において「半導体チップを導電部に接合する」とはその導電部が主な放熱経路となるように半導体チップが接続されている状態であり、具体的には半導体チップと導電部との間にはんだや導電性接着剤等の接合に必要な材料のみが介在している状態である。ボンディングワイヤによる電気的接続は、本発明における半導体チップを導電部に接合した状態には含まれない。
図3Aの半導体パッケージ(3A)は、接合層(14)を介して半導体チップ(20)を接合した一方の導電部(11b)が主たる放熱経路となる。また、図3Bの半導体パッケージ(3B)は、半導体チップ(20)を2つの導電部(11a)(11b)にまたがるようにボール形のはんだ(17)で接合しているので、2つの導電部(11a)(11b)が放熱経路となる。また、図4の半導体パッケージ(4)は、半導体チップ(20)を接合した中央の導電部(11d)が主たる放熱経路となる。
[半導体パッケージを用いたLEDランプ]
図10に、本発明の基板(1)を用いて作製したLEDパッケージ(3)、さらにこのLEDパッケージ(3)を用いたLEDランプ(5)を示す。
前記LEDパッケージ(3)において、基板(1)およびLEDチップ(20)の接続は図8Aに示した半導体パッケージ(3A)と同一であり、大きい導電部(11b)上に接合層(14)を介してLEDチップ(20)が接合され、LEDチップ(20)はボンディングワイヤ(15)で小さい導電部(11a)に接続されている。
前記LEDパッケージ(3)は、LEDチップ(20)を搭載した基板(1)の外周部に樹脂製外枠(21)を取り付け、基板(1)のチップ搭載面(M1)と外枠(21)の内周面によって形成される凹部に樹脂封止材(22)を充填し、さらに樹脂製レンズ(23)を一体に形成したものである。前記封止材(22)は、LEDチップ(20)への衝撃を緩和するとともに水分の侵入を防止してLEDチップ(20)を保護し、かつハンドリング性を高めている。また、封止材用の樹脂にはランプの色調を調整するために色素を混合することもできる。また、光学性能の向上を目的として、前記外枠(21)の内面にリフレクターを取り付けること、あるいはリフレクター一体型の外枠を使用すること、封止材(22)の上面にレンズ(23)を取り付けることも好ましい。また、このようにLEDチップ(20)を樹脂で覆ったことで、LEDパッケージ(3)のハンドリング性を高めることができる。
前記LEDパッケージ(3)は、LEDチップ(20)を樹脂製の外枠(21)および封止材(22)で覆うことで上記の効果を得ているが、本発明の半導体パッケージは半導体チップを搭載した基板を各種被覆材で覆うことは必須要件ではない。本発明の基板に半導体チップが搭載されているものは被覆材の有無に拘わらず本発明に含まれる。また、半導体チップを搭載した基板を被覆材で覆うと放熱性が低下するので、被覆材を基板の一部が露出するような形状に形成することも好ましい。
LEDランプ(5)は、熱伝導性絶縁基板(24)上に形成された銅配線部(25)に基板(1)の導電部(11a)(11b)をはんだ付けしたものである。図中、(26)ははんだを示している。なお、図示例の基板(1)は導電部(11a)(11b)が金属層(13)に被覆されているので、導電部(11a)(11b)は金属層(13)を介して銅配線部(25)にはんだ付けされている。
前記LEDランプ(5)において、LEDチップ(20)から発生する熱は、主としてLEDチップ(20)が接合されている導電部(11b)に直接伝わり、はんだ(26)を介して熱伝導性絶縁基板(24)に放熱される。また、導電部(11a)から絶縁部(12)を介して他方の導電部(11b)にも伝わって熱伝導性絶縁基板(24)に放熱される。LEDチップ(20)から発生する熱は導電部(11a)(11b)が放熱経路となって排熱され、基板(1)の厚さ(t)を有する導電部(11a)(11b)自身がヒートシンクとして作用するので放熱効率が良い。前記導電部(11a)(11b)上の金属層(13)は熱伝導性の良い金属であるから、放熱経路上の金属層(13)もヒートシンクの一部として機能し、放熱効率を高めることになる。
上述したように、半導体チップが発する熱を基板の導電部から効率良く排熱するには、ボンディングワイヤを介した電気的接続ではなく、半導体チップと導電部との間にはんだや導電性接着剤等の接合に必要な材料のみが介在するように半導体チップを接合し、導電部が主たる放熱経路となるようにする。
また、前記導電部(11a)(11b)は基板(1)の両面に露出しているので、チップ搭載面(M1)の対向面(M2)に電極を形成できる。このため、スルーホールを設けるといった電極形成のための加工をすることなく、そのまま両面基板として用いることができ、表面実装型の半導体パッケージを製作することができる。なお、前記導電部(11a)(11b)は基板(1)の側面にも露出しているので側面に電極を形成することもできる。
また、前記絶縁部(12)を構成するセラミックは熱膨張係数率が小さいので、大発熱量や発熱と冷却の反復に対しても破線や断線が発生しにくい。また、絶縁部(12)の線膨張係数は半導体チップ(20)の線膨張係数に近似しているために、BGA(Ball Grid Array)基板のようにチップの底面にはんだ付けをする場合でも断線しにくい。
前記LEDランプ(5)は、照明器具や液晶表示装置の光源として好適に利用できる。
本発明の方法によって製造される基板は、放熱性に優れ、半導体チップの表面実装が可能であり、発熱量の大きいLEDパッケージやパワーモジュール用の基板として好適に利用できる。
1、2、6…基板
3…LEDパッケージ(半導体パッケージ)
3A、3B、4…半導体パッケージ
5…LEDランプ
11a、11b、11c、11d、11e…導電部
12…絶縁部
13…金属層
14…接着層
15…ボンディングワイヤ
16…絶縁層
17…ボール形のはんだ
20…LEDチップ(半導体チップ)
21…外枠
22…封止材
23…レンズ
30、34…積層材
31a、31b…金属板(金属層、金属)
32…セラミック板(セラミック層、セラミック)
33…ろう材
M1…チップ搭載面
M2…対向面

Claims (10)

  1. 金属とセラミックとが交互に積層してこれらが一体化した積層材を製作する積層材製作工程と、
    前記積層材を積層方向に沿った面で切断する切断工程とを行い、
    金属からなる導電部とセラミックからなる絶縁部とが交互に並んだ切断面をチップ搭載面とする基板を製造することを特徴とする基板の製造方法。
  2. 前記積層材製作工程において、金属板とセラミック板とを交互に重ねてこれらを接合一体化することにより積層材を製作する請求項1に記載の基板の製造方法。
  3. 前記金属板とセラミック板とを直接接合する請求項2に記載の基板の製造方法。
  4. 前記金属板とセラミック板とをろう材を介して間接的に接合する請求項2に記載の基板の製造方法。
  5. 前記金属はアルミニウム、銅のうちの少なくとも1種である請求項1〜4のいずれかに記載の基板の製造方法。
  6. 前記セラミックは酸化アルミニウム、窒化アルミニウム、窒化ケイ素、酸化ジルコニウムのうちの少なくとも1種である請求項1〜5のいずれかに記載の基板の製造方法。
  7. 前記切断工程後の基板の導電部上に、該導電部とは異なる金属層を形成する請求項1〜6のいずれかに記載の基板の製造方法。
  8. 前記金属層を電解めっきによって形成する請求項7に記載の基板の製造方法。
  9. 請求項1〜8のいずれかに記載の方法により製造され、金属からなる複数の導電部と、セラミックからなりこれらの導電部を電気的に絶縁する絶縁部とが、チップ搭載面から垂直方向に積層されていることを特徴とする基板。
  10. 請求項9に記載の基板の導電部に半導体チップが接合されていることを特徴とする半導体パッケージ。
JP2010240590A 2010-10-27 2010-10-27 基板の製造方法 Pending JP2012094679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010240590A JP2012094679A (ja) 2010-10-27 2010-10-27 基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010240590A JP2012094679A (ja) 2010-10-27 2010-10-27 基板の製造方法

Publications (1)

Publication Number Publication Date
JP2012094679A true JP2012094679A (ja) 2012-05-17

Family

ID=46387699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010240590A Pending JP2012094679A (ja) 2010-10-27 2010-10-27 基板の製造方法

Country Status (1)

Country Link
JP (1) JP2012094679A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109457A (ja) * 2010-11-18 2012-06-07 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
JP2014045169A (ja) * 2012-07-31 2014-03-13 Kyocera Corp 電子部品搭載用基板およびその製造方法
JP2014064004A (ja) * 2012-09-21 2014-04-10 Advanced Optoelectronic Technology Inc 発光ダイオードパッケージ及びその製造方法
JP2016178270A (ja) * 2015-03-23 2016-10-06 ローム株式会社 Ledパッケージ
JP2017208512A (ja) * 2016-05-20 2017-11-24 日亜化学工業株式会社 配線基体の製造方法及びそれを用いた発光装置の製造方法並びに配線基体及びそれを用いた発光装置。

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62138468U (ja) * 1986-02-21 1987-09-01
JPH0955535A (ja) * 1995-08-11 1997-02-25 Stanley Electric Co Ltd 面実装型led素子及びその製造方法
JPH11307820A (ja) * 1998-04-17 1999-11-05 Stanley Electric Co Ltd 表面実装ledとその製造方法
JP2007214472A (ja) * 2006-02-13 2007-08-23 Matsushita Electric Ind Co Ltd エッジライトとその製造方法
JP2008108958A (ja) * 2006-10-26 2008-05-08 C I Kasei Co Ltd 発光装置および発光装置の製造方法
JP2008527666A (ja) * 2005-01-14 2008-07-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 照明装置
JP2008227166A (ja) * 2007-03-13 2008-09-25 Sharp Corp 半導体発光装置、半導体発光装置用多連リードフレーム
WO2009051178A1 (ja) * 2007-10-19 2009-04-23 Nippon Tungsten Co., Ltd. Ledパッケージ基板およびそれを用いたledパッケージ
JP2009164648A (ja) * 2002-08-30 2009-07-23 Nichia Corp 発光素子搭載用パッケージおよび発光装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62138468U (ja) * 1986-02-21 1987-09-01
JPH0955535A (ja) * 1995-08-11 1997-02-25 Stanley Electric Co Ltd 面実装型led素子及びその製造方法
JPH11307820A (ja) * 1998-04-17 1999-11-05 Stanley Electric Co Ltd 表面実装ledとその製造方法
JP2009164648A (ja) * 2002-08-30 2009-07-23 Nichia Corp 発光素子搭載用パッケージおよび発光装置
JP2008527666A (ja) * 2005-01-14 2008-07-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 照明装置
JP2007214472A (ja) * 2006-02-13 2007-08-23 Matsushita Electric Ind Co Ltd エッジライトとその製造方法
JP2008108958A (ja) * 2006-10-26 2008-05-08 C I Kasei Co Ltd 発光装置および発光装置の製造方法
JP2008227166A (ja) * 2007-03-13 2008-09-25 Sharp Corp 半導体発光装置、半導体発光装置用多連リードフレーム
WO2009051178A1 (ja) * 2007-10-19 2009-04-23 Nippon Tungsten Co., Ltd. Ledパッケージ基板およびそれを用いたledパッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109457A (ja) * 2010-11-18 2012-06-07 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
JP2014045169A (ja) * 2012-07-31 2014-03-13 Kyocera Corp 電子部品搭載用基板およびその製造方法
JP2014064004A (ja) * 2012-09-21 2014-04-10 Advanced Optoelectronic Technology Inc 発光ダイオードパッケージ及びその製造方法
JP2016178270A (ja) * 2015-03-23 2016-10-06 ローム株式会社 Ledパッケージ
US10957676B2 (en) 2015-03-23 2021-03-23 Rohm Co., Ltd. LED package
JP2017208512A (ja) * 2016-05-20 2017-11-24 日亜化学工業株式会社 配線基体の製造方法及びそれを用いた発光装置の製造方法並びに配線基体及びそれを用いた発光装置。

Similar Documents

Publication Publication Date Title
JP4789671B2 (ja) 発光素子用配線基板ならびに発光装置
JP2009071013A (ja) 発光素子実装用基板
TW200845877A (en) Heat-dissipating substrates of composite structure
JP2006100688A (ja) 発光素子収納用パッケージの製造方法
JP2006216764A (ja) 発光素子実装用配線基板
JP2012094679A (ja) 基板の製造方法
JP2006303351A (ja) 発光素子収納用パッケージ
WO2018181523A1 (ja) 複合セラミック多層基板、発熱素子実装モジュール及び複合セラミック多層基板の製造方法
TWI499100B (zh) 發光二極體載體組合及其製造方法
JP2012084786A (ja) Ledパッケージ
JP4387160B2 (ja) 発光素子収納用パッケージの製造方法
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
JP2007258619A (ja) 発光素子収納用パッケージ
JP2014157949A (ja) 配線基板および電子装置
JP2006128265A (ja) 発光素子用配線基板ならびに発光装置
JP2008288487A (ja) 表面実装型発光ダイオード
JP2013229490A (ja) 配線基板および電子装置
JP5654369B2 (ja) 積層材の製造方法
JP2007273852A (ja) 発光素子収納用パッケージ
JP6046421B2 (ja) 配線基板および電子装置
US9488344B2 (en) Method for producing a lighting device and lighting device
JP2013008826A (ja) 発光素子実装用配線基板およびその製造方法
JP2004200410A (ja) 発光素子収納用パッケージおよび発光装置
JP4070195B2 (ja) 発光素子収納用パッケージ
JP2004207363A (ja) 発光素子収納用パッケージおよび発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150303