JP2012094679A - 基板の製造方法 - Google Patents
基板の製造方法 Download PDFInfo
- Publication number
- JP2012094679A JP2012094679A JP2010240590A JP2010240590A JP2012094679A JP 2012094679 A JP2012094679 A JP 2012094679A JP 2010240590 A JP2010240590 A JP 2010240590A JP 2010240590 A JP2010240590 A JP 2010240590A JP 2012094679 A JP2012094679 A JP 2012094679A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal
- ceramic
- manufacturing
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
Abstract
【解決手段】 金属(31a)(31b)とセラミック(32)とが交互に積層する積層材(30)を製作する積層材製作工程と、前記積層材(30)を積層方向に沿った面で切断する切断工程とを行い、金属からなる導電部(11a)(11b)とセラミックからなる絶縁部(12)とが交互に並んだ切断面をチップ搭載面(M1)とする基板(1)を製造する。
【選択図】 図3
Description
前記積層材を積層方向に沿った面で切断する切断工程とを行い、
金属からなる導電部とセラミックからなる絶縁部とが交互に並んだ切断面をチップ搭載面とする基板を製造することを特徴とする基板の製造方法。
図1および図2は本発明の方法によって製造される基板(1)(2)の実施形態を示す斜視図である。これらの図において、基板(1)(2)の上面がチップ搭載面(M1)、下面がチップ搭載面(M1)の対向面(M2)であり、チップ搭載面(M1)と対向面(M2)との距離が基板(1)(2)の厚さ(t)を示している。
前記基板(1)(2)は、導電部および絶縁部の積層に対応する積層材を製作する積層材製作工程と、製作した積層材を切断する切断工程とを行うことにより製造される。
本発明において前記積層材(30)の製造方法は限定されず、各層の材料として板材を用いてこれらを直接的または間接的に接合して一体化する方法、板材以外の材料を積層して一体化する方法等の周知の異種材料一体化技術を用いることができる。これらのなかでも、基板として望まれる導電部および絶縁部の寸法に設定することが容易であることから、所要厚さの板材を直接的または間接的に接合して積層材を製造する方法を推奨できる。
図3に示した積層材(30)は金属板(31a)(31b)とセラミック板(32)とが直接接合された3層材である。
金属板とセラミック板の間接接合による積層材の製造例として、図6に示すように、金属板(31a)(31b)とセラミック板(32)との間にシート状のろう材または活性金属ろう材(33)(33)を介在させて重ね合わせ、両側をパンチ(40)で挟んで加圧しながら加熱してろう付する方法がある。この工程では、金属板(31a)(31b)とろう材(33)とが一体化された2層材を用い、セラミック板(32)の両面を2層材で挟んで接合することもできる。
積層材の製造材料は板材に限定されず、板材以外の材料を用いて積層材を製造することもできる。
図3に示すように、3層の積層材(30)を積層方向に沿った任意の面で切断すると、その切断面は金属層(31a)、セラミック層(32)、金属層(31b)が積層順に、それぞれの層厚(W1A)、(W2)、(W1B)の寸法で配列している。従って、前記積層材(30)を積層方向に沿った面で切断して直方体を切り出すと、切り出した直方体のそれぞれが基板(1)となる。そして、積層材(30)における金属層(31a)(31b)、絶縁層(32)が基板(1)における導電部(11a)(11b)、絶縁部(12)となる。また、直方体を切り出した際の任意の切断面(積層材の側面を含む)とその対向面との間に金属層(31a)(31b)および絶縁層(32)が貫通しているので、任意の切断面を基板(1)のチップ搭載面(M1)とすることができる。
本発明の半導体パッケージは、上述した基板の導電部に半導体チップが接合されていることを特徴とする。
図10に、本発明の基板(1)を用いて作製したLEDパッケージ(3)、さらにこのLEDパッケージ(3)を用いたLEDランプ(5)を示す。
3…LEDパッケージ(半導体パッケージ)
3A、3B、4…半導体パッケージ
5…LEDランプ
11a、11b、11c、11d、11e…導電部
12…絶縁部
13…金属層
14…接着層
15…ボンディングワイヤ
16…絶縁層
17…ボール形のはんだ
20…LEDチップ(半導体チップ)
21…外枠
22…封止材
23…レンズ
30、34…積層材
31a、31b…金属板(金属層、金属)
32…セラミック板(セラミック層、セラミック)
33…ろう材
M1…チップ搭載面
M2…対向面
Claims (10)
- 金属とセラミックとが交互に積層してこれらが一体化した積層材を製作する積層材製作工程と、
前記積層材を積層方向に沿った面で切断する切断工程とを行い、
金属からなる導電部とセラミックからなる絶縁部とが交互に並んだ切断面をチップ搭載面とする基板を製造することを特徴とする基板の製造方法。 - 前記積層材製作工程において、金属板とセラミック板とを交互に重ねてこれらを接合一体化することにより積層材を製作する請求項1に記載の基板の製造方法。
- 前記金属板とセラミック板とを直接接合する請求項2に記載の基板の製造方法。
- 前記金属板とセラミック板とをろう材を介して間接的に接合する請求項2に記載の基板の製造方法。
- 前記金属はアルミニウム、銅のうちの少なくとも1種である請求項1〜4のいずれかに記載の基板の製造方法。
- 前記セラミックは酸化アルミニウム、窒化アルミニウム、窒化ケイ素、酸化ジルコニウムのうちの少なくとも1種である請求項1〜5のいずれかに記載の基板の製造方法。
- 前記切断工程後の基板の導電部上に、該導電部とは異なる金属層を形成する請求項1〜6のいずれかに記載の基板の製造方法。
- 前記金属層を電解めっきによって形成する請求項7に記載の基板の製造方法。
- 請求項1〜8のいずれかに記載の方法により製造され、金属からなる複数の導電部と、セラミックからなりこれらの導電部を電気的に絶縁する絶縁部とが、チップ搭載面から垂直方向に積層されていることを特徴とする基板。
- 請求項9に記載の基板の導電部に半導体チップが接合されていることを特徴とする半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010240590A JP2012094679A (ja) | 2010-10-27 | 2010-10-27 | 基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010240590A JP2012094679A (ja) | 2010-10-27 | 2010-10-27 | 基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012094679A true JP2012094679A (ja) | 2012-05-17 |
Family
ID=46387699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010240590A Pending JP2012094679A (ja) | 2010-10-27 | 2010-10-27 | 基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012094679A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109457A (ja) * | 2010-11-18 | 2012-06-07 | Mitsubishi Materials Corp | パワーモジュール用基板の製造方法 |
JP2014045169A (ja) * | 2012-07-31 | 2014-03-13 | Kyocera Corp | 電子部品搭載用基板およびその製造方法 |
JP2014064004A (ja) * | 2012-09-21 | 2014-04-10 | Advanced Optoelectronic Technology Inc | 発光ダイオードパッケージ及びその製造方法 |
JP2016178270A (ja) * | 2015-03-23 | 2016-10-06 | ローム株式会社 | Ledパッケージ |
JP2017208512A (ja) * | 2016-05-20 | 2017-11-24 | 日亜化学工業株式会社 | 配線基体の製造方法及びそれを用いた発光装置の製造方法並びに配線基体及びそれを用いた発光装置。 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62138468U (ja) * | 1986-02-21 | 1987-09-01 | ||
JPH0955535A (ja) * | 1995-08-11 | 1997-02-25 | Stanley Electric Co Ltd | 面実装型led素子及びその製造方法 |
JPH11307820A (ja) * | 1998-04-17 | 1999-11-05 | Stanley Electric Co Ltd | 表面実装ledとその製造方法 |
JP2007214472A (ja) * | 2006-02-13 | 2007-08-23 | Matsushita Electric Ind Co Ltd | エッジライトとその製造方法 |
JP2008108958A (ja) * | 2006-10-26 | 2008-05-08 | C I Kasei Co Ltd | 発光装置および発光装置の製造方法 |
JP2008527666A (ja) * | 2005-01-14 | 2008-07-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 照明装置 |
JP2008227166A (ja) * | 2007-03-13 | 2008-09-25 | Sharp Corp | 半導体発光装置、半導体発光装置用多連リードフレーム |
WO2009051178A1 (ja) * | 2007-10-19 | 2009-04-23 | Nippon Tungsten Co., Ltd. | Ledパッケージ基板およびそれを用いたledパッケージ |
JP2009164648A (ja) * | 2002-08-30 | 2009-07-23 | Nichia Corp | 発光素子搭載用パッケージおよび発光装置 |
-
2010
- 2010-10-27 JP JP2010240590A patent/JP2012094679A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62138468U (ja) * | 1986-02-21 | 1987-09-01 | ||
JPH0955535A (ja) * | 1995-08-11 | 1997-02-25 | Stanley Electric Co Ltd | 面実装型led素子及びその製造方法 |
JPH11307820A (ja) * | 1998-04-17 | 1999-11-05 | Stanley Electric Co Ltd | 表面実装ledとその製造方法 |
JP2009164648A (ja) * | 2002-08-30 | 2009-07-23 | Nichia Corp | 発光素子搭載用パッケージおよび発光装置 |
JP2008527666A (ja) * | 2005-01-14 | 2008-07-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 照明装置 |
JP2007214472A (ja) * | 2006-02-13 | 2007-08-23 | Matsushita Electric Ind Co Ltd | エッジライトとその製造方法 |
JP2008108958A (ja) * | 2006-10-26 | 2008-05-08 | C I Kasei Co Ltd | 発光装置および発光装置の製造方法 |
JP2008227166A (ja) * | 2007-03-13 | 2008-09-25 | Sharp Corp | 半導体発光装置、半導体発光装置用多連リードフレーム |
WO2009051178A1 (ja) * | 2007-10-19 | 2009-04-23 | Nippon Tungsten Co., Ltd. | Ledパッケージ基板およびそれを用いたledパッケージ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109457A (ja) * | 2010-11-18 | 2012-06-07 | Mitsubishi Materials Corp | パワーモジュール用基板の製造方法 |
JP2014045169A (ja) * | 2012-07-31 | 2014-03-13 | Kyocera Corp | 電子部品搭載用基板およびその製造方法 |
JP2014064004A (ja) * | 2012-09-21 | 2014-04-10 | Advanced Optoelectronic Technology Inc | 発光ダイオードパッケージ及びその製造方法 |
JP2016178270A (ja) * | 2015-03-23 | 2016-10-06 | ローム株式会社 | Ledパッケージ |
US10957676B2 (en) | 2015-03-23 | 2021-03-23 | Rohm Co., Ltd. | LED package |
JP2017208512A (ja) * | 2016-05-20 | 2017-11-24 | 日亜化学工業株式会社 | 配線基体の製造方法及びそれを用いた発光装置の製造方法並びに配線基体及びそれを用いた発光装置。 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4789671B2 (ja) | 発光素子用配線基板ならびに発光装置 | |
JP2009071013A (ja) | 発光素子実装用基板 | |
TW200845877A (en) | Heat-dissipating substrates of composite structure | |
JP2006100688A (ja) | 発光素子収納用パッケージの製造方法 | |
JP2006216764A (ja) | 発光素子実装用配線基板 | |
JP2012094679A (ja) | 基板の製造方法 | |
JP2006303351A (ja) | 発光素子収納用パッケージ | |
WO2018181523A1 (ja) | 複合セラミック多層基板、発熱素子実装モジュール及び複合セラミック多層基板の製造方法 | |
TWI499100B (zh) | 發光二極體載體組合及其製造方法 | |
JP2012084786A (ja) | Ledパッケージ | |
JP4387160B2 (ja) | 発光素子収納用パッケージの製造方法 | |
US8461614B2 (en) | Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device | |
JP2007258619A (ja) | 発光素子収納用パッケージ | |
JP2014157949A (ja) | 配線基板および電子装置 | |
JP2006128265A (ja) | 発光素子用配線基板ならびに発光装置 | |
JP2008288487A (ja) | 表面実装型発光ダイオード | |
JP2013229490A (ja) | 配線基板および電子装置 | |
JP5654369B2 (ja) | 積層材の製造方法 | |
JP2007273852A (ja) | 発光素子収納用パッケージ | |
JP6046421B2 (ja) | 配線基板および電子装置 | |
US9488344B2 (en) | Method for producing a lighting device and lighting device | |
JP2013008826A (ja) | 発光素子実装用配線基板およびその製造方法 | |
JP2004200410A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP4070195B2 (ja) | 発光素子収納用パッケージ | |
JP2004207363A (ja) | 発光素子収納用パッケージおよび発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150303 |