JP2010129572A - 電子装置及び半導体装置 - Google Patents

電子装置及び半導体装置 Download PDF

Info

Publication number
JP2010129572A
JP2010129572A JP2008299277A JP2008299277A JP2010129572A JP 2010129572 A JP2010129572 A JP 2010129572A JP 2008299277 A JP2008299277 A JP 2008299277A JP 2008299277 A JP2008299277 A JP 2008299277A JP 2010129572 A JP2010129572 A JP 2010129572A
Authority
JP
Japan
Prior art keywords
wiring board
land
volume
region
specific area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008299277A
Other languages
English (en)
Inventor
Seiya Fujii
誠也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008299277A priority Critical patent/JP2010129572A/ja
Priority to US12/591,346 priority patent/US20100127393A1/en
Publication of JP2010129572A publication Critical patent/JP2010129572A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】ランドとバンプとの間での合金成長を全てのランドにおいて均一化し、接続不良を低減した電子装置を提供する。
【解決手段】複数の開口部１０が設けられた絶縁膜によって一面２ａが覆われた配線基板２と、前記配線基板２の一面２ａ上で、前記開口部１０から露出した部位に設けられたランド３とを備え、前記開口部１０の面積が、全て略等しい面積で形成されており、前記配線基板２の一面２ａ上の特定領域外に設けられた前記ランド３の体積が、前記配線基板２の一面２ａ上の前記特定領域内に設けられた前記ランド３の体積より大きく構成されており、前記特定領域外が、前記特定領域内と比べて熱が多く加わる領域であることを特徴とする。
【選択図】図１

Description

本発明は、電子装置及び半導体装置に関する。
一般に、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置は、図５に示すように、一面２ａに複数のランド３を有し、他面２ｂにランド３と電気的に接続された複数の接続パッド４とを有する配線基板２と、配線基板２の他面２ｂに搭載された半導体チップ５と、半導体チップ５の電極パッド６と配線基板２の接続パッド４とを電気的に接続するワイヤ７と、少なくとも半導体チップ５とワイヤ７を覆う絶縁性樹脂からなる封止体８と、ランド３に設けられたバンプである半田ボール９とを有した構成となっている。
近年、このようなＢＧＡ型の半導体装置１は、薄型高密度化の要求に対応するために半導体装置１自体の小型化及びそれを構築する部品材料の小型化が進んでいる。例えば、半田ボール９の直径は０．３ｍｍ程度となっている。
ところで、このようなＢＧＡ型の半導体装置１には、外部基板に二次実装するための半田ボール９等のバンプにおいて、接続強度の低下に起因する接続不良が多発するという問題があった。
このバンプの接続不良の原因の一つとしては、バンプとランド３との間での合金成長にバラツキが生じるということが挙げられる。
一般に、合金には、熱を加え過ぎても少なすぎても合金の成長が不十分になり強度が低下するという性質がある。
そして、ＢＧＡ型の半導体装置１は、通常、各バンプをランド３に搭載した後に半導体装置１全体をリフロー加熱してバンプ接続する。
この際、搭載している半導体チップ５の素材がシリコン等であり封止樹脂より比熱容量が大きいため、半導体装置１全体を均一に加熱しても半導体チップ５搭載領域と非搭載領域で、加熱条件に差が出てくることになる。
その結果、半導体チップ５搭載領域下のランド３と非搭載領域下のランド３とでは、合金成長にバラツキが生じ、これにより接続強度の低下が生じた。
このようなバンプの接続強度の低下に起因した接続不良の改善策として、特許文献１には、チップコーナー部のバンプのみを大きいサイズにして改善した技術が開示されている。
また、特許文献２には、バンプの配列につき、外周縁を曲線状に配置して改善した技術が開示されている。
なお、特許文献３には、ビアホールがあるＢＧＡパッケージにおいて、半導体チップ搭載領域の外側のランドを大きくして、ビアホールからのレジン漏れを防止する技術が開示されている。
特開２００１−２１０７４９号公報 特開平０９−１６２５３１号公報 特開２０００−２４３７９２号公報
ところで、上述した特許文献１または特許文献２に記載の技術では、バンプのサイズや配置を汎用的な略格子状配列から変更するため、二次実装する外部基板側のランド位置の設計変更を要求することになる。
したがって、汎用性の高い半導体装置に対する顧客要求に反する事から、実際に商品化するのは困難であった。
また、特許文献３に記載の技術には、ビアホールが無いＢＧＡ型半導体装置において、接続強度を改善する技術に関しては何ら開示されていない。
そこで、本発明は以下の構成を採用した。
本発明の電子装置は、複数の開口部が設けられた絶縁膜によって一面が覆われた配線基板と、前記配線基板の一面上で、前記開口部から露出した部位に設けられたランドとを備え、前記開口部の面積が、全て略等しい面積で形成されており、前記配線基板の一面上の特定領域外に設けられた前記ランドの体積が、前記配線基板の一面上の前記特定領域内に設けられた前記ランドの体積より大きく構成されており、前記特定領域外が、前記特定領域内と比べて熱が多く加わる領域であることを特徴とする。
また、本発明の半導体装置は、複数の開口部が設けられた絶縁膜によって両面が覆われた配線基板と、前記配線基板の一面上で、前記開口部から露出した部位に設けられたランドと、前記配線基板の他面に搭載された半導体チップと、少なくとも前記配線基板の他面及び前記半導体チップを覆う絶縁性樹脂からなる封止体とを備え、前記開口部の面積が、全て略等しい面積で形成されており、前記配線基板の一面上の特定領域外に設けられた前記ランドの体積が、前記配線基板の一面上の前記特定領域内に設けられた前記ランドの体積より大きく構成されており、前記特定領域外が、前記特定領域内と比べて熱が多く加わる領域であることを特徴とする。
本発明では、略格子状のランドの配列、絶縁膜の開口部の面積及びバンプは、従来どおりにしておきながら、ランドとバンプとの間での合金成長を全てのランドにおいて均一化し、接続不良を低減することができる。
すなわち、熱が多く加わる特定領域外のランドの体積を、熱が多く加わらない特定領域内のランドの体積よりも大きくしたことで、ランドの温度上昇を均一化することができる。これにより、全てのランドにおいてランドとバンプとの間に均一な合金成長が見られ、接続強度のバラツキを低減することができる。
以下、本発明を適用した電子装置である半導体装置について、図面を参照して詳細に説明する。
図１は、本発明の実施形態である半導体装置の概略構成を示す断面図であり、図２は、図１のＡ−Ａ’間平面図である。また、図３は、図１の一部を拡大して示したバンプの断面図であり、図４は、図３のＢ−Ｂ’間平面図である。
図１に示すように、本実施形態の電子装置である半導体装置１Ａは、ＢＧＡ型の半導体装置であり、平面視略矩形の配線基板２と、配線基板２の一面２ａに設けられたバンプである半田ボール９と、配線基板２の他面２ｂに搭載された半導体チップ５と、配線基板２の他面２ｂを覆う封止体８とを有した構成となっている。
配線基板２は、例えば０．２５ｍｍ厚のガラスエポキシ基板であり、ガラスエポキシ基材の両面に所定の図示略の配線が形成されている。また、この配線は、複数の開口部１０，２０が設けられた絶縁膜であるソルダーレジスト１１によって覆われている。
配線基板２の一面２ａ上に設けられた配線で、ソルダーレジスト１１の開口部１０から露出された部位には、複数のランド３が形成されている。ランド３は、例えばＣｕ素材とＮｉやＡｕメッキから構成されている。
なお、後述するように、配線基板２の一面２ａ上の複数の開口部１０の面積は、全て略等しい面積で形成されている。
また、配線基板２の他面２ｂに設けられた配線で、ソルダーレジスト１１の開口部２０から露出された部位には、複数の接続パッド４が形成されている。
そして、接続パッド４とこれに対応するランド３とは、配線基板２の内部配線１２によりそれぞれ電気的に接続されている。
なお、複数のランド３は、配線基板２の一面２ａ上に所定の間隔、例えば１ｍｍ間隔で格子状に配置されている。
また、配線基板２の他面２ｂの略中央部位の上方には、半導体チップ５が絶縁性の接着剤或いはＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）等の固定部材１３を介して接着固定されている。
半導体チップ５は、平面視略矩形の板状で、一面５ａに所望の回路、例えば論理回路や記憶回路が形成されている。
半導体チップ５の一面５ａの周辺近傍位置には、複数の電極パッド６が形成されている。また、電極パッド６を除く半導体チップ５の一面５ａには、図示略のパッシベーション膜が形成されており、回路形成面を保護している。
半導体チップ５の電極パッド６は、それぞれ対応する配線基板２の接続パッド４と、導電性のワイヤ７により結線されることで電気的に接続されている。ワイヤ７には、例えばＡｕ、Ｃｕ等が用いられている。
このようにして、ワイヤ７、接続パッド４及び内部配線１２を介して半導体チップ５とランド３とが電気的に接続されている。
配線基板２の他面２ｂには、半導体チップ５及びワイヤ７を覆うように、略全面に封止体８が形成されている。封止体８には、例えばエポキシ樹脂等の熱硬化性樹脂が用いられており、その厚さは、例えば４００μｍ程度に構成される。
また、配線基板２の一面２ａに設けられた複数のランド３上には、それぞれバンプである半田ボール９が外部端子として所定の間隔で略格子状に搭載されている。
また、図１ないし図４に示すように、配線基板２の一面２ａ上で、半導体チップ５が搭載された位置の反対側に対応する領域１４（特定領域）外に設けられたランド３ａの直径Ｘａは、領域１４内に設けられたランド３ｂの直径Ｘｂよりも長い長さで構成されている。
すなわち、領域１４外に設けられたランド３ａの面積は、領域１４内に設けられたランド３ｂの面積よりも大きく構成されている。具体的には、例えば１．１倍以上２．０倍以下の大きさで構成されている。
また、ランド３の厚さは、領域１４内外で異ならないので、結果として領域１４外のランド３ａの体積は、領域１４内のランド３ｂの体積よりも大きく、例えば１．１倍以上２．０倍以下で構成されている。
なお、ランド３の周囲を囲むソルダーレジスト１１の開口部１０の直径Ｙの大きさは一定で、領域１４内外で開口部１０の面積は異ならず、また、ランド３に設けられる半田ボール９の大きさも領域１４内外で異ならない。
本発明の半導体装置１Ａは、上記構成を採用した結果、領域１４外のランド３ａの熱容量が領域１４内のランド３ｂと比較して大きいため、リフロー工程の加熱時に、領域１４外のランド３ａの温度上昇が抑制されることとなる。
これにより、合金成長のバラツキを低減することができ、良好なバンプ接続をすることができる。
なお、領域１４外のランド３ａと領域１４内のランド３ｂの面積比は、合金成長及び半田ボール９の溶融凝固状況が略同等になるように１．１倍から２．０倍までの範囲で、適宜調整すればよい。この結果、より良好なバンプ接続をすることができる。
具体的に述べると、一般に、温度上昇と加熱時の熱量の関係は、ΔＴ=Ｑ／（ＣＭ） （ΔＴ：温度変化、Ｑ：熱量、C：熱容量、M：質量）の式で表される。
そして、質量は体積×密度であるので、上記式は、ΔＴ=Ｑ／（ＣＶＤ） （Ｖ：体積、Ｄ：密度）に置き換わる。
また、半導体装置１Ａへ加えられる熱量Ｑ（及び各ランドへ加えられる熱量）を一定と考え、各ランド３はすべて同じ材料で熱容量Ｃや密度Ｄは同一と考え、それら一定値をαとしてまとめた場合、上記式は、ΔＴ=α／（Ｖ） （α：変化しない一定の値）で表される。
さらに、体積Ｖは面積×厚さであり、各ランド３の厚さを一定と考えた場合、この式は、ΔＴ＝β／（Ｓ） （β：変化しない一定の値、S：面積）で表されることになる。
この式から明らかにように、各ランド３の温度上昇はランド３の面積に反比例する事となる。
すなわち、バンプの溶融とそれに伴うランド３とバンプとの間での合金成長は、温度に関連づけられているところ、この温度の変化は、あらかじめ個々のランド３を異なった面積で設計することにより、ランド３毎にコントロールする事が可能となる。
例えばランド３の面積が２．０倍になったとき、温度上昇は０．５倍となる。（基板配線部及び周辺雰囲気の影響は無視する。）
ところで、半導体装置１Ａの半導体チップ５は、比熱容量が約７００Ｊ／(Ｋｇ・Ｋ)となっており、封止樹脂より大きい。これにより、バンプ接続の際や二次実装などのリフロー加熱に対して、半導体チップ５下（領域１４内）のランド３ｂは、領域１４外に設けられたランド３ａに比べて温度上昇が小さくなる。
そこで、領域１４内に設けられたランド３ｂと等しい熱挙動を示す様に、領域１４外に設けられたランド３ａについて面積を拡大して設計する。これにより、領域１４外に設けられたランド３ａは、面積が拡大することで温度上昇が抑えられ、領域１４内外に関係なく、全てのランドへの均一な温度添加が可能となる。
その結果、すべてのランド３においてランド３とバンプとの間での合金成長が均一化し、接続強度のバラツキを防止して半導体装置１Ａとしての接続信頼性を向上させる事が可能となる。
また、ソルダーレジスト１１の開口部１０の面積は、いずれのランド３でも同一である。これにより、バンプの形状はランド３毎に変わらず、マザーボード側のランド設計の変更は必要なく、バンプ形状の変更による実装不良や実装信頼性の低下は起こらない。
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、半導体チップのサイズや種類、枚数、搭載方向、並びにバンプの種類は問わない。また、パッケージ内の搭載物はチップに限定せず、別の半導体パッケージ（パッケージインパッケージ品）や、受動・能動素子でもよい。
さらに、ランドの体積をさらにコントロールするために、特定エリアのランドの厚さを厚くしたり、Ｃｕ素材等からなるビアを基板を掘り下げ形成してもよい。また、形状は円形に限らず長四角形状など他の形状でもよい。
本発明は、電子装置に関するものなので、電子装置を製造する製造業において幅広く利用することができる。
図１は、本発明の実施形態である半導体装置の概略構成を示す断面図である。 図２は、図１のＡ−Ａ’間平面図である。 図３は、図１の一部を拡大して示したバンプの断面図である。 図４は、図３のＢ−Ｂ’間平面図である。 図５は、従来の半導体装置の概略構成を示す断面図である。
符号の説明
２・・・配線基板、２ａ・・・配線基板の一面、２ｂ・・・配線基板の他面、３・・・ランド、４・・・接続パッド、５・・・半導体チップ、６・・・電極パッド、７・・・ワイヤ、８・・・封止体、１０，２０・・・開口部、１１・・・ソルダーレジスト

Claims (6)

  1. 複数の開口部が設けられた絶縁膜によって一面が覆われた配線基板と、
    前記配線基板の一面上で、前記開口部から露出した部位に設けられたランドとを備え、
    前記開口部の面積が、全て略等しい面積で形成されており、
    前記配線基板の一面上の特定領域外に設けられた前記ランドの体積が、前記配線基板の一面上の前記特定領域内に設けられた前記ランドの体積より大きく構成されており、
    前記特定領域外が、前記特定領域内と比べて熱が多く加わる領域であることを特徴とする電子装置。
  2. 前記特定領域外に設けられた前記ランドの体積が、前記特定領域内に設けられたランドの体積の１．１倍以上、２．０倍以下であることを特徴とする請求項１に記載の電子装置。
  3. 複数の開口部が設けられた絶縁膜によって両面が覆われた配線基板と、
    前記配線基板の一面上で、前記開口部から露出した部位に設けられたランドと、
    前記配線基板の他面に搭載された半導体チップと、
    少なくとも前記配線基板の他面及び前記半導体チップを覆う絶縁性樹脂からなる封止体とを備え、
    前記配線基板の一面上の前記開口部の面積が、全て略等しい面積で形成されており、
    前記配線基板の一面上の特定領域外に設けられた前記ランドの体積が、前記配線基板の一面上の前記特定領域内に設けられた前記ランドの体積より大きく構成されており、
    前記特定領域外が、前記特定領域内と比べて熱が多く加わる領域であることを特徴とする半導体装置。
  4. 前記配線基板の他面上に、前記ランドと電気的に接続された接続パッドが設けられ、
    前記半導体チップに設けられた電極パッドが、ワイヤを介して前記接続パッドに電気的に接続されており、
    前記ランドには、バンプが設けられていることを特徴とする請求項３に記載の半導体装置。
  5. 前記特定領域外に設けられた前記ランドの体積が、前記特定領域内に設けられたランドの体積の１．１倍以上、２．０倍以下であることを特徴とする請求項３または請求項４に記載の半導体装置。
  6. 前記特定領域が、前記半導体チップの搭載された位置の反対側に対応する前記配線基板の一面上の領域であることを特徴とする請求項３ないし請求項５のいずれか１項に記載の半導体装置。
JP2008299277A 2008-11-25 2008-11-25 電子装置及び半導体装置 Pending JP2010129572A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008299277A JP2010129572A (ja) 2008-11-25 2008-11-25 電子装置及び半導体装置
US12/591,346 US20100127393A1 (en) 2008-11-25 2009-11-17 Electronic device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008299277A JP2010129572A (ja) 2008-11-25 2008-11-25 電子装置及び半導体装置

Publications (1)

Publication Number Publication Date
JP2010129572A true JP2010129572A (ja) 2010-06-10

Family

ID=42195480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008299277A Pending JP2010129572A (ja) 2008-11-25 2008-11-25 電子装置及び半導体装置

Country Status (2)

Country Link
US (1) US20100127393A1 (ja)
JP (1) JP2010129572A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225893A (ja) * 2014-05-26 2015-12-14 京セラ株式会社 配線基板および電子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225893A (ja) * 2014-05-26 2015-12-14 京セラ株式会社 配線基板および電子装置

Also Published As

Publication number Publication date
US20100127393A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
US7795743B2 (en) Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US8604614B2 (en) Semiconductor packages having warpage compensation
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US6384343B1 (en) Semiconductor device
US7190066B2 (en) Heat spreader and package structure utilizing the same
US20070018312A1 (en) Wiring substrate and semiconductor package implementing the same
US20160093796A1 (en) Semiconductor device and method for manufacturing the same
US9460938B2 (en) Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims
CN111627871A (zh) 半导体封装件
TW202025422A (zh) 電子封裝結構
JP2007005452A (ja) 半導体装置
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
JP2008085002A (ja) 半導体装置およびその製造方法
US10008441B2 (en) Semiconductor package
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
JP2010129572A (ja) 電子装置及び半導体装置
KR100393094B1 (ko) 지지각을 갖는 기판을 이용한 반도체 패키지
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR100474193B1 (ko) 비지에이패키지및그제조방법
TW202105665A (zh) 半導體封裝結構
US11670574B2 (en) Semiconductor device
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
JP4523425B2 (ja) 半導体素子搭載用基板
JP2011049243A (ja) 半導体装置