JP2011049243A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011049243A
JP2011049243A JP2009194586A JP2009194586A JP2011049243A JP 2011049243 A JP2011049243 A JP 2011049243A JP 2009194586 A JP2009194586 A JP 2009194586A JP 2009194586 A JP2009194586 A JP 2009194586A JP 2011049243 A JP2011049243 A JP 2011049243A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
chip
wiring board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009194586A
Other languages
English (en)
Inventor
Kazutaka Koshiishi
和孝 輿石
Mitsuaki Katagiri
光昭 片桐
Masaru Hasegawa
優 長谷川
Satoshi Isa
聡 伊佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2009194586A priority Critical patent/JP2011049243A/ja
Publication of JP2011049243A publication Critical patent/JP2011049243A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】複数の半導体チップを同一パッケージに混載するとともに、それぞれの半導体チップから漏出される放射ノイズによって、相互に干渉を受けることがない半導体装置を提供する。
【解決手段】一面２ａ上に複数のグランドパッド２１が設けられた配線基板２と、前記配線基板２の一面２ａ上に搭載された第１の半導体チップ５と、前記第１の半導体チップ５の上方に離間して配置された第２の半導体チップ６と、前記第１の半導体チップ５の一面５ａを覆うとともに、両端が前記グランドパッド２１に接続された複数のシールド用ワイヤ２２と、を備えることを特徴とする。
【選択図】図１

Description

本発明は、半導体装置に関する。
近年、デジタル機器の小型化、高速化、高機能化に伴い、半導体装置の高密度実装化の要望が強まり、複数の半導体チップを一つのパッケージに組み込むＭＣＰ（マルチチップパッケージ）化が進んできる。
特に、異なる種類の半導体チップを同一のパッケージに組み込んだ半導体装置も開発され、製品化されている。
図７は、このような半導体装置の一例を示すものである。
図７に示すように、半導体装置１は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置であり、一面２ａに複数の接続パッド３を有し、他面２ｂに接続パッド３と電気的に接続された複数のランド４とを有する配線基板２と、配線基板２の一面２ａに搭載された第１の半導体チップ５と、第１の半導体チップ５上に配置された第２の半導体チップ６と、ワイヤ７と、少なくとも各半導体チップ５，６とワイヤ７とを覆う絶縁性樹脂からなる封止体８と、ランド４上に設けられた半田ボール等の外部端子９とを有した構成となっている。
また、第１の半導体チップ５は、高周波（ＲＦ）用チップであり、第２の半導体チップ６は、メモリチップやロジック用チップである。
以上の構成により、複数の半導体チップ５，６が一つのパッケージに組み込まれている。
なお、特許文献１には、金属ワイヤによって半導体チップを覆うことで、半導体チップなどから発生する電磁ノイズの半導体装置外への漏出を防止する技術が開示されている。
特開２００１−４４３０５号公報
ところで、複数の半導体チップを同一パッケージに混載すると、チップ間の距離が短いため、それぞれのチップから漏出される放射ノイズにより、相互に干渉を受けるという問題があった。特に、高周波用チップを混載した場合、高周波用チップは、他の種類の半導体チップと比べて高周波ノイズをチップ外に放出し易いため、それによる誤動作が大きな問題となっていた。
そこで、本発明は、以下の構成を採用した。
本発明の半導体装置は、一面上に複数のグランドパッドが設けられた配線基板と、前記配線基板の一面上に搭載された第１の半導体チップと、前記第１の半導体チップの上方に離間して配置された第２の半導体チップと、前記第１の半導体チップの一面を覆うとともに、両端が前記グランドパッドに接続された複数のシールド用ワイヤと、を備えることを特徴とする。
本発明の半導体装置は、一面上に複数のグランドパッドが設けられた配線基板と、前記配線基板の一面上に搭載された第１の半導体チップと、前記第１の半導体チップの上方に離間して配置された第２の半導体チップと、前記第１の半導体チップと前記第２の半導体チップとの間に配置された金属板と、前記グランドパッドと前記金属板とを接続するシールド用ワイヤと、を備えることを特徴とする。
本発明では、第１の半導体チップの一面を覆うように、シールド用ワイヤが設けられている。これにより、第１の半導体チップと第２の半導体チップとの間にシールド用ワイヤが配置されることとなり、各半導体チップ間から漏出する放射ノイズが、相互干渉するのを防止することができる。
また、シールド用ワイヤは、配線基板に設けられたグランドパッドに接続されているので、シールド用ワイヤによって捕捉した放射ノイズを、速やかにグランドパッドに逃がすことができる。
また、本発明は、第１の半導体チップと第２の半導体チップとの間に金属板が配置されるので、各半導体チップから漏出する放射ノイズが、相互干渉するのを防止することができる。
また、金属板は、シールド用ワイヤを介して配線基板に設けられたグランドパッドと接続されているので、捕捉した放射ノイズを、速やかにグランドパッドに逃がすことができる。
図１は、本発明の第１の実施形態である半導体装置を示す断面図である。 図２は、本発明の第１の実施形態に用いられるシールド用ワイヤを示す平面図である。 図３は、本発明の第１の実施形態である半導体装置の一部を拡大して示した断面図である。 図４は、本発明の第２の実施形態である半導体装置を示す断面図である。 図５は、本発明の第２の実施形態に用いられる金属板を示す平面図である。 図６は、本発明の変形例を示す断面図である。 図７は、従来の半導体装置を示す断面図である。 図８は、放射ノイズの遮断効果が良好となるシールド用ワイヤ間の距離と半導体チップとシールド用ワイヤの距離との関係を示したグラフである。
［第１の実施形態］
以下、本発明の第１の実施形態である半導体装置について、図面を参照して説明する。
図１に示すように、半導体装置１Ａは、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置であり、一面２ａ上に複数のグランドパッド２１が設けられた配線基板２と、配線基板２の一面２ａ上に搭載された第１の半導体チップ５と、第１の半導体チップ５の上方に離間して配置された第２の半導体チップ６と、第１の半導体チップ５の一面５ａを覆うとともに、両端が前記グランドパッド２１に接続された複数のシールド用ワイヤ２２とを有した構成となっている。
配線基板２は、平面視略矩形で、例えば０．２５ｍｍ厚のガラスエポキシ基板であり、両面２ａ，２ｂに所定の図示略の配線が形成されている。また、この配線は、複数の開口部が設けられた図示略のソルダーレジストによって覆われている。
配線基板２の一面２ａに設けられた配線で、ソルダーレジストの開口部から露出された部位には、複数の第１の接続パッド２３と第２の接続パッド２４とグランドパッド２１が設けられている。
また、配線基板２の他面２ｂ上に設けられた配線で、ソルダーレジストの開口部から露出された部位には、複数のランド４が形成されている。ランド４は、例えばＣｕ素材とＮｉやＡｕめっきから構成されており、配線基板２の他面２ｂ上に所定の間隔、例えば１ｍｍ間隔で格子状に配置されている。
なお、各接続パッド２３，２４とこれに対応するランド４とは、配線基板２の図示略の内部配線や貫通ビア等により、それぞれ電気的に接続されている。
配線基板２の一面２ａの略中央部位には、第１の半導体チップ５が絶縁性の接着剤またはＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）等の図示略の固定部材を介して接着固定されている。
第１の半導体チップ５は、例えば高周波（ＲＦ）用チップであり、平面視略矩形の板状で、一面５ａに所望の回路、例えば論理回路や記憶回路が形成されている。
第１の半導体チップ５の一面５ａの周辺近傍位置には、複数の第１の電極パッド２５が形成されている。また、第１の電極パッド２５を除く第１の半導体チップ５の一面５ａには、図示略のパッシベーション膜が形成されており、回路形成面を保護している。
第１の電極パッド２５は、それぞれ対応する配線基板２の第１の接続パッド２３と、導電性の第１のボンディングワイヤ２６によって結線されることで、電気的に接続されている。第１のボンディングワイヤ２６には、例えばＡｕ、Ｃｕ等が用いられる。
なお、第１の半導体チップ５は、第１のボンディングワイヤ２６と、第１の接続パッド２３と、配線基板２内の図示略の内部配線を通して、ランド４と電気的に接続されている。
また、第１の半導体チップ５の一面５ａは、複数のシールド用ワイヤ２２によって覆われており、シールド用ワイヤ２２の両端は、配線基板２に設けられたグランドパッド２１に接続されている。
シールド用ワイヤ２２は、図２に示すように、平面視した際に、格子状に第１の半導体チップ５の一面５ａを覆うように配置されている。なお、図２は、シールド用ワイヤ２２以外を省略して記載している。
また、シールド用ワイヤ２２には、例えばＡｕ、Ｃｕ等が用いられる。
シールド用ワイヤ２２によって覆われた第１の半導体チップ５の上方には、第２の半導体チップ６が配置されている。すなわち、第２の半導体チップ６は、第１の半導体チップ５の上方に離間して配置されており、この離間空間２７内にシールド用ワイヤ２２が配置された構成となっている。なお、この離間空間２７内には、後述するように封止体８が埋め込まれている。
また、格子状に設けられたシールド用ワイヤ２２のそれぞれの間の距離ｌは、第１の半導体チップ５と第２の半導体チップ６との間の距離をｍとした際に、ｌ≦ｍの関係を満たすように設計するのが好ましい。
特に、図３に示すように、第１の半導体チップ５とシールド用ワイヤ２２との間の距離をｍ１とし、第２の半導体チップ６とシールド用ワイヤ２２との間の距離をｍ２とした際に、ｌ≦２ｍ１かつｌ≦２ｍ２の関係を満たすように設計するのが好ましい。すなわち、各シールド用ワイヤ２２間の距離ｌを、シールド用ワイヤ２２と第１の半導体チップ５または第２の半導体チップ６との距離のうち、短いものの２倍以下の大きさに設計するのが好ましい。
第２の半導体チップ６は、例えばＤＲＡＭチップ等のメモリチップやロジック用チップであり、平面視略矩形状の板状で、一面６ａに所望の回路、例えば論理回路や記憶回路が形成されている。
第２の半導体チップ６も第１の半導体チップ５と同様に、一面６ａの周辺近傍位置には、複数の第２の電極パッド２８が形成されている。また、第２の電極パッド２８を除く第２の半導体チップ６の一面６ａには、図示略のパッシベーション膜が形成されており、回路形成面を保護している。
第２の電極パッド２８は、それぞれ対応する配線基板２の第２の接続パッド２４と、導電性の第２のボンディングワイヤ２９によって結線されることで、電気的に接続されている。第２のボンディングワイヤ２９には、例えばＡｕ、Ｃｕ等が用いられる。
なお、第２の半導体チップ６は、第２のボンディングワイヤ２９と、第２の接続パッド２４と、配線基板２内の図示略の内部配線を通して、ランド４と電気的に接続されている。
配線基板２の一面２ａには、各半導体チップ５，６と、各ボンディングワイヤ２６，２９と、シールド用ワイヤ２２とを覆うように、略全面に封止体８が形成されている。また、封止体８は、第１の半導体チップ５と第２の半導体チップ６の間の離間空間２７内を密に埋めるように形成されている。
なお、封止体８には、例えばエポキシ樹脂等の熱硬化性樹脂を用いることができ、その厚さは例えば４００μｍ程度に構成される。
また、配線基板２の他面２ｂに設けられたランド４上には、それぞれバンプである半田ボールが、外部端子９として所定の間隔で略格子状に形成されている。
本実施形態の半導体装置１Ａは、第１の半導体チップ５の一面５ａを覆うシールド用ワイヤ２２が設けられている。これにより、第１の半導体チップ５と第２の半導体チップ６との間にシールド用ワイヤ２２が配置されることとなり、各半導体チップ５，６間から漏出する放射ノイズが、相互干渉するのを防止することができる。
また、シールド用ワイヤ２２は、配線基板２に設けられたグランドパッド２１に接続されているので、シールド用ワイヤ２２によって捕捉した放射ノイズを、速やかにグランドパッド２１を通して配線基板２に逃がすことができる。
また、シールド用ワイヤ２２は、各半導体チップ５，６から発生した熱を、配線基板２に逃がすこともできるので、半導体装置１Ａの放熱効果も向上する。
また、シールド用ワイヤ２２として、通常のボンディングワイヤと同じ材質のものを用いることができ、また、通常のワイヤボンディング装置を用いて形成できるので、製造コストを低減することができる。
また、各半導体チップ５，６間から漏出する放射ノイズをシールド用ワイヤ２２が遮断する効果は、シールド用ワイヤ２２のそれぞれの間の距離ｌと、第１の半導体チップ５と第２の半導体チップ６との間の距離ｍに依存する。すなわち、各半導体チップ５，６間の距離ｍが近ければ、シールド用ワイヤ２２のそれぞれの間の距離ｌを狭くする必要があり、距離ｍが遠ければ、距離ｌを広くする必要がある。
本実施形態では、ｌ≦ｍの関係を満たすように設計されており、放射ノイズを良好に遮断することができる。特に、本実施形態では、第１の半導体チップ５とシールド用ワイヤ２２との間の距離をｍ１とし、第２の半導体チップ６とシールド用ワイヤ２２との間の距離をｍ２とした際に、ｌ≦２ｍ１かつｌ≦２ｍ２関係を満たすように設計されており、放射ノイズをより良好に遮断することができる。
なお、図８は、ｍ１とｍ２を等しい値に設計した場合において、放射ノイズの遮断効果が良好なｌとｍ１（＝ｍ２）の関係を示したグラフである。グラフ中、斜線領域３０が、放射ノイズの遮断効果が良好な範囲である。
なお、本実施形態では、配線基板２にシールド用ワイヤ２２とのみ接続されるグランドパッド２１を設けたが、設計上等の理由からグランドパッド２１を設けられない場合は、第１の接続パッド２３をグランドパッドとして活用しても構わない。この場合、シールド用ワイヤ２２によって捕捉された放射ノイズが第１の接続パッド２３にも伝わることになるが、第１の接続パッド２３は、もともとノイズ源である第１の半導体チップ５と接続されているので、影響が小さく問題ない。
［第２の実施形態］
次に、本発明の第２の実施形態である半導体装置について説明する。本実施形態の半導体装置１Ｂは、第１の半導体チップ５と第２の半導体チップ６との間に金属板３１が挿入されている点で第１の実施形態と異なっており、第１の実施形態と同様な部分については、適宜説明を省略する。
本実施形態の半導体装置１Ｂは、図４に示すように、一面２ａ上に複数のグランドパッド２１が設けられた配線基板２と、配線基板２の一面２ａ上に搭載された第１の半導体チップ５と、第１の半導体チップ５の上方に離間して配置された第２の半導体チップ６と、第１の半導体チップ５と第２の半導体チップ６との間に配置された金属板３１と、グランドパッド２１と金属板３１とを接続するシールド用ワイヤ３２と、を有した構成となっている。
金属板３１は、例えばＡｌ等で形成されており、平面視略矩形の板状で、第１の半導体チップ５上に、第２の半導体チップ６と接しないように、配置されている。また、金属板３１の一面３１ａの周辺近傍には、図５に示すように、複数のシールド用ワイヤ３２が接続されている。なお、図５は、シールド用ワイヤ３２、金属板３１及び第１の半導体チップ５以外を省略して記載している。
また、第１の半導体チップ５と対向する側から見たときに、金属板３１は、その面積が第１の半導体チップ５の面積及び第２の半導体チップ６の面積よりも小さい大きさに構成されている。
本実施形態の半導体装置１Ｂは、第１の半導体チップ５と第２の半導体チップ６との間に金属板３１が配置されることとなり、各半導体チップ５，６から漏出する放射ノイズが、相互干渉するのを防止することができる。
また、金属板３１は、シールド用ワイヤ２２を介して配線基板２に設けられたグランドパッド２１と接続されているので、捕捉した放射ノイズを、速やかにグランドパッド２１を通して配線基板２に逃がすことができる。
また、シールド用ワイヤ２２によって、金属板３１が捕捉した各半導体チップ５，６から発生した熱を、配線基板２に逃がすことができるので、半導体装置１Ｂの放熱効果も向上する。
また、本実施形態の半導体装置１Ｂは、第１の実施形態の半導体装置１Ａとは異なり、金属板３１によって各半導体チップ５，６から漏出する放射ノイズを遮断するので、シールド用ワイヤ３２の本数を減らすことができる。
なお、本実施形態でも、配線基板２にシールド用ワイヤ３２とのみ接続されるグランドパッド２１を設けても構わないし、ノイズ源である第１の半導体チップ５と接続されている第１の接続パッド２３をグランドパッドとして活用しても構わない。
また、本実施形態では、金属板３１は、第１の半導体チップ５上に第１の半導体チップ５と接するように配置したが、第１の半導体チップ５と第２の半導体チップ６との間に配置されているのであれば、両方に接しないように配置しても、第２の半導体チップ６と接するように配置しても構わない。
以上、本発明を実施形態に基づき説明したが、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図６に示すように、第２の半導体チップ６の上に第３の半導体チップ４１を積層させることも可能である。
本発明は、半導体装置に関するものなので、半導体装置を製造する製造業において幅広く利用することができる。
１，１Ａ，１Ｂ・・・半導体装置、２・・・配線基板、２ａ・・・配線基板の一面、２ｂ・・・配線基板の他面、４・・・ランド、５・・・第１の半導体チップ、６・・・第２の半導体チップ、８・・・封止体２１・・・グランドパッド、２２，３２・・・シールド用ワイヤ、２３・・・第１の接続パッド、２４・・・第２の接続パッド、２５・・・第１の電極パッド、２６・・・第１のボンディングワイヤ、２８・・・第２の電極パッド、２９・・・第２のボンディングワイヤ、３１・・・金属板

Claims (7)

  1. 一面上に複数のグランドパッドが設けられた配線基板と、
    前記配線基板の一面上に搭載された第１の半導体チップと、
    前記第１の半導体チップの上方に離間して配置された第２の半導体チップと、
    前記第１の半導体チップの一面を覆うとともに、両端が前記グランドパッドに接続された複数のシールド用ワイヤと、を備えることを特徴とする半導体装置。
  2. 一面に複数の第１の接続パッドと、複数の第２の接続パッドと、複数のグランドパッドとを有し、他面に前記接続パッドと電気的に接続された複数のランドを有する配線基板と、
    前記配線基板の一面に搭載された第１の半導体チップと、
    前記第１の半導体チップに設けられた第１の電極パッドと、
    前記第１の電極パッドと、前記第１の接続パッドとを電気的に接続する第１のボンディングワイヤと、
    前記第１の半導体チップの上方に離間して配置された第２の半導体チップと、
    前記第２の半導体チップに設けられた第２の電極パッドと、
    前記第２の電極パッドと、前記第２の接続パッドとを電気的に接続する第２のボンディングワイヤと、
    前記第１の半導体チップの一面を覆うとともに、両端が前記グランドパッドに接続された複数のシールド用ワイヤと、
    少なくとも前記第１の半導体チップと、前記第２の半導体チップと、前記配線基板の一面とを覆う封止体と、を備えることを特徴とする半導体装置。
  3. 前記複数のシールド用ワイヤが、格子状に設けられていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記第１の半導体チップが、高周波用チップであり、前記第２の半導体チップがメモリチップまたはロジック用チップであることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体装置。
  5. 格子状に設けられた前記シールド用ワイヤのそれぞれの間の距離をｌとし、第１の半導体チップと第２の半導体チップの間の距離をｍとした際に、ｌ≦ｍの関係を満足することを特徴とする請求項３または請求項４に記載の半導体装置。
  6. 一面上に複数のグランドパッドが設けられた配線基板と、
    前記配線基板の一面上に搭載された第１の半導体チップと、
    前記第１の半導体チップの上方に離間して配置された第２の半導体チップと、
    前記第１の半導体チップと前記第２の半導体チップとの間に配置された金属板と、
    前記グランドパッドと前記金属板とを接続するシールド用ワイヤと、を備えることを特徴とする半導体装置。
  7. 前記第１の半導体チップが、高周波用チップであり、前記第２の半導体チップがメモリチップまたはロジック用チップであることを特徴とする請求項６に記載の半導体装置。
JP2009194586A 2009-08-25 2009-08-25 半導体装置 Pending JP2011049243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009194586A JP2011049243A (ja) 2009-08-25 2009-08-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009194586A JP2011049243A (ja) 2009-08-25 2009-08-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2011049243A true JP2011049243A (ja) 2011-03-10

Family

ID=43835323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009194586A Pending JP2011049243A (ja) 2009-08-25 2009-08-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2011049243A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170263568A1 (en) * 2016-03-10 2017-09-14 Amkor Technology, Inc. Semiconductor device having conductive wire with increased attachment angle and method
US11342276B2 (en) 2019-05-24 2022-05-24 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170263568A1 (en) * 2016-03-10 2017-09-14 Amkor Technology, Inc. Semiconductor device having conductive wire with increased attachment angle and method
KR101815754B1 (ko) * 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US10141269B2 (en) * 2016-03-10 2018-11-27 Amkor Technology, Inc. Semiconductor device having conductive wire with increased attachment angle and method
US10943871B2 (en) 2016-03-10 2021-03-09 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having conductive wire with increased attachment angle and method
US20210143105A1 (en) * 2016-03-10 2021-05-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having conductive wire with increased attachment angle and method
US11804447B2 (en) 2016-03-10 2023-10-31 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having conductive wire with increased attachment angle and method
US11342276B2 (en) 2019-05-24 2022-05-24 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US6818978B1 (en) Ball grid array package with shielding
US7514774B2 (en) Stacked multi-chip package with EMI shielding
US7482686B2 (en) Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7432586B2 (en) Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US8241966B2 (en) Methods of making an electronic component package and semiconductor chip packages
US8198718B2 (en) Semiconductor device with stacked semiconductor chips
KR101647587B1 (ko) 반도체 패키지
US20060091517A1 (en) Stacked semiconductor multi-chip package
KR20080014004A (ko) 인터포저 및 반도체 장치
US20150333017A1 (en) Semiconductor package and method of manufacturing the same
US6130477A (en) Thin enhanced TAB BGA package having improved heat dissipation
US10923435B2 (en) Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US7772696B2 (en) IC package having IC-to-PCB interconnects on the top and bottom of the package substrate
US11195800B2 (en) Electronic device module and method of manufacturing the same
US8310062B2 (en) Stacked semiconductor package
KR100826988B1 (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지
JP2007281129A (ja) 積層型半導体装置
TWI447888B (zh) 具有凹部之半導體結構及其製造方法
US9412703B1 (en) Chip package structure having a shielded molding compound
KR100895816B1 (ko) 반도체 패키지
US9048199B2 (en) Semiconductor package and method of manufacturing the semiconductor package
JP2011049243A (ja) 半導体装置
KR20180023488A (ko) 반도체 패키지 및 반도체 패키지 제조방법
JP2001044305A (ja) 半導体装置
US20210035916A1 (en) Semiconductor package