JP2007281129A - 積層型半導体装置 - Google Patents

Abstract

【課題】ＰＯＰ構造の積層型半導体装置において、積層した半導体装置間の接続強度を高めることによって、装置全体として見た場合の強度や信頼性を向上させる。
【解決手段】第１の半導体装置１０は、第１の配線基板１１の表面側に実装された第１の半導体素子１６と、第１の配線基板１１の表面側に設けられた第１の内部接続用ランド１３および裏面側に設けられた外部接続用ランド１４とを備える。第２の半導体装置２０は、第１の配線基板１１の上方に配置される第２の配線基板２１と、第２の配線基板２１の表面側に実装された第２の半導体素子２５，２７と、第２の配線基板２１の裏面側に設けられた第２の内部接続用ランド２３とを備える。第１および第２の半導体装置１０、２０間は内部接続端子２４を介して接続されており、さらにそれらの間の隙間には補強用樹脂３０が充填されている。
【選択図】図１

Description

本発明は積層型半導体装置に関する。

近年、半導体装置の小型化や高集積化を実現するために、複数の半導体素子を1つのパッケージ内に収納してシステム化したマルチチップモジュール（ＭＣＭ）が実用化されている。ＭＣＭの代表的な構造としては、1つの回路基板上にメモリ素子やプロセッサ素子等を実装し、これらを一括して封止した構造が挙げられる。さらに、ＭＣＭの小型・高密度実装化や高機能化等を図る上で、半導体素子を実装した配線基板を立体的に積層した構造、すなわちＰＯＰ（Package on Package）構造の実用化が進められている。

しかし、ＰＯＰ構造はパッケージ間の接続強度が弱く、ＰＯＰ全体として見た場合のパッケージ強度が不足しやすいという難点を有している。一方、特許文献１にはそれぞれ半導体素子が実装された配線基板を有する複数の半導体パッケージを、半導体素子を収容可能な開口を有する中間基板を介在させて積層し、この中間基板を介して複数の半導体パッケージを電気的に接続した積層型パッケージが記載されている。

ここでは、配線基板上を半導体素子が実装された領域と基板間を接続する接続ランドを有する領域とに分け、接続ランドを有する領域（外周領域）のみに封止用樹脂を充填している。このような構造はランド間の接続強度の補強に対しては効果を発揮するものの、積層型パッケージ（ＰＯＰ）全体として見た場合のパッケージ強度は必ずしも十分とはいえない。また、中間基板はＰＯＰの製造コストを増加させる要因となる。
特開2003-007972号公報

本発明の目的は、積層した半導体装置間の接続強度を高めることによって、装置全体として見た場合の強度や信頼性を向上させた積層型半導体装置を提供することにある。

本発明の一態様に係る積層型半導体装置は、第１の配線基板と、前記第１の配線基板の表面側に実装された第１の半導体素子と、前記第１の半導体素子を封止する第１の封止樹脂と、前記第１の配線基板の前記表面側に設けられた第１の内部接続用ランドと、前記第１の配線基板の裏面側に設けられた外部接続用ランドとを備える第１の半導体装置と、前記第１の配線基板の上方に配置される第２の配線基板と、前記第２の配線基板の表面側に実装された第２の半導体素子と、前記第２の半導体素子を封止する第２の封止樹脂と、前記第２の配線基板の裏面側に設けられた第２の内部接続用ランドとを備える第２の半導体装置と、前記第１の内部接続用ランドと前記第２の内部接続用ランドとを電気的に接続する内部接続端子を有する接続部と、前記第１の封止樹脂と前記第２の配線基板との間の隙間に充填された補強用樹脂とを具備することを特徴としている。

本発明の他の態様に係る積層型半導体装置は、第１の配線基板と、前記第１の配線基板の表面側に実装された第１の半導体素子と、前記第１の配線基板の前記表面側に設けられた第１の内部接続用ランドと、前記第１の配線基板の裏面側に設けられた外部接続用ランドとを備える第１の半導体装置と、前記第１の配線基板の上方に配置される第２の配線基板と、前記第２の配線基板の表面側に実装された第２の半導体素子と、前記第２の配線基板の裏面側に設けられた第２の内部接続用ランドとを備える第２の半導体装置と、前記第１の内部接続用ランドと前記第２の内部接続用ランドとを電気的に接続する内部接続端子を有する接続部と、前記第１の半導体素子と前記第２の配線基板との間の隙間に充填された補強用樹脂とを具備することを特徴としている。

本発明の態様に係る積層型半導体装置によれば、積層した半導体装置間の接続強度を補強用樹脂で高めることができる。従って、装置全体として見た場合の強度や信頼性を向上させた積層型半導体装置を提供することが可能となる。

以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のみの目的のために提供されるものであり、本発明はそれらの図面に限定するものではない。

図１は本発明の第１の実施形態による積層型半導体装置の構成を示す断面図である。同図に示す積層型半導体装置１は、第１の半導体装置（第１の半導体パッケージ）１０と第２の半導体装置（第２の半導体パッケージ）２０とを積層したＰＯＰ構造を有している。第１の半導体装置１０は素子搭載用基板として第１の配線基板１１を具備している。第１の配線基板１１は、樹脂基板、セラミックス基板、ガラス基板等の各種絶縁基板の内部や表面に配線網（図示せず）を設けたものであり、具体的にはガラス−エポキシ樹脂やＢＴ樹脂等を使用した多層プリント配線板を適用することができる。

第１の配線基板１１の表面中央部には素子実装部が設けられており、その周囲には第１の接続パッド１２が形成されている。第１の接続パッド１２はワイヤボンディング部となるものである。さらに、第１の接続パッド１２の外周部側には第１の内部接続用ランド１３が設けられており、これらの一部は第１の配線基板１１の配線網（図示しない表面配線や内部配線）を介して電気的に接続されている。

このように、第１の配線基板１１の素子実装面となる表面（上面）側には、素子実装部と第１の接続パッド１２と第１の内部接続用ランド１３とが設けられている。さらに、第１の配線基板１１の裏面（下面）側には、第１の接続パッド１２や第１の内部接続用ランド１３と配線網を介して電気的に接続された第１の外部接続用ランド１４が設けられている。第１の外部接続用ランド１４には、外部接続端子１５として半田バンプに代表される金属バンブ等が形成されている。

第１の配線基板１１の素子実装部上には、第１の半導体素子１６が絶縁樹脂製接着剤（ダイアタッチ材等／図示せず）を介して接着されている。第１の半導体素子１６の電極パッド（図示せず）は、第１のボンディングワイヤ１７を介して第１の接続パッド１２と接続されている。さらに、第１の配線基板１１の素子実装面には、エポキシ樹脂等からなる第１の封止樹脂１８がモールド成形されている。すなわち、第１の配線基板１１上に実装された第１の半導体素子１６は、ボンディングワイヤ１７等と共に第１の封止樹脂１８で封止されている。これらによって、ＰＯＰ構造を有する積層型半導体装置１のパッケージ素体としての第１の半導体装置１０が構成されている。

ここで、図１では第１の封止樹脂１８で封止された第１の半導体素子１６を有する第１の半導体装置１０を示したが、図２に示すように、第１の配線基板１１上に実装されたままの状態（ベアチップの状態）の第１の半導体素子１６で第１の半導体装置１０を構成してもよい。すなわち、後に詳述するように、第１の半導体装置１０と第２の半導体装置２０との間には補強用樹脂が充填されるため、この補強用樹脂を第１の半導体素子１６の封止樹脂として使用することができる。従って、第１の半導体素子１６は第１の半導体装置１０を作製する段階においてはベアチップの状態であってもよい。

なお、ここでは第１の配線基板１１上に1個の半導体素子１６を実装した例について説明したが、半導体素子の実装数は1個に限られるものではなく、複数個であってもよい。複数個の半導体素子を適用する場合、例えばそれらを積層して第１の配線基板１１上に実装することができる。さらに、第１の配線基板１１と第１の半導体素子１６との接続はワイヤボンディングに限られるものではなく、フリップチップボンディング等を適用することも可能である。

第１の半導体装置１０上に積層された第２の半導体装置２０は、同様に素子搭載用基板として第２の配線基板２１を具備している。第２の配線基板２１には、第１の配線基板１１と同様なものを適用することができる。第２の配線基板２１の表面中央部には素子実装部が設けられており、その周囲には第２の接続パッド２２が形成されている。第２の接続パッド２２はワイヤボンディング部となるものである。さらに、第２の配線基板２１の裏面（下面）側には、第２の接続パッド２２と配線網を介して電気的に接続された第２の内部接続用ランド２３が設けられている。第２の内部接続用ランド２３には、内部接続端子２４として半田バンプに代表される金属バンブ等が形成されている。

上述した内部接続端子２４は、さらに第１の配線基板１１の表面側に設けられた第１の内部接続用ランド１３と接続されている。すなわち、第１の半導体装置１０上に積層された第２の半導体装置２０は、内部接続端子２４を介して第１の半導体装置１０と電気的に接続されている。なお、内部接続端子２４は半田バンプ等に限らず、導電性樹脂等で形成してもよい。また、内部接続端子２４は第１の配線基板１１の第１の内部接続用ランド１３上に形成するようにしてよい。いずれにしても、内部接続端子２４は第１の半導体装置１０と第２の半導体装置２０との接続部を構成するものである。

第２の配線基板２１の素子実装部上には、第２の半導体素子２５が絶縁樹脂製接着剤（ダイアタッチ材等／図示せず）を介して接着されている。第２の半導体素子２５の電極パッド（図示せず）は、第２のボンディングワイヤ２６を介して第２の接続パッド２２と接続されている。さらに、第２の半導体素子２５上には第３の半導体素子２７が絶縁樹脂製接着剤等を介して接着されている。第３の半導体素子２７の電極パッド（図示せず）は、第３のボンディングワイヤ２８を介して第２の接続パッド２２と接続されている。

さらに、第２の配線基板２１の素子実装面には、エポキシ樹脂等からなる第２の封止樹脂２９がモールド成形されており、第２および第３の半導体素子２５、２７はボンディングワイヤ２６、２８等と共に樹脂封止されている。これらによって、ＰＯＰ構造を有する積層型半導体装置１のパッケージ素体としての第２の半導体装置２０が構成されている。なお、ここでは第２の配線基板２１上に2個の半導体素子２５、２７を実装した例について説明したが、半導体素子の実装数は2個に限られるものではなく、1個もしくは3個以上であってもよい。第２の配線基板２１と半導体素子との接続はワイヤボンディングに限られるものではなく、フリップチップボンディング等を適用することも可能である。

上述した第１の半導体装置１０と第２の半導体装置２０とは、立体的に積層されていると共に、内部接続端子２４を介して電気的に接続されている。このような第１の半導体装置１０と第２の半導体装置２０との間、具体的には第１の配線基板１１や第１の封止樹脂１８と第２の配線基板２１との間、あるいは第１の配線基板１１や第１の半導体素子１６と第２の配線基板２１との間の隙間には補強用樹脂３０が充填されている。補強用樹脂３０には、一般的に半導体装置の封止樹脂として用いられているエポキシ樹脂、シリコーン樹脂、ポリイミド樹脂等の熱硬化性樹脂を適用することができる。

このように、第１の半導体装置１０と第２の半導体装置２０との間には補強用樹脂３０が充填されているため、これらの間を内部接続端子２４のみで機械的に接続した場合に比べて、第１の半導体装置１０と第２の半導体装置２０との接続強度を大幅に高めることができる。これはＰＯＰ構造を有する積層型半導体装置１の機械的強度の向上に大きく寄与する。さらに、内部接続端子２４は第１および第２の内部接続用ランド１３、２３に対する接続部の周囲が補強用樹脂３０で補強されているため、第１および第２の半導体装置１０、２０との電気的な接続信頼性も高めることができる。すなわち、機械的および電気的な信頼性に優れるＰＯＰ構造の積層型半導体装置１を提供することが可能となる。

補強用樹脂３０は機械的および電気的な接続強度の向上効果をより有効に得る上で、第１の配線基板１１と第２の配線基板２１との間の隙間全体に均一に充填されていることが好ましい。このような補強用樹脂３０の充填状態を実現する上で、第２の配線基板２１には図３に示すように、補強用樹脂３０の樹脂注入部として第１の孔部３１と、補強用樹脂３０の充填状態を確認する樹脂確認部として第２の孔部３２とが設けられている。なお、図３は第２の半導体装置２０の裏面を示している。

すなわち、補強用樹脂３０の前駆体である樹脂組成物（樹脂ワニス）を第１の孔部３１から注入する。第１の孔部３１から注入された樹脂組成物は、充填時の粘度や表面張力、さらに第１の配線基板１１と第２の配線基板２１との間の隙間等を調整することによって、装置外周部からはみ出させることなく充填することができる。ただし、樹脂組成物を単に第１の孔部３１から注入しただけでは、第１の配線基板１１と第２の配線基板２１との間の隙間全体に均一に充填されているかどうかを確認することが難しい。

そこで、第２の配線基板２１には第１の孔部３１と半導体素子２５、２７を挟んだ対角線上に第２の孔部３２を設けている。第１の孔部３１から注入された樹脂組成物は、表面張力で隙間全体に拡散していく。そして、第２の配線基板２１に設けられた第２の孔部３２まで樹脂組成物が充填されたことを例えば目視することによって、第１の配線基板１１と第２の配線基板２１との間の隙間全体に樹脂組成物が均一に充填されたことを確認することができる。このように均一充填された樹脂組成物を所定の温度でキュアすることによって、第１の配線基板１１と第２の配線基板２１との間の隙間全体に均一に充填された補強用樹脂３０を再現性よく得ることが可能となる。

なお、樹脂確認部としての第２の孔部３２は対角線上の1箇所だけでなく、樹脂注入部としての第１の孔部３１が形成された角部を除く全角部に形成するようにしてもよい。また、図３では第１および第２の孔部３１、３２を内部接続端子２４の形成領域より内側に形成した状態を示しているが、設計上問題がなければ内部接続端子２４の形成領域内に設けることも可能である。さらに、樹脂注入部としての第１の孔部３１と樹脂確認部としての第２の孔部３２は、第１の配線基板１１に設けてもよい。

次に、本発明の第２の実施形態による積層型半導体装置について、図４および図５を参照して説明する。図４は本発明の第２の実施形態による積層型半導体装置の構成を示す正面図、図５は積層型半導体装置を構成する第２の半導体装置の裏面図である。なお、前述した第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。これらの図に示すＰＯＰ構造の積層型半導体装置２は、樹脂注入部および樹脂確認部として第１の実施形態の孔部に代えて切り欠き部を適用していることを除いて、第１の実施形態と同様な構成を有している。

すなわち、第１の半導体装置１０と第２の半導体装置２０との間、具体的には第１の配線基板１１や第１の封止樹脂１８と第２の配線基板２１との間の隙間全体に補強用樹脂３０を均一充填した状態を実現する上で、第２の配線基板２１には図５に示すように、補強用樹脂３０の樹脂注入部として第１の切り欠き部３３と、補強用樹脂３０の充填状態を確認する樹脂確認部として第２の切り欠き部３４とが設けられている。なお、第１の半導体装置１０は第１の封止樹脂１８を用いることなく、第１の配線基板１１上に第１の半導体素子１６を実装した状態を有するものであってもよい。

補強用樹脂３０の前駆体である樹脂組成物は、第１の切り欠き部３３から注入される。第１の切り欠き部３３から注入された樹脂組成物は、表面張力で隙間全体に拡散していく。そして、第２の配線基板２１に設けた第２の切り欠き部３４まで樹脂組成物が到達したことを例えば目視することによって、第１の配線基板１１と第２の配線基板２１との間の隙間全体に樹脂組成物が均一に充填されたことを確認することができる。

このように、均一充填された樹脂組成物を所定の温度でキュアすることで、均一充填された補強用樹脂３０を再現性よく得ることが可能となる。なお、樹脂確認部としての第２の切り欠き３４は1箇所だけでなく、樹脂注入部としての第１の切り欠き部３３が形成された角部を除く全角部に形成するようにしてもよい。さらに、樹脂注入部としての第１の切り欠き部３３と樹脂確認部としての第２の切り欠き部３４は、第１の配線基板１１に設けてもよい。

次に、本発明の第３の実施形態による積層型半導体装置について、図６を参照して説明する。図６は本発明の第３の実施形態による積層型半導体装置の構成を示す断面図である。なお、前述した第１および第２の実施形態と同一部分には同一符号を付し、その説明を一部省略する。

図６に示すＰＯＰ構造の積層型半導体装置３において、第１の半導体装置１０には第１の半導体素子１６としてロジック素子が実装されている。第１の半導体素子１６としてのロジック素子は、第１の配線基板１１にフリップチップ接続されている。第１の半導体素子１６は封止樹脂１８で封止されていてもよいし、また封止樹脂１８を適用せずに第１の配線基板１１に実装された状態であってもよい。

一方、第２の半導体装置２０には、第２の半導体素子２５としてＤＲＡＭが、また第３の半導体素子２７としてＮＡＮＤ型フラッシュメモリが実装されている。これら第２の半導体素子２５としてのＤＲＡＭと第３の半導体素子２７としてのＮＡＮＤ型フラッシュメモリは、エポキシ樹脂等からなる封止樹脂２９で樹脂封止されている。第２の半導体装置２０における封止樹脂２９は、通常の半導体パッケージと同様に、第２の配線基板２１と同形状となるようにモールド成形されている。

ここで、ロジック素子は一般的にＤＲＡＭやＮＡＮＤ型フラッシュメモリに比べて小形であるため、これを第１の半導体素子１６として第１の半導体装置１０に実装することによって、内部接続端子２４の形成領域の外周面積を小面積化することができる。第２の半導体装置２０は内部接続端子２４が第２の配線基板２１の裏面側に配置されているため、内部接続端子２４の形成領域が装置の大型化を招く要因とはならない。従って、この実施形態によれば小型化と信頼性の向上とを両立させたＰＯＰ構造の積層型半導体装置３を提供することが可能となる。

第３の実施形態による積層型半導体装置３においては装置の小型化を図る上で、樹脂注入部や樹脂確認部としての孔部や切り欠き部を設けていない。このような場合には、例えば第１の半導体装置１０と第２の半導体装置２０との接続体（内部接続端子２４で接続した接続体）を傾斜させ、外周部から樹脂組成物を注入することによって、第１の配線基板１１と第２の配線基板２１との間の隙間に補強用樹脂３０を充填することができる。補強用樹脂３０の充填確認は、注入側とは対角線上の外周部で行う。これでも充填確認は可能であるが、装置外周部からのはみ出し防止と充填確認とをより良好に両立させるためには、前述した実施形態の孔部や切り欠き部を適用することが好ましい。

なお、本発明は上記した実施形態に限定されるものではなく、第１の半導体素子を備える第１の半導体装置と第２の半導体素子を備える第２の半導体装置とを積層した各種構造の積層型半導体装置に適用することができ、そのような積層型半導体装置の第１の半導体装置と第２の半導体装置との間に補強用樹脂を充填することで強度や信頼性等を高めることが可能である。そのような積層型半導体装置も本発明に含まれるものである。さらに、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。

本発明の第１の実施形態による積層型半導体装置を示す断面図である。 図１に示す積層型半導体装置の変形例を示す断面図である。 図１に示す積層型半導体装置における第２の半導体装置の裏面図である。 本発明の第２の実施形態による積層型半導体装置を示す正面図である。 図４に示す積層型半導体装置における第２の半導体装置の裏面図である。 本発明の第３の実施形態による積層型半導体装置を示す断面図である。

符号の説明

１，２，３…積層型半導体装置、１０…第１の半導体装置、１１…第１の配線基板、１２…第１の接続パッド、１３…第１の内部接続用ランド、１４…外部接続用ランド、１５…外部接続端子、１６…第１の半導体素子、１７…第１のボンディングワイヤ、１８…第１の封止樹脂、２０…第２の半導体装置、２１…第２の配線基板、２２…第２の接続パッド、２３…第２の内部接続用ランド、２４…内部接続端子、２５…第２の半導体素子、２６…第２のボンディングワイヤ、２７…第３の半導体素子、２８…第３のボンディングワイヤ、２９…第２の封止樹脂、３０…補強用樹脂、３１…第１の孔部、３２…第２の孔部、３３…第１の切り欠き部、３４…第２の切り欠き部。

Claims (5)

1. 第１の配線基板と、前記第１の配線基板の表面側に実装された第１の半導体素子と、前記第１の半導体素子を封止する第１の封止樹脂と、前記第１の配線基板の前記表面側に設けられた第１の内部接続用ランドと、前記第１の配線基板の裏面側に設けられた外部接続用ランドとを備える第１の半導体装置と、
   前記第１の配線基板の上方に配置される第２の配線基板と、前記第２の配線基板の表面側に実装された第２の半導体素子と、前記第２の半導体素子を封止する第２の封止樹脂と、前記第２の配線基板の裏面側に設けられた第２の内部接続用ランドとを備える第２の半導体装置と、
   前記第１の内部接続用ランドと前記第２の内部接続用ランドとを電気的に接続する内部接続端子を有する接続部と、
   前記第１の封止樹脂と前記第２の配線基板との間の隙間に充填された補強用樹脂と
   を具備することを特徴とする積層型半導体装置。
2. 第１の配線基板と、前記第１の配線基板の表面側に実装された第１の半導体素子と、前記第１の配線基板の前記表面側に設けられた第１の内部接続用ランドと、前記第１の配線基板の裏面側に設けられた外部接続用ランドとを備える第１の半導体装置と、
   前記第１の配線基板の上方に配置される第２の配線基板と、前記第２の配線基板の表面側に実装された第２の半導体素子と、前記第２の配線基板の裏面側に設けられた第２の内部接続用ランドとを備える第２の半導体装置と、
   前記第１の内部接続用ランドと前記第２の内部接続用ランドとを電気的に接続する内部接続端子を有する接続部と、
   前記第１の半導体素子と前記第２の配線基板との間の隙間に充填された補強用樹脂と
   を具備することを特徴とする積層型半導体装置。
3. 請求項１または請求項２記載の積層型半導体装置において、
   前記第１の配線基板および前記第２の配線基板の少なくとも一方は、前記補強用樹脂を注入する第１の孔部と、前記補強用樹脂の充填状態を確認する第２の孔部とを有することを特徴とする積層型半導体装置。
4. 請求項１または請求項２記載の積層型半導体装置において、
   前記第１の配線基板および前記第２の配線基板の少なくとも一方は、前記補強用樹脂を注入する第１の切り欠き部と、前記補強用樹脂の充填状態を確認する第２の切り欠き部とを有することを特徴とする積層型半導体装置。
5. 請求項１ないし請求項５のいずれか１項記載の積層型半導体装置において、
   前記内部接続端子は前記第１の内部接続用ランドまたは前記第２の内部接続用ランドに設けられた半田バンプを有し、かつ前記外部接続用ランドには外部接続端子として半田バンプが設けられていることを特徴とする積層型半導体装置。

Images