JP2009129975A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009129975A
JP2009129975A JP2007300687A JP2007300687A JP2009129975A JP 2009129975 A JP2009129975 A JP 2009129975A JP 2007300687 A JP2007300687 A JP 2007300687A JP 2007300687 A JP2007300687 A JP 2007300687A JP 2009129975 A JP2009129975 A JP 2009129975A
Authority
JP
Japan
Prior art keywords
semiconductor device
built
resin portion
semiconductor chip
relay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007300687A
Other languages
English (en)
Inventor
Masanori Onodera
正徳 小野寺
Koji Taya
耕治 田谷
Masahiko Harayama
雅彦 原山
Junji Tanaka
淳二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2007300687A priority Critical patent/JP2009129975A/ja
Publication of JP2009129975A publication Critical patent/JP2009129975A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Abstract

【課題】低背化が可能で、かつ製造工数の削減が可能な半導体装置とその製造方法を提供すること。
【解決手段】本発明は、上面に凹部12を有する中継基板10と、中継基板10の凹部12内に搭載された半導体チップ20と、半導体チップ20上方に、中継基板10と接続端子28を介し搭載された内蔵半導体装置50と、中継基板10と内蔵半導体装置50との間に充填し半導体チップ20を封止する第1樹脂部26と、を具備する半導体装置およびその製造方法である。
【選択図】図1

Description

本発明は、半導体装置およびその製造方法に関し、特に半導体チップと内蔵半導体装置とを積層した半導体装置およびその製造方法に関する。
近年、電子機器の小型化・高機能化に伴い、半導体チップの実装密度を高めるため、パッケージングされた半導体装置を積層する技術が開発されている。特許文献1の図5には以下の技術が開示されている。第1半導体チップが搭載された第1基板上(特許文献1の図5では下)に、第2半導体チップが搭載された第2基板が積層されている。ベース基板と第1基板とは接続ボールで接続されている。ベース基板と第1基板との間に充填し第1半導体チップを封止する封止樹脂層が設けられている。
特許文献2の図1には以下の技術が開示されている。電子部品が搭載された下の絶縁基板上に、電子部品が搭載された上の絶縁基板が積層されている。絶縁基板同士は半田ボールで接続されている。絶縁基板間に充填し電子部品を封止するように封止樹脂層が設けられている。
特開2006−114604号公報 特開2003−347722号公報
特許文献1および特許文献2においては、半導体チップ(特許文献1における第1半導体チップ、特許文献2における電子部品に相当する)が搭載された中継基板(特許文献1における第1基板、特許文献2における下の絶縁基板に相当する)と、第1半導体チップ上方に、中継基板と接続端子(特許文献1における接続ボール、特許文献2における半田ボールに相当する)を介し搭載された内蔵半導体装置(特許文献1における第2半導体チップが搭載された第2基板、特許文献2における上の絶縁基板)と、を有する半導体装置が開示されている。そして、第1樹脂部が中継基板と内蔵半導体装置との間に充填し半導体チップを封止している。つまり、第1樹脂部は半導体チップの上面と側面に接して設けられている。
特許文献1および特許文献2によれば、接続端子は内蔵半導体装置と中継基板とを電気的に接続する。第1樹脂部により、内蔵半導体装置により発生した熱を中継基板に放熱することができる。また、第1樹脂部により、中継基板と内蔵半導体装置と間への異物の混入を抑制することができる。
しかしながら、特許文献1および特許文献2のような半導体装置においては、低背化のため、第1半導体チップと内蔵半導体装置との間隔を狭くすると、第1樹脂部を中継基板と内蔵半導体装置との間に充填させる際にボイドが発生してしまう。このように第1樹脂部で半導体チップを封止することは容易ではない。そこで、特許文献1においては、2回に分けて第1樹脂部を形成している。特許文献2においては、内蔵半導体装置を中継基板に搭載した後に、中継基板を樹脂に浸している。このように、半導体装置の低背化と製造工数の削減とを両立することが難しい。
本発明は上記課題に鑑みてなされたものであり、低背化および放熱の効率化が可能で、かつ製造工数の削減が可能な半導体装置とその製造方法を提供することを目的とする。
本発明は、上面に凹部を有する中継基板と、前記中継基板の前記凹部内に搭載された半導体チップと、前記半導体チップ上方に、前記中継基板と接続端子を介し搭載された内蔵半導体装置と、前記中継基板と前記内蔵半導体装置との間に充填し前記半導体チップを封止する第1樹脂部と、を具備することを特徴とする半導体装置である。本発明によれば、半導体チップが中継基板10の凹部内に搭載されているため、半導体チップと内蔵半導体装置との間隔を、大きくすることができる。本発明によれば、第1樹脂部を内蔵半導体装置と半導体チップとの間に容易に充填させることができる。また、中継基板と内蔵半導体装置との間隔を小さくすることができる。よって、半導体装置の低背化および放熱の効率化が可能となる。さらに、接続端子を小さくできるため、接続端子を配置する間隔を小さくすることができる。よって、半導体装置の小型化も可能となる。
上記構成において、前記第1樹脂部および前記内蔵半導体装置を封止する第2樹脂部を具備する構成とすることができる。この構成によれば、第2樹脂部で内蔵半導体装置を保護することができる。
上記構成において、前記第1樹脂部と前記第2樹脂部とは同じ樹脂からなる構成とすることができる。
上記構成において、前記第1樹脂部はフィラーフリーであり、前記第2樹脂部はフィラーを有する構成とすることができる。この構成によれば、第1樹脂部を内蔵半導体装置と半導体チップとの間に容易に充填させることができ、かつ第2樹脂部の強度を保つことができる。
上記構成において、前記内蔵半導体装置の上面は、前記第2樹脂部の上面から露出している構成とすることができる。この構成によれば、半導体装置を低背化することができる。
上記構成において、前記中継基板上の周辺部に前記内蔵半導体装置および前記第1半導体チップを囲むように設けられたダム部を具備し、前記第2樹脂部は、ダム部内に設けられている構成とすることができる。
本発明は、上面に凹部を有する中継基板の前記凹部内に半導体チップを搭載する工程と、前記半導体チップの上方に、前記中継基板と接続端子を用い内蔵半導体装置を搭載する工程と、前記中継基板と前記内蔵半導体との間に充填するように、前記半導体チップを封止する第1封止部を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、半導体チップと内蔵半導体装置との間隔を、大きくすることができる。これにより、第1樹脂部を内蔵半導体装置と半導体チップとの間に容易に充填させることができる。また、半導体装置の低背化および放熱性の向上が可能となる。
上記構成において、第1樹脂部および前記内蔵半導体装置を封止する第2樹脂部を形成する工程を有する構成とすることができる。この構成によれば、第2樹脂部で内蔵半導体装置を保護することができる。
上記構成において、前記第1樹脂部を形成する工程と前記第2樹脂部を形成する工程とは、同じ樹脂を用い同時に実行される構成とすることができる。
上記構成において、前記第1樹脂部を形成する工程を行った後、前記第2樹脂部を形成する工程を行う構成とすることができる。
本発明によれば、第1樹脂部を内蔵半導体装置と半導体チップとの間に容易に充填させることができる。また、中継基板と内蔵半導体装置との間隔を小さくすることができる。よって、半導体装置の低背化および放熱性の向上が可能となる。さらに、接続端子を小さくできるため、接続端子を配置する間隔を小さくすることができる。よって、半導体装置の小型化も可能となる。
以下、図面を用い本発明に係る実施例について説明する。
図1は実施例1に係る半導体装置の断面図である。図1を参照に、ガラスエポキシ等の絶縁体からなる中継基板10の上面に凹部12が設けられている。中継基板10の厚さは例えば約200μm、凹部12の深さは、例えば中継基板10の厚さの1/2以上が好ましい。中継基板10は、Cu等の金属からなるランド電極14、パッド電極16および貫通接続部18を有している。ランド電極14およびランド電極14間を接続する配線(不図示)は中継基板10の上面側に配置され、パッド電極16は中継基板10の下面側に設けられている。ランド電極14とパッド電極16とは貫通接続部18により電気的に接続されている。パッド電極16には半田ボール15が設けられている。
中継基板10の凹部12には接着剤22を介し例えばシリコンからなる半導体チップ20が搭載されている。凹部12の面積は半導体チップ20よりやや大きく、半導体チップ20は凹部12内に埋め込まれるように設けられている。半導体チップ20の上面には回路が形成されており、半導体チップ20の上面と中継基板10のランド電極14とは金属からなるボンディングワイヤ24により電気的に接続されている。
中継基板10には半田端子28(接続端子)を介し内蔵半導体装置50が搭載されている。半導体チップ20および半田端子28は、例えば熱硬化性エポキシ樹脂からなるアンダーフィル剤である第1樹脂部26により封止されている。これにより、半導体チップ20の側面および上面は第1樹脂部26に全て覆われている。
内蔵半導体装置50は中継基板30、半導体チップ40および第3樹脂部46を有している。中継基板30は、例えばCu等の金属からなるランド電極32およびパッド電極34を有している。ランド電極32とパッド電極34とは貫通接続部(不図示)により電気的に接続されている。パッド電極34には半田端子28が接触している。
中継基板30には、接着剤42を介し半導体チップ40が搭載されている。半導体チップ40の上面と中継基板30のランド電極32とはボンディングワイヤ44により電気的に接続されている。第3樹脂部46は半導体チップ40を封止している。
図2(a)から図2(c)を用い、実施例1に係る半導体装置の製造方法について説明する。図2(a)を参照に、接着剤22を用い、中継基板10の中央部に形成された凹部12内に半導体チップ20を搭載する。この状態で、中継基板10に搭載された半導体チップ20を試験する。図2(b)を参照に、中継基板10上に半田端子28を用い内蔵半導体装置50を搭載する。内蔵半導体装置50は半導体チップ20の上方に配置される。内蔵半導体装置50は事前に試験を行う。図2(c)を参照に、内蔵半導体装置50と半導体チップ20との間にアンダーフィル剤を充填させる。これにより、半導体チップ20と半田端子28とを封止する第1樹脂部26が形成される。その後、中継基板10のパッド電極16に半田ボール15を形成する。以上により、実施例1に係る半導体装置が完成する。
実施例1によれば、図1を参照に、半導体チップ20が中継基板10の凹部12内に搭載されている。このため、半導体チップ20と内蔵半導体装置50との間隔t2を、凹部12の深さt1分大きくすることができる。これにより、図2(c)において、アンダーフィル剤を内蔵半導体装置50と半導体チップ20との間に容易に充填させることができる。また、図1において、凹部12が設けられていない場合と間隔t2が同じであれば、凹部12が設けられた実施例1は中継基板10と内蔵半導体装置50との間隔t3を小さくすることができる。よって、半導体装置の低背化が可能となり、かつ内蔵半導体装置50から発生する熱を第1樹脂部26を介し放熱することができ放熱性の向上が可能となる。さらに、間隔t3が小さくなると、半田端子28を小さくできるため、半田端子28を配置する間隔を小さくすることができる。よって、半導体装置の小型化も可能となる。
さらに、中継基板10に搭載された半導体チップ20および内蔵半導体装置50の試験を行った後、図2(b)のように、内蔵半導体装置50を中継基板10に搭載する。これにより、実施例1に係る半導体装置の実装後の試験による歩留まり低下を抑制することができる。
実施例2は内蔵半導体装置を封止する第2樹脂部を有する例である。図3は実施例2に係る半導体装置の断面図である。図3を参照に、例えば熱硬化型エポキシ樹脂からなる第2樹脂部56が内蔵半導体装置50および第1樹脂部26を封止している。その他の構成は実施例1の図1と同じであり説明を省略する。
図4は実施例2に係る半導体装置の製造方法を示す断面図である。図4を参照に、実施例1の図2(c)までの工程の後、内蔵半導体装置50および第1樹脂部26を封止するように第2樹脂部56を、例えば、熱硬化型エポキシ樹脂を用い形成する。その後、中継基板10のパッド電極16に半田ボール15を形成する。以上により、実施例2に係る半導体装置が完成する。
図2(c)において、アンダーフィル剤を内蔵半導体装置50と半導体チップ20との間に容易に充填させるためには、第1樹脂部26はフィラーフリーであることが好ましい。一方、図3において、第2樹脂部56の強度を保つためには、第2樹脂部56はフィラーを有することが好ましい。
実施例2によれば、第2樹脂部56により内蔵半導体装置を保護することができる。また、半導体装置の上面の面積が実施例1より広くなる。よって、半導体装置上面への捺印が容易となる。さらに、半導体装置を実装する際に、第2樹脂部56が内蔵半導体装置50を保護しピックアップが容易となる。
一方、実施例1によれば、半導体チップ20は第1樹脂部26、半導体チップ40は第3樹脂部46により封止されている。これにより、第2樹脂部56が形成されなくとも各半導体チップおよび40は保護される。第2樹脂部56が不要なため、半導体装置の軽量化および低背化が可能となる。
実施例3は第2樹脂部と第1樹脂部とが同じ材料からなる例である。図5は、実施例3に係る半導体装置の断面図である。図5を参照に、実施例2の図3と比べ、第1樹脂部26bが第2樹脂部56bと同じ材料の樹脂からなる。その他の構成は、実施例2の図3と同じであり説明を省略する。
図6は、実施例3に係る半導体装置の製造方法を示す断面図である。図6を参照に、図2(b)までの工程を行った後、熱硬化性エポキシ樹脂が半導体チップ20、半田端子28および内蔵半導体装置50を封止するように、第1樹脂部26bおよび第2樹脂部56bを形成する。このように、第1樹脂部26bを形成する工程と第2樹脂部56bを形成する工程とは、同じ樹脂を用い同時に実行する。その後、中継基板10のパッド電極16に半田ボール15を形成する。以上により、実施例3に係る半導体装置が完成する。
実施例3によれば、異なる樹脂部の界面が少ないため、密着強度を確保し信頼性を向上させることができる。また、製造工程を削減することができる。半田端子28の数が少ない場合、ボンディングワイヤ24の本数が少ないまたは間隔が広い場合、内蔵半導体装置50と半導体チップ20との間隔が広い場合、または低粘度の樹脂を用いることができる場合は、実施例2より実施例3を用いることが有利である。
実施例4は、内蔵半導体装置の上面が第2樹脂部の上面から露出している例である。図7を参照に、内蔵半導体装置50の上面が第2樹脂部56aの上面から露出している。その他の構成は実施例2の図3と同じであり説明を省略する。
実施例4によれば、半導体装置の低背化が可能となる。なお、実施例4の製造方法としては、内蔵半導体装置50を覆うように第2樹脂部56aを形成し、その後、第2樹脂部56aを研磨し内蔵半導体装置50の上面を露出させることができる。また、内蔵半導体装置50の上面が露出するような金型を用い、第2樹脂部56aを形成してもよい。
実施例5は、中継基板の周辺にダム部を有する例である。図8は実施例5に係る半導体装置の断面図である。図8を参照に、中継基板10上面の周辺に、例えばエポキシ樹脂からなるダム部58が設けられている。ダム部58は上方から視ると内蔵半導体装置50を囲むように設けられている。内蔵半導体装置50の側面の一部および半導体チップ20を封止するようにダム部58内に第2樹脂部56cが設けられている。
図9(a)および図9(b)を用い実施例5に係る半導体装置の製造方法を説明する。図9(a)を参照に、図2(b)までの工程を行った後、中継基板10の上面の周辺に、半導体チップ20、半田端子28および内蔵半導体装置50を囲むようダム部58を形成する。ダム部58は、例えばフィラー含有量が高く粘度の高い樹脂からなる。図9(b)を参照に、フィラーフリーまたはフィラー含有量がダム部58より低い液状封止剤からなる樹脂を用い、内蔵半導体装置50の側面の一部、半導体チップ20および半田端子28を封止するように第2樹脂部56cを形成する。その後、中継基板10のパッド電極16に半田ボール15を形成する。以上により、実施例2に係る半導体装置が完成する。
実施例5によれば、中継基板10の周辺部にダム部58が設けられているため、第2樹脂部56cを形成する樹脂の粘度が低くとも第2樹脂部56cを厚く形成することができる。よって、内蔵半導体装置50の側面の一部、半導体チップ20および半田端子28を封止することができる。また、第2樹脂部56cを形成する際、樹脂が容易に内蔵半導体装置50と半導体チップ20との間に充填する。これにより、第2樹脂部56cと同時に第1樹脂部26cを形成することができる。
実施例1から実施例5において、半導体チップ20は中継基板10にフェースアップで実装されていたが、半導体チップ20はフェースダウン実装されていてもよい。また、内蔵半導体装置50として、半導体チップ40が中継基板30に実装されている例を説明したが、内蔵半導体装置50は半導体チップでもよい。また、接続端子として半田端子28を例に説明したが、中継基板10と内蔵半導体装置50とを接続する端子であればよい。例えばAuバンプでもよい。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1は実施例1係る半導体装置の断面図である。 図2(a)から図2(c)は実施例1に係る半導体装置の製造方法を示す断面図である。 図3は実施例2に係る半導体装置の断面図である。 図4は実施例2に係る半導体装置の製造方法を示す断面図である。 図5は実施例3に係る半導体装置の断面図である。 図6は実施例3に係る半導体装置の製造方法を示す断面図である。 図7は実施例4に係る半導体装置の断面図である。 図8は実施例5に係る半導体装置の断面図である。 図9(a)および図9(b)は実施例5に係る半導体装置の製造方法を示す断面図である。
符号の説明
10 中継基板
12 凹部
20 半導体チップ
26 第1樹脂部
28 半田端子
30 中継基板
40 半導体チップ
50 内蔵半導体装置
56 第2樹脂部
58 ダム部

Claims (10)

  1. 上面に凹部を有する中継基板と、
    前記中継基板の前記凹部内に搭載された半導体チップと、
    前記半導体チップ上方に、前記中継基板と接続端子を介し搭載された内蔵半導体装置と、
    前記中継基板と前記内蔵半導体装置との間に充填し前記半導体チップを封止する第1樹脂部と、を具備することを特徴とする半導体装置。
  2. 前記第1樹脂部および前記内蔵半導体装置を封止する第2樹脂部を具備することを特徴とする請求項1記載の半導体装置。
  3. 前記第1樹脂部と前記第2樹脂部とは同じ樹脂からなることを特徴とする請求項2記載の半導体装置。
  4. 前記第1樹脂部はフィラーフリーであり、前記第2樹脂部はフィラーを有することを特徴とする請求項2記載の半導体装置。
  5. 前記内蔵半導体装置の上面は、前記第2樹脂部の上面から露出していることを特徴とする請求項2から4のいずれか一項記載の半導体装置。
  6. 前記中継基板上の周辺部に前記内蔵半導体装置および前記半導体チップを囲むように設けられたダム部を具備し、
    前記第2樹脂部は、ダム部内に設けられていることを特徴とする請求項3記載の半導体装置。
  7. 上面に凹部を有する中継基板の前記凹部内に半導体チップを搭載する工程と、
    前記半導体チップの上方に、前記中継基板と接続端子を用い内蔵半導体装置を搭載する工程と、
    前記中継基板と前記内蔵半導体との間に充填するように、前記半導体チップを封止する第1封止部を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  8. 第1樹脂部および前記内蔵半導体装置を封止する第2樹脂部を形成する工程を有することを特徴とする請求項7記載の半導体装置。
  9. 前記第1樹脂部を形成する工程と前記第2樹脂部を形成する工程とは、同じ樹脂を用い同時に実行されることを特徴とする請求項8記載の半導体装置の製造方法。
  10. 前記第1樹脂部を形成する工程を行った後、前記第2樹脂部を形成する工程を行うことを特徴とする請求項8記載の半導体装置の製造方法。
JP2007300687A 2007-11-20 2007-11-20 半導体装置及びその製造方法 Pending JP2009129975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007300687A JP2009129975A (ja) 2007-11-20 2007-11-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007300687A JP2009129975A (ja) 2007-11-20 2007-11-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009129975A true JP2009129975A (ja) 2009-06-11

Family

ID=40820637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007300687A Pending JP2009129975A (ja) 2007-11-20 2007-11-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009129975A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049560A (ja) * 2009-08-26 2011-03-10 Taiwan Semiconductor Manufacturing Co Ltd 集積回路構造および集積回路構造を形成する方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012770A (ja) * 1998-06-18 2000-01-14 Sony Corp 半導体装置およびその製造方法
JP2005340451A (ja) * 2004-05-26 2005-12-08 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005340415A (ja) * 2004-05-26 2005-12-08 Sony Corp 半導体パッケージ及びその製造方法
JP2006100663A (ja) * 2004-09-30 2006-04-13 Ricoh Co Ltd 半導体装置実装体及びその製造方法
WO2006095852A1 (ja) * 2005-03-10 2006-09-14 Kyocera Corporation 電子部品モジュール及びその製造方法
JP2007012748A (ja) * 2005-06-29 2007-01-18 Renesas Technology Corp 積層型半導体装置およびその製造方法
JP2007281129A (ja) * 2006-04-05 2007-10-25 Toshiba Corp 積層型半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012770A (ja) * 1998-06-18 2000-01-14 Sony Corp 半導体装置およびその製造方法
JP2005340451A (ja) * 2004-05-26 2005-12-08 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005340415A (ja) * 2004-05-26 2005-12-08 Sony Corp 半導体パッケージ及びその製造方法
JP2006100663A (ja) * 2004-09-30 2006-04-13 Ricoh Co Ltd 半導体装置実装体及びその製造方法
WO2006095852A1 (ja) * 2005-03-10 2006-09-14 Kyocera Corporation 電子部品モジュール及びその製造方法
JP2007012748A (ja) * 2005-06-29 2007-01-18 Renesas Technology Corp 積層型半導体装置およびその製造方法
JP2007281129A (ja) * 2006-04-05 2007-10-25 Toshiba Corp 積層型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049560A (ja) * 2009-08-26 2011-03-10 Taiwan Semiconductor Manufacturing Co Ltd 集積回路構造および集積回路構造を形成する方法
US8743561B2 (en) 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
US9117939B2 (en) 2009-08-26 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming wafer-level molded structure for package assembly
US9754917B2 (en) 2009-08-26 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming wafer-level molded structure for package assembly

Similar Documents

Publication Publication Date Title
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
JP4871280B2 (ja) 半導体装置およびその製造方法
US8884429B2 (en) Package structure having embedded electronic component and fabrication method thereof
US9177837B2 (en) Fabrication method of semiconductor package having electrical connecting structures
KR20020043188A (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
JP2008218926A (ja) 半導体装置及びその製造方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20120146242A1 (en) Semiconductor device and method of fabricating the same
JP5358089B2 (ja) 半導体装置
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
JP2009049249A (ja) 半導体装置及びその製造方法
JP2005026639A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI435429B (zh) 孔對孔貫穿之半導體封裝構造
JP2008098285A (ja) 半導体装置
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
JP2009129975A (ja) 半導体装置及びその製造方法
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
KR20130030935A (ko) 반도체 장치
JP2002261192A (ja) ウエハレベルcsp
KR20100097845A (ko) 범프 구조물 및 이를 갖는 반도체 패키지
KR20080016124A (ko) 반도체 패키지 및 그 제조방법
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
KR20080020896A (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
JP2006269804A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120807

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140703

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140715

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140905